JP5213010B2 - 半導体装置、その製造方法、及びその製造装置 - Google Patents
半導体装置、その製造方法、及びその製造装置 Download PDFInfo
- Publication number
- JP5213010B2 JP5213010B2 JP2007105564A JP2007105564A JP5213010B2 JP 5213010 B2 JP5213010 B2 JP 5213010B2 JP 2007105564 A JP2007105564 A JP 2007105564A JP 2007105564 A JP2007105564 A JP 2007105564A JP 5213010 B2 JP5213010 B2 JP 5213010B2
- Authority
- JP
- Japan
- Prior art keywords
- porous insulating
- film
- insulating layer
- porous
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
すなわち、前記の課題は、層間絶縁膜を有する半導体装置であって、
上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置によって解決される。
配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置によって解決される。
上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置によって解決される。
前記多孔性絶縁層は、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される
ことを特徴とする半導体装置の製造方法によって解決される。
前記多孔性絶縁層は、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される
ことを特徴とする半導体装置の製造方法によって解決される。
前記多孔性絶縁層は、各々、成膜工程、及び該成膜工程による膜に空孔を形成して多孔性のものとする空孔形成工程を経て構成される
ことを特徴とする半導体装置の製造方法によって解決される。
絶縁膜を成膜する成膜室を複数個と、
前記成膜室で出来た膜に対して空孔を形成する空孔形成室を前記成膜室に対応して複数個
具備することを特徴とする半導体装置の製造装置によって解決される。
[実施例1]
図5は、絶縁膜を4層の分割・積層で構成した場合の例である。各分割層における空孔率(ポロジェン量)は同じである。
Si基板100上に形成されている絶縁膜101上に、MSQ含有塗料を塗布し、この後、200〜350℃で30〜180秒ベークした。これによって、25〜60nm厚の多孔性絶縁層102aが構成された。
図5を用いて積層毎に高温焼成する場合を述べる。
Si基板100上に形成されている絶縁膜101上に、MSQ含有塗料を塗布し、この後、200〜350℃で30〜180秒ベークした。そして、引き続き、350〜450℃で30〜90分の高温焼成処理を行った。これによって、25〜60nm厚の多孔性絶縁層102aが構成された。
以下、上記と同様に行われた。
図6は、絶縁膜を4層の分割・積層で構成した場合の例である。本例にあっては、各絶縁層に用いた材料や塗布条件・ベーク条件は実施例1と同じであるものの、第2,3絶縁層102bb,102cc,107bb,107cc,109bb,109ccにおける空孔率が第1,4絶縁層102aa,102dd,107aa,107dd,109aa,109ddにおける空孔率より大きい。
本例は各絶縁層を塗布では無くCVDで構成した場合である。そして、その構造は図5のものと同様であるから、詳細な説明は省略される。
本実施例では、図7に直線的な構成の成膜装置を用いた場合を、図8に回転タイプの成膜装置を用いた場合を示す。
特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己
Claims (9)
- 層間絶縁膜を有する半導体装置であって、
上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、三つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層はポロジェンを用いて構成された多孔性絶縁層であり、
前記三つ以上の積層になる多孔性絶縁層は何れもが同種のものであり、
前記三つ以上の積層になる多孔性絶縁層の中間に位置する多孔性絶縁層の空孔率は最上層および最下層の多孔性絶縁層の空孔率より大きく、
前記ポロジェンに起因した多孔性絶縁層の空孔の連続性は該多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置。 - 配線間絶縁膜を有する半導体装置であって、
配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、三つ以上の多孔性絶縁層の積層によって構成されてなり、
前記多孔性絶縁層はポロジェンを用いて構成された多孔性絶縁層であり、
前記三つ以上の積層になる多孔性絶縁層は何れもが同種のものであり、
前記三つ以上の積層になる多孔性絶縁層の中間に位置する多孔性絶縁層の空孔率は最上層および最下層の多孔性絶縁層の空孔率より大きく、
前記ポロジェンに起因した多孔性絶縁層の空孔の連続性は該多孔性絶縁層の積層界面領域において遮断されてなる
ことを特徴とする半導体装置。 - 多孔性絶縁層の積層数が10以下である
ことを特徴とする請求項1又は請求項2の半導体装置。 - 多孔性絶縁層に非多孔性絶縁層が積層されてなる
ことを特徴とする請求項1〜請求項3いずれかの半導体装置。 - 上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が三つ以上の多孔性絶縁層の積層によって構成されてなり、前記多孔性絶縁層はポロジェンを用いて構成された多孔性絶縁層であり、前記三つ以上の積層になる多孔性絶縁層は何れもが同種のものであり、前記三つ以上の積層になる多孔性絶縁層の中間に位置する多孔性絶縁層の空孔率は最上層および最下層の多孔性絶縁層の空孔率より大きく、前記ポロジェンに起因した多孔性絶縁層の空孔の連続性は該多孔性絶縁層の積層界面領域において遮断されてなる半導体装置の製造方法であって、
前記一つ一つの多孔性絶縁層は、ポロジェンを有する材料を用いた成膜工程、及び該成膜工程による膜に前記ポロジェンに起因した空孔を形成して多孔性のものとする空孔形成工程を経て構成され、
前記三つ以上の積層になる多孔性絶縁層の中間に位置する多孔性絶縁層の成膜工程で用いられるポロジェン量が、前記最上層および最下層の多孔性絶縁層の成膜工程で用いられるポロジェン量よりも多く、
前記三つ以上の積層になる多孔性絶縁層の成膜工程で用いられる材料は全てが同種のものである
ことを特徴とする半導体装置の製造方法。 - 配線膜における配線と配線との間に位置する一つの配線間絶縁膜が三つ以上の多孔性絶縁層の積層によって構成されてなり、前記多孔性絶縁層はポロジェンを用いて構成された多孔性絶縁層であり、前記三つ以上の積層になる多孔性絶縁層は何れもが同種のものであり、前記三つ以上の積層になる多孔性絶縁層の中間に位置する多孔性絶縁層の空孔率は最上層および最下層の多孔性絶縁層の空孔率より大きく、前記ポロジェンに起因した多孔性絶縁層の空孔の連続性は該多孔性絶縁層の積層界面領域において遮断されてなる半導体装置の製造方法であって、
前記一つ一つの多孔性絶縁層は、ポロジェンを有する材料を用いた成膜工程、及び該成膜工程による膜に前記ポロジェンに起因した空孔を形成して多孔性のものとする空孔形成工程を経て構成され、
前記三つ以上の積層になる多孔性絶縁層の中間に位置する多孔性絶縁層の成膜工程で用いられるポロジェン量が、前記最上層および最下層の多孔性絶縁層の成膜工程で用いられるポロジェン量よりも多く、
前記三つ以上の積層になる多孔性絶縁層の成膜工程で用いられる材料は全てが同種のものである
ことを特徴とする半導体装置の製造方法。 - 上層に多孔性絶縁層の膜が設けられる前に既設の膜には空孔形成工程が施されてなり、各々の膜に対する空孔形成工程が時間的に異なっている
ことを特徴とする請求項5又は請求項6の半導体装置の製造方法。 - 空孔形成工程が発泡処理工程である
ことを特徴とする請求項5〜請求項7いずれかの半導体装置の製造方法。 - 非多孔性絶縁層を積層する工程を持つ
ことを特徴とする請求項5〜請求項8いずれかの半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007105564A JP5213010B2 (ja) | 2007-04-13 | 2007-04-13 | 半導体装置、その製造方法、及びその製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007105564A JP5213010B2 (ja) | 2007-04-13 | 2007-04-13 | 半導体装置、その製造方法、及びその製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008263105A JP2008263105A (ja) | 2008-10-30 |
JP5213010B2 true JP5213010B2 (ja) | 2013-06-19 |
Family
ID=39985348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007105564A Expired - Fee Related JP5213010B2 (ja) | 2007-04-13 | 2007-04-13 | 半導体装置、その製造方法、及びその製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5213010B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4871967B2 (ja) | 2009-02-10 | 2012-02-08 | Dowaエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
JP2011040634A (ja) * | 2009-08-13 | 2011-02-24 | Ulvac Japan Ltd | 多孔質膜の前駆体組成物、多孔質膜及びその作製方法、並びに半導体装置 |
JP2011109036A (ja) * | 2009-11-20 | 2011-06-02 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2011254041A (ja) | 2010-06-04 | 2011-12-15 | Renesas Electronics Corp | 半導体装置 |
JP5567926B2 (ja) * | 2010-07-29 | 2014-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20130171819A1 (en) * | 2011-12-28 | 2013-07-04 | Toshiba America Electronic Components, Inc. | Methods for integration of metal/dielectric interconnects |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005117026A (ja) * | 2003-09-18 | 2005-04-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
KR100854809B1 (ko) * | 2003-11-11 | 2008-08-27 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법과, 프로그램을 기록한 기억 매체 |
JP2005223195A (ja) * | 2004-02-06 | 2005-08-18 | Renesas Technology Corp | 層間絶縁膜の形成方法および半導体装置の製造方法 |
-
2007
- 2007-04-13 JP JP2007105564A patent/JP5213010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008263105A (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5213010B2 (ja) | 半導体装置、その製造方法、及びその製造装置 | |
JPWO2008078649A1 (ja) | 半導体装置およびその製造方法 | |
JP4788415B2 (ja) | 半導体装置の製造方法 | |
US8564136B2 (en) | Semiconductor device and method for fabricating the same | |
US9059259B2 (en) | Hard mask for back-end-of-line (BEOL) interconnect structure | |
KR20080022528A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
WO2006079979A2 (en) | A method of manufacturing a semiconductor device | |
WO2007032563A1 (ja) | 配線構造並びに半導体装置及びその製造方法 | |
JP2004253790A (ja) | 半導体装置及びその製造方法 | |
KR20110119399A (ko) | 반도체 소자의 제조장치 및 이를 이용한 반도체 소자의 제조방법 | |
JP2009182000A (ja) | 半導体装置およびその製造方法 | |
TWI328858B (en) | Semiconductor devices and methods for forming the same | |
JP2007027347A (ja) | 半導体装置およびその製造方法 | |
JP2004253791A (ja) | 絶縁膜およびそれを用いた半導体装置 | |
JP2008060498A (ja) | 半導体装置および半導体装置の製造方法 | |
US7648920B2 (en) | Method of manufacturing semiconductor device | |
JP2004200203A (ja) | 半導体装置及びその製造方法 | |
JP4257252B2 (ja) | 半導体装置の製造方法 | |
JP4698813B2 (ja) | 半導体装置およびその製造方法 | |
JP5303568B2 (ja) | 半導体装置の製造方法 | |
JP2006303422A (ja) | プラズマ処理方法および半導体装置の製造方法 | |
KR101417723B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
WO2011039898A1 (ja) | 半導体装置の製造方法および半導体装置 | |
WO2011070694A1 (ja) | 半導体装置及びその製造方法 | |
WO2011061879A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5213010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |