JP5567926B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5567926B2
JP5567926B2 JP2010170099A JP2010170099A JP5567926B2 JP 5567926 B2 JP5567926 B2 JP 5567926B2 JP 2010170099 A JP2010170099 A JP 2010170099A JP 2010170099 A JP2010170099 A JP 2010170099A JP 5567926 B2 JP5567926 B2 JP 5567926B2
Authority
JP
Japan
Prior art keywords
porous layer
layer
interlayer insulating
forming step
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010170099A
Other languages
English (en)
Other versions
JP2012033588A (ja
Inventor
真一 隣
高博 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Ulvac Inc
Original Assignee
Renesas Electronics Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp, Ulvac Inc filed Critical Renesas Electronics Corp
Priority to JP2010170099A priority Critical patent/JP5567926B2/ja
Priority to US13/193,154 priority patent/US8592990B2/en
Publication of JP2012033588A publication Critical patent/JP2012033588A/ja
Application granted granted Critical
Publication of JP5567926B2 publication Critical patent/JP5567926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835Combinations of two or more different dielectric layers having a low dielectric constant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005Formation and after-treatment of dielectrics
    • H01L2221/1042Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
ビアを埋め込まれたビア層間絶縁層や、配線を埋め込まれた配線層間絶縁層などの層間絶縁層には、低誘電率が要求される場合がある。そこで、層間絶縁層を多孔質層で構成することで、低誘電率化を実現した半導体装置がある。
しかし、この構成の場合、層間絶縁層の機械的強度が低減し、例えば金属埋め込み後のCMP(Chemical Mechanical Polishing)により、層構造が破壊されてしまう場合がある。また、層間絶縁層とこれに接する層との密着力が低減し、容易に剥離してしまう場合がある。
上記課題を解決する手段として、例えば、特許文献1に記載された技術がある。特許文献1に記載の技術では、多孔質層を形成するため従来1回で行っていた処理(溶液塗布、乾燥など)を、2回以上に分割して行う。このようにすることで、多孔質層内における孔の分布を適正化することができ、結果、多孔質層の剥離を防止することができると記載されている。
特開2005−117026号公報
N.Hata,C.Negoro,K.Yamada,H.S.Zhou,Y.Oku,T.Kikkawa Ext.Abst 2002 Int.Conf.Solid State Devices and Materials(Business Center for Academic Societies Japan,Tokyo,2002)P.496-P.497
特許文献1に記載の技術では、層間絶縁層の機械的強度の向上を十分に実現することはできない。
本発明者は、層間絶縁層の低誘電率化、機械的強度の向上を実現するため研究した結果、以下の問題点を見出した。
(1)原料
一般的に低誘電率多孔質層に使用される原料(シルセスキオキサン樹脂(SiOC)等)の場合、「−Si−O−Si−」のネットワークがCにより終端され、結果、機械的強度が弱くなってしまう。また、Cがネットワークに組み込まれる場合には、「−O−Si−C−Si−」などの形となり、結果、半導体である「SiC」に近づくこととなるので、リークが増加するという問題がある。
(2)ビア層間絶縁層と配線層間絶縁層との構成の差
一般的に、ビア層間絶縁層および配線層間絶縁層は、層間絶縁層と金属層とを含み、各層において層間絶縁層がその層を占める割合は、ビア層間絶縁層の方が大きい。例えば、ビア層間絶縁層における層間絶縁層の体積比率は、配線層間絶縁層における層間絶縁層の体積比率の10〜1000倍大きくなる場合がある。各層の破壊に至るまでの機械的強度は、層間絶縁層、配線およびビアそれぞれの機械的強度や、各層における体積率、層間絶縁層と配線またはビアとの密着強度の関連などにおいて決まるが、破壊箇所は機械的強度が配線およびビアの数分の1程度しかない層間絶縁層で発生する場合が多い。このため層間絶縁層が占める割合が大きいビア層間絶縁層にはより高い機械的強度が要求される。このような状況があるにも関わらず、ビア層間絶縁層および配線層間絶縁層の設計を同じにしてしまうと、設計の幅は狭められ、十分な誘電率、機械的強度を得ることができない。
本発明者は、上記問題点を考慮し、本発明を完成した。
本発明によれば、基板上に形成された、SiO骨格を含む第1の多孔質層と、前記第1の多孔質層の直上に形成された、SiO骨格を含む第2の多孔質層と、前記第1の多孔質層に埋め込まれたビアと、前記第2の多孔質層に埋め込まれた配線と、を有し、前記第1の多孔質層の孔密度xは40%以下であり、前記第2の多孔質層の孔密度xは(x+5)%以上である半導体装置が提供される。なお、ここでの「孔密度」とは、空孔率(体積空孔率)と同義である。当該前提は、以下のすべての「孔密度」において同様である。
本発明では、第1の多孔質層および第2の多孔質層は、SiO骨格を含む多孔質層として構成される。このため、SiOC等を原料として構成された多孔質層と比べて、機械的強度に優れながら誘電率が低い低誘電率多孔質層を形成することができる。
また、本発明では、ビアを埋め込まれた第1の多孔質層の孔密度xと、配線を埋め込まれた第2の多孔質層の孔密度xとが異なる。具体的には、第1の多孔質層の孔密度xは40%以下であり、第2の多孔質層の孔密度xは(x+5)%以上である。
孔密度が大きくなれば誘電率は低減するが、機械的強度が低減する。一方、孔密度が小さくなれば機械的強度が向上するが、誘電率は高くなる。
本発明では、第1の多孔質層および第2の多孔質層の孔密度を一律に決定するのでなく、各層の要求性能に応じて、適切な孔密度に設定する。このため、機械的強度に優れた低誘電率の層間絶縁層を実現することができる。
また、本発明によれば、基板上に、界面活性剤を含む第1の溶液を塗布後、加熱することで、第1の多孔質層を形成する第1の多孔質層形成工程と、前記第1の多孔質層の上に、前記第1の溶液を塗布後、加熱することで、第2の多孔質層を形成する第2の多孔質層形成工程と、前記第2の多孔質層形成工程の後、前記第1の多孔質層にビアを埋め込み、前記第2の多孔質層に配線を埋め込むビア配線形成工程と、を有する半導体装置の製造方法が提供される。
本発明の製造方法では、同一の溶液を2度塗布し、2度目の塗布時に、その前に形成していた多孔質層に溶液を浸透させることで、孔密度の異なる層を有する積層構造を形成する。かかる場合、溶液を複数製造する必要がないなど、コスト面および作業効率において優れた効果を奏する。
また、本発明の製造方法では、下層の誘電率が大きく上層の誘電率が小さい層間絶縁膜を、最小限の工程数で形成することができる。このため、多数の配線層を持つ多層半導体集積回路装置を低価格で製造できる。また、機械的強度および密着力に優れた低誘電率膜を提供できるので、回路の低消費電力化と高速動作が両立し、信頼性に富んだ集積回路装置を製造できる。
本発明によれば、機械的強度に優れた低誘電率の層間絶縁層を有する半導体装置が実現される。
本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の製造工程を説明するための断面図である。 本実施形態の半導体装置の一例を示す断面図である。 本実施形態の半導体装置の効果を説明するための図である。 本実施形態の半導体装置の製造方法の一例を示すフローチャートである。
本発明の実施の形態について、図面を参照して詳細に説明する。以下の構造図は全て本発明の実施の形態を模式的に示すものであり、特にことわりがない限り、構成要素の図面上の比率により、本発明による構造の寸法を規定するものではない。また、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図7は、本実施形態の半導体装置の一例を模式的に示す断面図である。図示するように、本実施形態の半導体装置は、基板(図示せず)上に形成された下地層1の上にビア層間絶縁層6を形成し、その上に、配線層間絶縁層7を形成している。下地層1には、バリア膜2を介して配線3が埋め込まれ、ビア層間絶縁層6には、バリア膜12を介してビア10が埋め込まれ、配線層間絶縁層7には、バリア膜12を介して配線11が埋め込まれている。
ビア層間絶縁層6は、SiO骨格を含む多孔質層であり、孔密度は40%以下である。また、配線層間絶縁層7は、SiO骨格を含む多孔質層であり、孔密度は、ビア層間絶縁層6の孔密度をx%とすると、(x+5)%以上、好ましくは(x+10)%以上である。配線層間絶縁層7は、ビア層間絶縁層6の直上に形成され、これらの間に他の膜が介在することはない。
下地層1の構成は特段制限されず、例えば、配線層間絶縁層7と同様の構成にすることができる。かかる場合、下地層1とビア層間絶縁層6との間には、ストッパー膜等の膜(図示せず)が介在してもよい。ストッパー膜の構成は特段制限されず、従来技術に準じたあらゆる構成とすることができる。当該前提は、以下のすべてのストッパー膜において同様である。
バリア膜2および12の構成は特段制限されず、例えば、タンタル膜や、タンタル膜と銅膜とによる積層膜などとすることができる。また、ビア10および配線11の構成は特段制限されず、例えば銅で構成することができる。
なお、配線層間絶縁層7の上には、さらに第2のビア層間絶縁層(図示せず)および第2の配線層間絶縁層(図示せず)をこの順に積層した積層構造が形成されてもよい。第2のビア層間絶縁層および第2の配線層間絶縁層からなる積層構造は、上述したビア層間絶縁層6および配線層間絶縁層7からなる積層構造と同様の構成にすることができる。かかる場合、配線層間絶縁層7とその上の第2のビア層間絶縁層(図示せず)との間には、ストッパー膜等の膜(図示せず)が介在してもよい。
次に、本実施径形態の半導体装置の作用効果について説明する。
本実施形態では、ビア層間絶縁層6および配線層間絶縁層7は、SiO骨格を含む多孔質層として構成される。このため、SiOC等を原料として構成された多孔質層と比べて、機械的強度および密着力に優れながら誘電率が低い低誘電率多孔質層を形成することができる。
また、本実施形態では、ビア層間絶縁層6の孔密度と配線層間絶縁層7の孔密度とが異なる。具体的には、ビア層間絶縁層6の孔密度は40%以下であり、配線層間絶縁層7の孔密度は、ビア層間絶縁層6の孔密度をx%とすると、(x+5)%以上、好ましくは(x+10)%以上である。
ここで、孔密度がx(%)の多孔質層の比誘電率をkとすると、層の孔密度は、比誘電率の測定後、非特許文献1に記載の次の式を用いて算出することができる。
Figure 0005567926
は層が細孔を含まないと仮定したときの比誘電率であり、すなわち多孔質を構成する物質の比誘電率に相当する。また、層のすべてが細孔でできていると仮定したときの誘電率はk=1としている。
シリコン基板上に作成した多孔質層の厚さを分光エリプソメーター(SOPRA社 GES−5E)で測定し、水銀プローブ(Four Dimensions社 CVmap3093)にて容量を測定し、比誘電率を算出した。また、層の機械的強度を測定するため、ナノインデンター(MTS社)を用い、ナノインデンテーション法によりヤング率を測定した。
図8は、上記測定の結果を示す図であって、多孔質層のヤング率と孔密度の関係を示す図である。図より、孔密度が増加するに従い、ヤング率が低下することが分かる。
ここで、ビア層間絶縁層6は、埋め込まれるビア10のパターン密度が小さい。このため、ビア層間絶縁層6およびビア10からなる層における機械的強度は、ビア層間絶縁層6の機械的強度が支配的である。本発明者は、ビアおよび配線を埋め込んだ後のCMP時にビア層間絶縁層6に加わる負荷等を検討した結果、ビア層間絶縁層6には15GPa以上のヤング率が要求されることを見出した。図8の関係より、ビア層間絶縁層6の孔密度を40%以下とすれば、上記ヤング率を満たすビア層間絶縁層6、すなわち所望の機械的強度および密着力を有するビア層間絶縁層6が実現される。なお、ビア層間絶縁層6の孔密度を40%とした場合、ビア層間絶縁層6は、所望の要求性能(CMPに対する十分な耐性)を満たす機械的強度および密着力と、十分な低誘電率化の両方を実現することができる。
また、配線層間絶縁層7は、配線11が占める割合が比較的高い。このため、配線層間絶縁層7および配線11からなる層における機械的強度は、配線11の強度が支配的である。本発明者は、ビアおよび配線を埋め込んだ後のCMP時に配線層間絶縁層7に加わる負荷等を検討した結果、配線層間絶縁層7のヤング率は10GPa以下でも問題ないことを見出した。すなわち、図8の関係より、配線層間絶縁層7の孔密度を40%以上とすることができ、結果、十分な低誘電率化を実現することができる。なお、ビア層間絶縁層6の孔密度をx%とした時、配線層間絶縁層7の孔密度を(x+5)%以上、好ましくは(x+10)%以上とすることで、配線層間絶縁層7は、所望の要求性能(CMPに対する十分な耐性)を満たす機械的強度および密着力と、十分な低誘電率化の両方を実現することができる。
このように、本実施形態の半導体装置は、ビア層間絶縁層6および配線層間絶縁層7それぞれの要求性能に応じ、それぞれに適した孔密度の多孔質層を形成することで、機械的強度および密着力に優れ、十分な低誘電率化を実現した半導体装置を実現している。
次に、本実施形態の半導体装置の製造方法の一例について説明する。
図9は、本実施形態の半導体装置の製造方法の処理の流れの一例を示すフローチャートである。
図示するように、本実施形態の半導体装置の製造方法は、第1の多孔質層形成工程S1と、第2の多孔質層形成工程S2と、多孔質層収縮工程S3と、ガス処理工程S4と、ビア配線形成工程S5と、を備えることができる。
なお、多孔質層収縮工程S3、および/または、ガス処理工程S4を備えない構成とすることもできる。また、多孔質層収縮工程S3およびガス処理工程S4の両方を備える場合、これらの前後関係は図9に示すものに限定されず、ガス処理工程S4を行った後に、多孔質層収縮工程S3を行うこともできる。
第1の多孔質層形成工程S1では、図1に示すように、基板(図示せず)上に、界面活性剤を含む第1の溶液4を塗布後、加熱することで、図2に示すように、第1の多孔質層4Aを形成する。
第1の溶液4は、シロキサンオリゴマーと界面活性剤を主成分とする。界面活性剤の種類は特段制限されないが、熱分解温度は100℃以上のものが好ましい。第1の溶液4塗布後の加熱は、界面活性剤の熱分解温度以上の温度で行われる。このようにした場合、界面活性剤は加熱により熱分解され、界面活性剤により形成されたミセルが存在していた箇所に、孔が形成される。その結果、第1の多孔質層4Aが形成される。
第2の多孔質層形成工程S2では、図3に示すように、第1の多孔質層4Aの上に、第1の溶液5を塗布後、加熱することで、図4に示すように、第2の多孔質層5Aを形成する。
第1の溶液5は、第1の多孔質層4Aを形成するために使用した第1の溶液4と同じものとすることができる。なお、第1の多孔質層4Aの上に第1の溶液5を塗布すると、第1の溶液5は、第1の多孔質層4Aの孔内に浸透する。すなわち、第1の多孔質層4Aの孔内に第1の溶液5が浸透した第1の多孔質層4Bが形成される。そして、第1の溶液5を塗布後の加熱は、第1の溶液5が第1の多孔質層4Aに浸透した後、好ましくは第1の溶液5が第1の多孔質層4Aに完全に浸透するのに十分な時間が経過した後に、行われる。
第1の溶液5を塗布後の加熱は、界面活性剤の熱分解温度以上の温度で行われる。このようにした場合、界面活性剤は加熱により熱分解され、界面活性剤により形成されたミセルが存在していた箇所に、孔が形成される。その結果、第1の多孔質層4Cおよび第2の多孔質層5Aが形成される(図4参照)。
かかる場合、第1の溶液4および5における界面活性剤の含有率により、第1の多孔質層4Aおよび4C、および第2の多孔質層5Aにおける孔の密度を調整することができる。なお、本実施形態では、第1の多孔質層4Cにおける孔密度が40%以下となり、第1の多孔質層4Cの孔密度をx%とした時、第1の多孔質層4Aおよび第2の多孔質層5Aにおける孔密度が(x+5)%以上、好ましくは(x+10)%以上となるように調整される。
多孔質層収縮工程S3では、加熱しながら、紫外線、電子ビームおよびマイクロ波のいずれか1つ以上を第1の多孔質層4Cおよび第2の多孔質層5Aに照射する。
加熱条件は100℃以上600℃以下、好ましくは150℃以上450℃以下とすることができる。紫外線の照射条件は、例えば波長150nm以上300nm以下の紫外線を用いて、0.4J/cm以上20J/cm以下、好ましくは1J/cm以上10J/cm以下とすることができる。電子ビームの照射条件は、1keV以上25keV以下、好ましくは10keV以上15keV以下、10−3C/cm以上10C/cm以下、照射時間10秒以上10分以下とすることができる。マイクロ波の照射条件は、50W以上5000W以下、好ましくは100W以上500W以下、照射時間10秒以上60分以下、好ましくは10秒以上10分以下とすることができる。本実施形態では、第1の多孔質層4Cおよび第2の多孔質層5Aが10%以上40%以下程度収縮する加熱条件および照射条件を適宜選択して用いることができる。
当該処理により、第1の多孔質層4Cおよび第2の多孔質層5Aの骨格であるSiO成分の未結合部分が架橋し、機械的強度が向上する。
ガス処理工程S4では、有機シリコンをガス分子中に含む雰囲気下で、第1の多孔質層4Cおよび第2の多孔質層5Aを加熱する。このようなガス分子としては、例えば、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシロキサン、ヘキサメチルジシラザンなどのオルガノシロキサンや、シリル化剤が挙げられる。
加熱条件は150℃以上600℃以下、好ましくは200℃以上450℃以下とすることができる。
当該処理により、SiO成分を骨格とする第1の多孔質層4Cおよび第2の多孔質層5Aの表面部分の末端基であるSi−OH成分を、Si−HあるいはSi−CHに変化させ、誘電率を低減させることができる。
ビア配線形成工程S5では、第1の多孔質層にビアを埋め込み、第2の多孔質層に配線を埋め込む。
例えば、S3および/またはS4を経た後の第1の多孔質層6および第2の多孔質層7(図5参照)に、フォトリソグラフィとエッチングにより開口8および9を形成した後(図6参照)、この開口8および9の側壁および底部沿いにバリア膜12(図7参照)を成膜する。その後、開口8および9に金属を埋め込み、次いでCMPを行うことで、図7に示すように、第1の多孔質層6にビア10を埋め込み、第2の多孔質層7に配線11を埋め込むことができる。
本実施形態の製造方法では、同一の溶液を2度塗布し(第1の多孔質層形成工程S1および第2の多孔質層形成工程S2)、2度目の塗布時に、その前に形成していた多孔質層(第1の多孔質層4A)に溶液を浸透させることで、孔密度の異なる層を有する積層構造を形成する。かかる場合、溶液を複数種類製造する必要がなく、コスト面および作業効率において優れた効果を奏する。
また、本実施形態の製造方法では、溶液中に添加した界面活性剤により形成されたミセルを、孔の鋳型とする。このため、高密度で均一に分散した孔を有する多孔質層を形成することができる。
また、本実施形態の製造方法では、多孔質層収縮工程S3および/またはガス処理工程S4を組み合わせることで、第1の多孔質層6および第2の多孔質層7の機械的強度を向上させ、また、誘電率の低減を実現することができる。
また、本実施形態の製造方法によれば、下層の誘電率が大きく上層の誘電率が小さい層間絶縁膜を、最小限の工程数で形成することができる。このため、多数の配線層を持つ多層半導体集積回路装置を低価格で製造できる。また、機械的強度および密着力に優れた低誘電率膜を提供できるので、回路の低消費電力化と高速動作が両立し、信頼性に富んだ集積回路装置を製造できる。
<実施例>
下地配線が形成された半導体基板上に、メチルシロキサンオリゴマーと、熱分解温度が150℃以下の界面活性剤を含む溶液(アルバック社製ULKSタイプ塗布液)を塗布し、窒素中で150℃の加熱を行い膜中に細孔を形成した。結果、シリコンダイオキサイド(SiO)やシラノール(SiOH)を主成分とする骨格を持つ第1の多孔質層が形成された。
次に上記と同一の溶液を、第1の多孔質層の上に塗布し、窒素中で400℃まで段階的に加熱した。結果、第1の多孔質層の上に第2の多孔質層が形成された。なお、第1の多孔質層の上に溶液を塗布した後、十分な時間をおくことで第1の多孔質層に溶液を十分に浸透させ、次いで加熱を行った。
次に、400℃の加熱を保ったままキセノンエキシマ光源による紫外光を4.5J/cmの条件で第1の多孔質層および第2の多孔質層に照射し、これらを約10%収縮させた。さらにテトラメチルシクロテトラシロキサン蒸気雰囲気中で400℃90分の加熱を行なった。テトラメチルシクロテトラシロキサンは、孔を介して、第1の多孔質層および第2の多孔質層の内部にも浸透していった。結果、第1の多孔質層および第2の多孔質層におけるシラノール成分が減少し、シリコンダイオキサイドとメチルシリコン(SiCH)からなる多孔質SiOCH膜が形成された。
上記組成変化はシリコン基板上に上記の方法にて形成した複数の膜厚の膜の赤外吸収スペクトルを分析する方法(FTIR法)で分析した。また、これらのサンプルを分光エリプソ法にて光学特性を調べ第1の多孔質層(下層)の方が、第2の多孔質層(上層)に比べて、屈折率が大きいことを確認した。さらに、層表面に水銀電極を形成し基板との容量を解析した結果、第1の多孔質層(下層)の誘電率が2.4であり、第2の多孔質層(上層)の誘電率が2.1であった。緻密なシリコンダイオキサイドの誘電率が4.2であるので、第1の多孔質層(下層)、および、第2の多孔質層(上層)はいずれも、SiO骨格を含む多孔質低誘電率層であるといえる。また、上記式(1)を用いて求めた孔密度は、第1の多孔質層で38%、第2の多孔質層で48%であった。さらに、ナノインデンターを用いて測定したヤング率は、第1の多孔質層で16GPa、第2の多孔質層で8GPaであった。
以下、参考形態の例を付記する。
1. 基板上に形成された、SiO 骨格を含む第1の多孔質層と、
前記第1の多孔質層の直上に形成された、SiO 骨格を含む第2の多孔質層と、
前記第1の多孔質層に埋め込まれたビアと、
前記第2の多孔質層に埋め込まれた配線と、
を有し、
前記第1の多孔質層の孔密度x は40%以下であり、前記第2の多孔質層の孔密度x は(x +5)%以上である半導体装置。
2. 基板上に、界面活性剤を含む第1の溶液を塗布後、加熱することで、第1の多孔質層を形成する第1の多孔質層形成工程と、
前記第1の多孔質層の上に、前記第1の溶液を塗布後、加熱することで、第2の多孔質層を形成する第2の多孔質層形成工程と、
前記第2の多孔質層形成工程の後、前記第1の多孔質層にビアを埋め込み、前記第2の多孔質層に配線を埋め込むビア配線形成工程と、
を有する半導体装置の製造方法。
3. 2に記載の半導体装置の製造方法において、
前記第2の多孔質層形成工程では、前記第1の溶液を塗布後、前記第1の溶液が前記第1の多孔質層に浸透した後、加熱する、半導体装置の製造方法。
4. 2または3に記載の半導体装置の製造方法において、
前記第1の多孔質層形成工程後かつ前記第2の多孔質層形成工程前の前記第1の多孔質層の孔密度をx 1、0 %、前記第2の多孔質層形成工程後の前記第1の多孔質層の孔密度をx 1、1 %とした場合、
1、1 は40%以下であり、x 1、0 は(x 1、1 +5)%以上である半導体装置の製造方法。
5. 2から4のいずれかに記載の半導体装置の製造方法において、
前記第1の多孔質層形成工程および前記第2の多孔質層形成工程における前記加熱は、前記界面活性剤の熱分解温度以上の温度で行われる半導体装置の製造方法。
6. 2から5のいずれかに記載の半導体装置の製造方法において、
前記第2の多孔質層形成工程の後、かつ、前記ビア配線形成工程の前に、
加熱しながら、紫外線、電子ビームおよびマイクロ波のいずれか1つ以上を前記第1の多孔質層および前記第2の多孔質層に照射する多孔質層収縮工程を、さらに有する半導体装置の製造方法。
7. 2から6のいずれかに記載の半導体装置の製造方法において、
前記第2の多孔質層形成工程の後、かつ、前記ビア配線形成工程の前に、
有機シリコンをガス分子中に含む雰囲気下で加熱するガス処理工程を、さらに有する半導体装置の製造方法。

1 下地層
2 バリア膜
3 配線
4 第1の溶液
4A 第1の多孔質層
4B 第1の多孔質層
4C 第1の多孔質層(ビア層間絶縁層)
5 第1の溶液
5A 第2の多孔質層(配線層間絶縁層)
6 ビア層間絶縁層
7 配線層間絶縁層
8 開口
9 開口
10 ビア
11 配線
12 バリア膜

Claims (5)

  1. 基板上に、界面活性剤を含む第1の溶液を塗布後、加熱することで、第1の多孔質層を形成する第1の多孔質層形成工程と、
    前記第1の多孔質層の上に、前記第1の溶液を塗布後、加熱することで、第2の多孔質層を形成する第2の多孔質層形成工程と、
    前記第2の多孔質層形成工程の後、前記第1の多孔質層にビアを埋め込み、前記第2の多孔質層に配線を埋め込むビア配線形成工程と、
    を有し、
    前記第2の多孔質層形成工程では、前記第1の溶液を塗布後、前記第1の溶液が前記第1の多孔質層に浸透した後、加熱する、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記第1の多孔質層形成工程後かつ前記第2の多孔質層形成工程前の前記第1の多孔質層の孔密度をx1、0%、前記第2の多孔質層形成工程後の前記第1の多孔質層の孔密度をx1、1%とした場合、
    1、1は40%以下であり、x1、0は(x1、1+5)%以上である半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法において、
    前記第1の多孔質層形成工程および前記第2の多孔質層形成工程における前記加熱は、前記界面活性剤の熱分解温度以上の温度で行われる半導体装置の製造方法。
  4. 請求項1から3のいずれか1項に記載の半導体装置の製造方法において、
    前記第2の多孔質層形成工程の後、かつ、前記ビア配線形成工程の前に、
    加熱しながら、紫外線、電子ビームおよびマイクロ波のいずれか1つ以上を前記第1の多孔質層および前記第2の多孔質層に照射する多孔質層収縮工程を、さらに有する半導体装置の製造方法。
  5. 請求項1から4のいずれか1項に記載の半導体装置の製造方法において、
    前記第2の多孔質層形成工程の後、かつ、前記ビア配線形成工程の前に、
    有機シリコンをガス分子中に含む雰囲気下で加熱するガス処理工程を、さらに有する半導体装置の製造方法。
JP2010170099A 2010-07-29 2010-07-29 半導体装置の製造方法 Active JP5567926B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010170099A JP5567926B2 (ja) 2010-07-29 2010-07-29 半導体装置の製造方法
US13/193,154 US8592990B2 (en) 2010-07-29 2011-07-28 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010170099A JP5567926B2 (ja) 2010-07-29 2010-07-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012033588A JP2012033588A (ja) 2012-02-16
JP5567926B2 true JP5567926B2 (ja) 2014-08-06

Family

ID=45525910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010170099A Active JP5567926B2 (ja) 2010-07-29 2010-07-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8592990B2 (ja)
JP (1) JP5567926B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406615B2 (en) 2013-12-24 2016-08-02 Intel Corporation Techniques for forming interconnects in porous dielectric materials
US9842804B2 (en) 2016-01-04 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
JP6728252B2 (ja) * 2017-02-28 2020-07-22 株式会社東芝 半導体装置及びその製造方法
KR20210018650A (ko) 2019-08-07 2021-02-18 삼성전자주식회사 반도체 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6703324B2 (en) * 2000-12-21 2004-03-09 Intel Corporation Mechanically reinforced highly porous low dielectric constant films
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US6699797B1 (en) * 2002-12-17 2004-03-02 Intel Corporation Method of fabrication of low dielectric constant porous metal silicate films
JP2004277463A (ja) * 2003-03-12 2004-10-07 Fujitsu Ltd 低誘電率膜用組成物
US6858528B2 (en) * 2003-03-20 2005-02-22 Intel Corporation Composite sacrificial material
US7238610B2 (en) * 2003-03-31 2007-07-03 Intel Corporation Method and apparatus for selective deposition
JP2005117026A (ja) * 2003-09-18 2005-04-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
TW200512926A (en) 2003-09-18 2005-04-01 Semiconductor Leading Edge Tec Method of manufacturing semiconductor device
US7527723B2 (en) * 2004-01-16 2009-05-05 Ebara Corporation Electrolytic processing apparatus and electrolytic processing method
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
JP4012180B2 (ja) * 2004-08-06 2007-11-21 株式会社東芝 Cmp用スラリー、研磨方法、および半導体装置の製造方法
US7732349B2 (en) * 2004-11-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of insulating film and semiconductor device
JP4954878B2 (ja) * 2005-07-07 2012-06-20 パナソニック株式会社 多層配線構造及びその形成方法
US7332449B2 (en) * 2005-09-30 2008-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascenes with supercritical fluid treatments
US7922824B2 (en) * 2005-10-05 2011-04-12 Advanced Technology Materials, Inc. Oxidizing aqueous cleaner for the removal of post-etch residues
US7972954B2 (en) * 2006-01-24 2011-07-05 Infineon Technologies Ag Porous silicon dielectric
JP5213010B2 (ja) * 2007-04-13 2013-06-19 次世代半導体材料技術研究組合 半導体装置、その製造方法、及びその製造装置
KR101177829B1 (ko) * 2008-05-29 2012-08-28 가부시키가이샤 아루바쿠 시릴화다공질절연막의 제조방법, 반도체장치의 제조방법 및 시릴화재료

Also Published As

Publication number Publication date
US8592990B2 (en) 2013-11-26
US20120025395A1 (en) 2012-02-02
JP2012033588A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
Grill Porous pSiCOH ultralow-k dielectrics for chip interconnects prepared by PECVD
JP3276963B2 (ja) 誘電体フィルムを基盤上に形成する方法
Morgen et al. Low dielectric constant materials for ULSI interconnects
KR100749622B1 (ko) 반도체 장치의 제조 방법
TWI414623B (zh) 利用原位埋覆奈米層以改善機械特性之低k值介電質化學氣相沉積薄膜形成製程
KR100726269B1 (ko) 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법
JP5326202B2 (ja) 半導体装置及びその製造方法
TWI362702B (en) Insulator film, manufacturing method of multilayer wiring device and multilayer wiring device
Baklanov et al. Impact of VUV photons on SiO2 and organosilicate low-k dielectrics: General behavior, practical applications, and atomic models
US20050156285A1 (en) Low k and ultra low k SiCOH dielectric films and methods to form the same
KR20070086070A (ko) 다공성 저 k 유전 필름의 자외선 지원 기공 밀봉
JP5567926B2 (ja) 半導体装置の製造方法
Zhou et al. Highly stable ultrathin carbosiloxane films by molecular layer deposition
CN101021680B (zh) 形成曝光光线阻挡膜的材料、多层互连结构及其制造方法以及半导体器件
JP2008147644A (ja) ウェットエッチングアンダカットを最小にし且つ超低k(k<2.5)誘電体をポアシーリングする方法
JP5671220B2 (ja) 半導体装置の製造方法
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
KR20040084737A (ko) 반도체 장치의 제조 방법
KR101119649B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
KR101053960B1 (ko) 실리콘 화합물, 자외선 흡수체, 다층 배선 장치의 제조방법 및 다층 배선 장치
TW200926297A (en) Interlayer insulating film and wiring structure, and methods of manufacturing the same
JP4927343B2 (ja) 半導体チップおよびその製造方法
Lee et al. Trench Filling Properties of Low k Insulated Layer Using Vacuum Ultraviolet Light-CVD
Sun et al. Enhanced thermal stability of low-k ethyl-bridged organosilicas using laser spike annealing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140620

R150 Certificate of patent or registration of utility model

Ref document number: 5567926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250