JP2003264189A - 低誘電率層間絶縁膜を形成する方法 - Google Patents

低誘電率層間絶縁膜を形成する方法

Info

Publication number
JP2003264189A
JP2003264189A JP2003020905A JP2003020905A JP2003264189A JP 2003264189 A JP2003264189 A JP 2003264189A JP 2003020905 A JP2003020905 A JP 2003020905A JP 2003020905 A JP2003020905 A JP 2003020905A JP 2003264189 A JP2003264189 A JP 2003264189A
Authority
JP
Japan
Prior art keywords
gas
oxidizing gas
flow rate
film
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003020905A
Other languages
English (en)
Other versions
JP4180393B2 (ja
Inventor
Nobuo Matsuki
信雄 松木
Yoshinori Morisada
佳紀 森貞
Atsutake Fukazawa
篤毅 深沢
Manabu Kato
加藤  学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Publication of JP2003264189A publication Critical patent/JP2003264189A/ja
Application granted granted Critical
Publication of JP4180393B2 publication Critical patent/JP4180393B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】信頼性が高く安定で低誘電率を有する層間絶縁
膜の形成方法を与える。 【解決手段】絶縁膜は、(i)少なくともSi、C及びHから
構成される化合物から成るソースガスをチャンバ内に導
入する工程と、(ii)酸化性ガスをパルス状に導入する工
程であって、ソースガス及び酸化性ガスが反応ガスを形
成するところの工程と、(iii)反応ガスのプラズマ処理
によって半導体基板上に絶縁膜を形成する工程を含む方
法によって半導体基板上に形成される。プラズマ処理は
プラズマCVD処理である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は概して半導体技術に
関し、特にプラズマCVD(化学気相成長)装置を使って
半導体基板上に低誘電率(低-k)の層間絶縁膜を形成す
る方法に関する。
【0002】
【従来技術及び発明が解決しようとする課題】最近の半
導体デバイスの高集積化への要求の高まりにより、多層
配線技術が非常に注目されている。しかし、これらの多
層構造において、個々の配線間の容量は高速動作を妨げ
る。容量を減少させるためには、絶縁膜の誘電率(比誘
電率)を下げる必要がある。したがって、比較的低い誘
電率を有するさまざまな材料が絶縁膜用に開発されてき
た。
【0003】以下の表に示されるように、デバイスノー
ドの減少に伴い、関連するデバイスに使用される層間絶
縁膜に対し低誘電率値(低-k)が要求される。
【0004】 適用時間 デバイスノード k値 2001 130nm 3.0-3.6 2003 100nm 3.0-3.6 2005 80nm 2.6-3.1 2007 65nm 2.3-2.7
【0005】約2.7の誘電率を有する低-k膜に関して、C
VD法、コーティング法等の多くの蒸着方法が提案された
ことにより、高品質な低-k蒸着が最近になって可能とな
った。結果として、0.10〜0.13μmのデバイスノードを
有する大量生産されるデバイスへ膜を適用することが始
まった。次世代の高速デバイス用に、約k=2.5若しくは
それ以下の低誘電率を有する低-k膜が要求される。付加
的に、デバイスを製造するために、低-k膜の頂部、中間
若しくは底部面上に高誘電率を有する比較的堅い層を組
み込むことによってデバイスの信頼性を改善する試みが
為されている。堅い層がこのように組み込まれると誘電
率は増加するため、できるだけ低い誘電率を有する低-k
膜が要求される。
【0006】
【課題を解決するための手段】本発明は、CVD法を使っ
て酸化性ガスのパルス制御流をシリコン含有ガスに導入
することによってk<2.40の低誘電率膜を形成するのを
可能にする。また、酸素を制御する従来の方法は本発明
と異なるが、本発明は従来の装置に適用することがで
き、約k=2.7蒸着用のCVD低-k蒸着装置は本発明で使用で
きるように簡単に改良可能であるため設備投資製造コス
トを削減することが可能となる。本発明において、酸化
性ガスはパルス状に導入され、反応領域内のシリコンか
ら成るソースガス(膜形成用の材料ガス)と混合されか
つ反応する。プラズマCVD処理において酸化性ガスの流
量をパルス制御することによって、反応ガス(ソースガ
ス及び酸化性ガスから成る)の反応性は低誘電率膜を形
成しながら有効に制御される。反応領域内での反応ガス
の滞留時間若しくはSiαOα-1R2α-β+1(OCHnH2n+1) β
のようなタイプのシリコン含有ガスは本発明を実施する
のに不可欠ではない。しかし、これらの成分は制御さ
れ、実施例においてDM-DMOS(ジメチルジメトキシシラ
ンSi(CH3)2(OCH3)2)及び酸素が使用され、酸化剤とし
て酸素が使用されて、2002年4月6日出願の米国特許出願
第09/827,606号に開示されるように低誘電率膜が形成さ
れる。該出願の開示は全体としてここに参考文献として
組み込まれる。
【0007】実施例において、本発明は半導体基板上に
絶縁膜を形成する方法を与え、当該方法は、(i)少なく
ともSi、C及びHで構成される化合物から成るソースガス
をチャンバ内に導入する工程、(ii)酸化性ガスをパルス
状にチャンバ内に導入する工程であって、ソースガス及
び酸化性ガスが反応ガスを形成するところの工程、(ii
i)反応ガスのプラズマ処理によって半導体基板上に絶縁
膜を形成する工程、から成る。上記において、プラズマ
処理はプラズマCVD処理である。プラズマCVD処理はプラ
ズマ強化CVD(PECVD)処理及び反応領域と成膜領域が異な
るところの遠隔プラズマ処理を含む。あらゆる適当なCV
D処理が採用されうる。
【0008】酸化性ガスの流量を増加させると反応領域
の反応性及び反応領域内に形成されるフラグメントのサ
イズが増加する。得られた膜は蓄積されたフラグメント
間の空孔若しくは気孔を含むため、それによって誘電率
の値が低下する。酸化性ガスの流量が増加すると、反応
領域内に形成されるフラグメントのサイズが増加し、膜
の空孔率若しくは気孔率が増加し、誘電率が減少すると
推論される。しかし、たとえ酸化性ガスの流量が増加し
ても、k値をほぼ2.45まで低下されるのが限界であると
思われる。もし酸化性ガスの量をそれ以上増加させる
と、反応領域内に粉塵が生成され、高品質な膜が得られ
なくなる。このような膜は有意な誘電率を全く有しな
い。付加的に、プラズマは不安定になり、安定な反応は
維持できない。本発明において、酸化性ガスをパルス状
に導入することによって、驚異的に、上記問題が解消さ
れる。
【0009】実施例において、化合物はSixCyOzHa(こ
こで、a、x、y及びzは整数)の有機シリコンである。ソ
ースガスはシリコン含有ガス及び(例えば、シリコン含
有ガスの半分以下の)He及びArのような付加的な不活性
ガスから成る。酸化性ガスは膜形成反応に応じて不活性
ガス若しくは還元ガスをさらに含む添加ガス内に含まれ
る。
【0010】酸化性ガスは5ミリ秒から10秒のサイク
ルでチャンバ内に導入されるが、ひとつのサイクル間隔
は膜形成の反応に応じて、1ミリ秒及び20秒を含んで
それより短く若しくは長くなりえる。パルスサイクルは
膜形成処理の間に、10、100、1000回を含む例
えば2〜10000の複数回繰り返される。ひとつの実
施例において、酸化性ガスは100ミリ秒から5秒のサ
イクルでチャンバ内に導入される。酸化性ガスは、酸
素、N2O若しくはCO2、H2Oを含む酸化剤として機能する
あらゆる他のガス、1,3,5-トリオキサンのような化学式
(CH2O)nを有する環式有機化合物、またはエタノール、
メタノール、n-プロパノール若しくはi-プロパノールの
ような化学式CxH2x+1OH(xは整数)を有するアルカノー
ル化合物である。上記において、アルカノール自身は還
元剤であると考えられるが、アルカノールが成膜用の有
機シリコンガスと混合されると、ソースガス酸化反応が
生じる。したがって、アルカノールは酸化剤として機能
する。使用可能な酸化剤は上記に限定されず、上述のい
くつかが単独で若しくは組み合わされて使用される。
【0011】実施例において、パルス状の酸化性ガスの
導入は、(i)ベース流量のソースガス及びベース流量の
50%若しくはそれ以上の流量の酸化性ガスから成る第
1反応ガス、及び(ii)ベース流量のソースガス及び全く
無いかまたはベース流量の50%若しくはそれ以下の流
量の酸化性ガスから成る第2反応ガスを択一的に導入す
ることによって達成される。酸化性ガスの総流量はソー
スガスの流量より少なく、実施例ではソースガスの50
%以下である。
【0012】本発明において、酸化性ガスのパルス及び
流量は絶縁膜の誘電率を2.45若しくはそれ以下に調節す
るよう選択される。
【0013】マイクロ波パワーが実施例では使用される
が、プラズマはRFパワーによって形成されても良い。ま
た、RFパワーが使用される際、RFパワーの強度は酸化性
ガスのパルス状流と同期したサイクルでパルス化され、
その結果低誘電率膜が効果的に形成される。実施例にお
いて、RFパワーの強度は酸化性ガス流が大きいときのサ
イクルより酸化性ガス流が小さいときのサイクルの方が
より高い。実施例において、RFパワーの強度は、酸化性
ガス流のパルスとは独立に1ミリ秒若しくはそれ以上の
サイクルでパルス化される。
【0014】付加的に、絶縁膜の形成は反応ガスがチャ
ンバ中へ導入される際通過するシャワープレートの温度
を150℃若しくはそれ以上に維持しながら実行され
る。
【0015】膜のタイプ若しくは使用は限定されるべき
ではないが、絶縁膜は実施例において10ナノメートル
若しくはそれ以上の厚さを有するキャップ層である。
【0016】本発明はプラズマCVD法による低誘電率膜
の形成を可能にする。次世代の高集積半導体デバイス用
の絶縁膜としてこの低誘電率膜を使用することにより、
配線容量によって生じる遅延は低減されかつ半導体デバ
イスの動作速度は実質的に増加する。
【0017】発明及び従来技術に対する利点を要約する
ために、発明の目的及び利点が上述されてきた。もちろ
ん、そのような目的若しくは利点は本発明の特定の実施
例によって必ずしも達成されるものではないことが理解
されよう。したがって、例えば発明はここに教示され若
しくは提案されるような他の目的若しくは利点を必ずし
も達成することなくここに教示されるようなひとつ若し
くは複数の利点を達成し若しくは最適化するような方法
で実施若しくは実行されるということは当業者の知ると
ころである。
【0018】本発明の他の態様、特徴及び利点は以下の
好適実施例の詳細な説明から明らかとなる。
【0019】
【発明の実施の態様】本発明は酸化性ガスがパルス状サ
イクルで導入される点に特徴を有する。
【0020】この特徴はシリコンガスの代わりに酸化性
ガスを使用して低-k膜を形成するあらゆる方法に応用可
能でありかつ有効である。
【0021】本発明が適用される製造処理には制限がな
い。例えば、本発明は反応ガスの滞留時間が制御される
ところの低-kポリシロキサン重合体膜を形成する方法に
適用される。そのような方法の一例は2001年4月6
日に出願された米国特許出願第09/827,616号に記載され
ている。該米国特許出願の開示は全体としてここに参考
文献として組み込まれる。
【0022】本発明において、使用可能な材料ガスのタ
イプは上記米国特許出願に開示された内容に限定される
ものではなく、さまざまな材料ガスから選択可能であ
る。例えば、SixOx-1R2x-y+1(OCnH2n+1)y(ここで、xは
1〜3の整数、yは0、1若しくは2、nは1〜3の整数、Rは
Siに結合するC1-6炭化水素)及びSixOx-1R2x+1(ここ
で、xは1〜3の整数、RはSiに結合するC1-6炭化水素)
のような有機シリコンガスが使用可能である。
【0023】使用可能な材料ガスにはSi(CH3)3-O-Si(CH
3)3、Si(CH3)3-O-Si(CH3)-O-Si(CH3)3が含まれる。
【0024】使用可能な材料ガスとしてさらに、SiHn(C
H3)4-n、Si(CH3)4、Si(CH3)3、SiH4が含まれる。
【0025】2002年9月24日に発行された米国特許第6,4
55,445号、2002年3月5日に発行された米国特許第6,352,
945号、2002年5月7日に発行された米国特許第6,383,955
号、2002年6月25日に発行された米国特許第6,410,463号
及び2002年8月13日に発行された米国特許第6,432,846号
は、本発明で使用可能な材料ガスを開示する。これらの
米国特許は全体としてここに参考文献として組み込まれ
る。
【0026】ひとつの実施例における本発明の目的は低
-k膜を形成することであり、有機シリコンガスばかりで
なくSiH4のようなシリコンガスもまた使用される。また
酸化性ガスをパルス状サイクルで導入することによっ
て、多孔構造を有する膜が効果的に形成される。
【0027】また、本発明において、上部電極と下部電
極との間に中間電極が配置されるところの装置を含むあ
らゆる適当なCVD装置が使用され得る。例えば、本発明
は2000年11月24日に出願された米国特許出願第09/851,8
09号に開示された装置及び方法に適用可能である。該米
国特許出願の開示は全体としてここに参考文献として組
み込まれる。
【0028】酸化性ガスをパルス状サイクルで導入する
ことによって、導入される酸化性ガスの総和が増加す
る。すなわち、もし酸化性ガスの流量が増加すると、粉
塵(ナノ粒子)が増加し、それによって反応性が増加し
プラズマが不安定になる。酸化性ガスをパルス状サイク
ルで導入することによって、粉塵(ナノ粒子)の形成を
抑制し若しくはあるサイズで粉塵の成長を停止させると
同時に酸化性ガスの流量を増加させることが可能とな
る。
【0029】酸化性ガスのサイクル的な導入は、導入さ
れる酸化性ガスの量に無関係にナノ粒子の成長を抑制す
ることによってプラズマを安定させるのに有効である。
小さい流量の酸化性ガスの場合でも、パルス状サイクル
で導入することにより、酸化性ガスの定常導入と比べて
低-k膜が効果的かつ安定して形成される。小さい流量の
酸化性ガス導入工程において反応性は減少するが、一方
大きい流量の酸化性ガス導入工程においてナノ粒子(粉
塵)の成長を抑制しかつプラズマを安定化しながら反応
性は増加する。高品質な低-k膜が形成される。
【0030】酸化性ガスは以下を含むパルス状サイクル
で導入される。
【0031】大流量工程での酸化性ガス流量は小流量工
程での酸化性ガス流量よりある程度大きい。
【0032】例えば、酸化性ガスの大流量工程におい
て、酸化性ガスの流量はシリコンガス流量の約50%若
しくはそれ以上、好適には50%から300%(100
%〜200%を含む)である。実施例では、これは酸化
性ガス約50sccmから500sccm(100sccmから30
0sccmを含む)に相当する。
【0033】酸化性ガスの小流量工程において、酸化性
ガスの流量はシリコンガス流量の約50%若しくはそれ
以下、好適には0%から50%(10%から30%を含
む)である。実施例において、これは酸化性ガス約0sc
cmから100sccm(10sccmから50sccmを含む)に相
当する。
【0034】大流量及び小流量のひとつのサイクルは約
10ミリ秒から10秒、好適には0.05秒から5秒
(0.1秒から1秒を含む)に設定される。
【0035】サイクルはオン−オフパルス(例えば、デ
ジタルパルス)若しくは正弦波(例えば、アナログパル
ス)またはあらゆる他の波形である。
【0036】酸化性ガスのサイクル式導入は、酸化性ガ
スが導入されるすべてのとき、若しくは酸化性ガスの流
量が酸化性ガスの導入(例えば、シリコンガスの50%
以上)によりプラズマが不安定となるあるレベルを超え
た後にのみ実行される。
【0037】酸化性ガスはO2、N2O若しくはプラズマ反
応による重合の間に酸化を生じさせることができるあら
ゆる他のガスである。
【0038】反応ガスはシリコンガス、酸化性ガス及び
適切ならHe、Ar及びKrのような不活性ガスを含む。これ
らのガス流量はガス制御器によって別々に制御される。
【0039】プラズマ反応の条件及び装置は上述の米国
特許出願のいくつかに開示されている。
【0040】実施例 本発明の実施例が図面及び例を参照して説明される。し
かし、本発明はこの実施例に制限されない。
【0041】装置構成 図1は本発明で使用可能な容量結合システムを使用する
平行平板タイプのCVD装置を示す。1対の導体平板電極
1、2を平行に配置しかつ反応チャンバ4内で互いに対面
させることによって、また一方に27MHzのRFパワーを
印加し他方を接地することによって、これら1対の電極
1、2の間にプラズマが励起される。基板3は下部電極2上
に載置される。温度調節器が下部ステージ2内にインス
トールされ約400℃(他の実施例では400℃から4
50℃)の一定温度が下部ステージ内で維持される。DM
-DMOS(ジメチルジメトキシシラン、Si(CH3)2(OCH3)
2)、He、Ar及びKrのような不活性ガス並びにO2及びN2O
のような酸化性ガスが混合され反応ガスとして使用され
る。これらのガスの流量は流量調節装置(図示せず)に
よって所定の流量にそれぞれ調節される。これらのガス
は混合され反応ガスとして上部電極(シャワープレー
ト)の頂部に与えられる吸気口6に導入される。酸化性
ガスの流量について、2つの工程、すなわちシリコンガ
ス流量の半分から約3倍の所定の比較的大きい流量(約
50sccmから500sccm)及びゼロからシリコンガス流
量の約半分の所定の比較的小さい流量(約0sccmから1
00sccm)が約10ミリ秒から10秒のサイクルでパル
ス制御によって繰り返される。上部電極1には約0.5mmの
直径を有する500から10000個の細孔が作成されており
(実施例では3000個の細孔が作成されている)、導入さ
れた反応ガスがこれらの細孔を通じて反応領域7内に流
れる。付加的に、上部電極1は120℃から350℃の
範囲で一定温度に維持される。反応ガスの反応を促進す
るために、より高温が好適である。反応領域7内の空気
は真空ポンプを使って排気口5を通じて排気され、反応
領域内の圧力は約130Paから2000Pa(他の実施例
では400Paから1000Pa)の所定の一定圧力に維持
される。
【0042】蒸着反応 2002年4月6日出願の米国特許出願第09/827,616号に記載
されるように、材料ガスとしてDM-DMOS及びO2を反応ガ
スに加えることによって、約k=2.45の膜が形成された。
【0043】比較のために、本発明に従う技術によって
RFパワーが一定レベルに維持されるところのプラズマCV
D装置を使ってDM-DMOSへ付加される酸素の量を変化させ
て形成される膜の誘電率を測定した。圧力は620Pa、
上部電極(シャワープレート)の温度は240℃に維持
され、サセプタの温度は400℃に維持された状態で、
膜はシャワープレートとサセプタとの間の24mmに設定
されたギャップで形成された。反応領域内では、140
sccmのDM-DMOS及び80sccmのHeが混合された。混合ガ
スに付加される酸素の流量を0sccmから70sccmまで変
化させることによって、それぞれの条件のもとで形成さ
れる膜の誘電率値が測定された。今回、1000Wの2
7MHzのRFパワーが印加された。付加されたO2が0sccm
であったときk値は2.75であった。付加される酸素の流
量を増加させることにより誘電率は減少した。O2を70
sccmまで増加することによって、誘電率はk=2.46まで減
少した(図2)。
【0044】しかし、もし酸素の流量が70sccm以上に
増加すれば、反応領域内に粉塵が生成され膜上にも堆積
するため高品質な膜は得られなくなった。付加的に、生
成された粒子は安定なプラズマ位置を乱し、蒸着は続け
られなくなった。このため、これ以上酸素の流量を増加
させることは不可能であり、誘電率を2.45以下に低下さ
せることは不可能であった。
【0045】酸素の流量を増加することは反応領域の反
応性及び反応領域内に形成されるフラグメントのサイズ
を増加させ、そうして得られた膜は堆積したフラグメン
トの間に空孔若しくは気孔を含むため、誘電率が低下す
ると考えられる。酸素の流量が増加すると、反応領域内
に形成されるフラグメントのサイズが増加し、膜の空孔
率若しくは気孔率が増加し、誘電率が低下すると推論さ
れる。しかし、この方法ではk値を約2.45まで低下させ
るのが限界である。もし酸素の量をそれ以上増加させる
と、反応領域内に粉塵が生成され高品質な膜が得られな
くなり、これらの膜の誘電率が測定できなくなる。付加
的に、プラズマは不安定になり、安定な反応が維持でき
なくなる。
【0046】本発明は酸素をパルス状に導入することに
より低誘電率膜を形成することができる。比較実験と同
じ条件(圧力:620Pa、RFパワー(27MHz):10
00W、DM-DMOS:140sccm、He:30sccm)を使っ
て、酸素は0.5秒間200sccm供給し、続いて0.5秒
間20sccm供給する工程を繰り返すパルス制御によって
導入された。この制御によって、平均流量110sccmの
酸素が常に流れた。比較例の技術の場合、75sccm若し
くはそれ以上の量の酸素を流すと、プラズマは不安定に
なり安定な蒸着が維持されなくなる。パルス制御で酸素
を導入することによって、平均流量110sccmの酸素が
導入されても、安定な蒸着が維持されかつk=2.35の低誘
電率膜が得られた。
【0047】実験結果 <共通条件> ・リアクタ設定 上部電極(シャワープレート)温度:240℃ サセプタ温度:400℃ シャワープレートとサセプタとのギャップ:24mm ・処理条件 DM-DMOS:140sccm He:30sccm RFパワー 27MHz:1000W 圧力:620Pa 成膜処理時間:以下の表参照 <比較実験の条件>酸素は定常状態で導入され、蒸着は
Si基板上に実行され、誘電率値が測定された。
【0048】
【表1】
【0049】<パルス化されたO2プロセス>0.5秒間
180sccm供給し、つづいて0.5秒間20sccm供給す
る工程を繰り返すパルス制御によって酸素を導入するこ
とにより、低誘電率膜がSi基板上に形成され、誘電率が
測定された。この制御により、平均流量110sccmの酸
素が常に流された。パルス制御で酸素を導入することに
より、パルスは安定のままでありかつk=2.35の低誘電率
膜が得られた。
【0050】付加的に、最後に酸素の供給を停止し、DM
-DMOS及びHeを使用して50ナノメートルの保護膜を形
成することにより、吸湿を防止することが可能である。
【0051】本発明において、酸化性ガスはパルスでチ
ャンバ内に導入され、RFパワーの強度は酸化性ガスのパ
ルス化された流量と同期したサイクルでパルス化され
る。上記態様はさまざまな方法で達成される。例えば、
膜形成処理は順次連続的に実行される膜形成の複数の工
程から成る。異なる工程において、酸化性ガスの流量及
び/またはRFパワーの強度は異なるサイクルでパルス化
される。他の実施例において、酸化性ガスの流量及び/
またはパルス内のRFパワーの強度は異なる工程において
変化する。また、異なる工程は少なくともひとつのパル
ス実行工程及び少なくともひとつの非パルス実行工程か
ら成る。例えば、処理は第1工程がパルス実行工程であ
り、第2工程が非パルス実行工程であるところの2つの
工程から成る。
【0052】さらに、本発明において、酸化性ガスがパ
ルス状に導入されるところのチャンバは反応チャンバ自
身である必要はない。チャンバは機能的に画成された適
当な反応空間であればよく、物理的な構造物によって画
成される必要はない。例えば、もし反応チャンバが、温
度、圧力、及び/またはガス流量に依存していくつかの
領域に分割されれば、プラズマ反応が発生するところの
領域が反応空間である。
【0053】本発明はそれには限定されないが以下を含
むさまざまな実施例で実現される。
【0054】1)1ミリ秒若しくはそれ以上のサイクル
でパルス制御することにより、酸化性ガスは反応領域内
に導入されk<3.0の低誘電率膜がCVD法で形成され
る。
【0055】2)少なくともSi、C及びH化学元素を含む
反応ガスと一緒に酸化性ガスをパルス状に導入すること
により、低誘電率膜がCVD法で形成される。
【0056】3)項目2で使用される酸化性ガスとして
酸素若しくはN2Oを使用して低誘電率膜を形成する方
法。
【0057】4)低誘電率膜が容量結合システムを使用
するプラズマCVD法によって形成されるところの項目3
に記載の方法。
【0058】5)SixCyOzHa(ここで、a、x、y及びzは
少なくともひとつの整数である)の少なくとも有機シリ
コンガスを含む反応ガスを使用して低誘電率膜が形成さ
れる、ところの項目4に記載の方法。
【0059】6)項目5に記載された有機シリコンガス
としてSiαOα-1R2α-β+1(OCnH2n+ 1)β(ここで、αは
1〜3の整数、βは0、1若しくは2、nは1から3の
整数及びRはSiに結合するC1-6炭化水素である)を使用
するところの低誘電率膜を形成するための方法。
【0060】7)項目5に記載された有機シリコンガス
としてSiαOα-1R2α+1(ここで、αは1〜3の整数、R
はSiに結合するC1-6炭化水素である)を使用するところ
の低誘電率膜を形成するための方法。
【0061】8)項目5に記載された有機シリコンガス
としてSi4O4(CH3)8若しくはSi4O4(CH3)4H4を使用すると
ころの低誘電率膜を形成するための方法。
【0062】9)項目6に記載された有機シリコンガス
としてジメチルジメトキシシラン若しくはジメトキシテ
トラメチルジシロキサンを使用するところの低誘電率膜
を形成するための方法。
【0063】10)5ミリ秒から10秒のサイクルで酸
素を導入するところの低誘電率膜を形成するための方
法。
【0064】11)100ミリ秒から5秒のサイクルで
酸素を導入するところの低誘電率膜を形成するための方
法。
【0065】12)酸素の流量が材料ガスとして取込ま
れる有機シリコンガスの流量の半分若しくはそれ以上で
あるところの大流量工程と、酸素の流量が有機シリコン
ガスの流量の半分若しくはそれ以下(ゼロを含む)であ
るところの小流量工程とから成るサイクルで周期的に酸
素流を添加し、これらの混合ガスを反応ガスとして使用
することにより、低誘電率膜を形成するための方法。
【0066】13)k<2.45の誘電率を有する低誘電率
膜を形成するための方法。
【0067】14)酸化性ガスの流量変化のサイクルと
同じサイクルで高い状態と低い状態にRFパワーが制御さ
れるところの低誘電率膜を形成するための方法。
【0068】15)反応領域内の酸化性ガス濃度が増加
するタイミングでRFパワーが上昇し、酸化性ガス濃度が
減少するタイミングでRFパワーが下降するところの低誘
電率膜を形成するための方法。
【0069】16)反応領域に印加されるRFパワーが1
ミリ秒若しくはそれ以上のサイクルで高電力状態と低電
力状態に制御されるところの低誘電率膜を形成するため
の方法。
【0070】17)低誘電率膜はシャワープレートの温
度を150℃若しくはそれ以上で維持することによって
形成される。
【0071】18)膜形成の最後に小流量工程で使用さ
れる流量若しくはゼロを含む小さい流量の酸化性ガスに
よって10ナノメートル若しくはそれ以上のキャップ層
を形成することにより、最終保護膜が形成されるところ
の低誘電率膜を形成するための方法。
【0072】また、本発明によって形成される薄膜は所
望の膜性質を達成するために付加的な処理にさらされ
る。例えば、膜形成の完了と同時に、膜形成後に外部環
境に曝されるときの吸湿現象を防止するために、比較的
高い密度及び誘電率を有しかつ厚さが50〜100ナノ
メートルである薄いキャップ膜層が膜表面に形成され
る。膜表面を親水性にするために、膜表面を酸化性ガス
プラズマに曝すことによって表面が処理される。また、
膜表面を電子線若しくはUV光で照射することによって、
若しくは膜表面をプラズマに曝すことによって、膜の強
度が改善される。
【0073】本発明の思想から離れることなくさまざま
な修正が可能であることは当業者の知るところである。
したがって、本発明の形式は説明上のものであって本発
明の態様を限定するものではないことは明確に理解され
るべきである。
【図面の簡単な説明】
【図1】図1は、絶縁膜を形成するのに使用されるプラ
ズマCVD装置を示す略示図である。
【図2】図2は、絶縁膜のk値と非パルス状酸化性ガス
流との関係を示すグラフである。
【符号の説明】
1 シャワーヘッド 2 サセプタ 3 半導体基板 4 反応チャンバ 5 排気口 6 吸気口 7 反応領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深沢 篤毅 東京都多摩市永山6丁目23番1 日本エ ー・エス・エム株式会社内 (72)発明者 加藤 学 東京都多摩市永山6丁目23番1 日本エ ー・エス・エム株式会社内 Fターム(参考) 4K030 AA06 AA09 AA14 BA44 CA04 CA12 FA03 JA01 JA05 JA11 JA16 LA02 5F058 BA20 BC02 BD04 BF07 BF27 BF29 BF37 BJ02

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】絶縁膜を半導体基板上に形成するための方
    法であって、 少なくともSi、C及びHで構成される化合物から成るソー
    スガスをチャンバ内に導入する工程と、 酸化性ガスをパルス状にチャンバ内に導入する工程であ
    って、ソースガス及び酸化性ガスが反応ガスを形成する
    ところの工程と、 反応ガスのプラズマ処理によって半導体基板上に絶縁膜
    を形成する工程と、から成る方法。
  2. 【請求項2】請求項1に記載の方法であって、プラズマ
    処理はプラズマCVD処理である、ところの方法。
  3. 【請求項3】請求項1に記載の方法であって、化合物は
    SixCyOzHa(ここで、a、x、y及びzは整数である)の有
    機シリコンである、ところの方法。
  4. 【請求項4】請求項1に記載の方法であって、酸化性ガ
    スは5ミリ秒から10秒のサイクルでチャンバ内に導入
    される、ところの方法。
  5. 【請求項5】請求項1に記載の方法であって、酸化性ガ
    スは100ミリ秒から5秒のサイクルでチャンバ内に導
    入される、ところの方法。
  6. 【請求項6】請求項1に記載の方法であって、酸化性ガ
    スは酸素若しくはN2Oである、ところの方法。
  7. 【請求項7】請求項1に記載の方法であって、酸化性ガ
    スのパルス状の導入は、(i)ベース流量のソースガス及
    びベース流量の50%若しくはそれ以上の流量の酸化性
    ガスから成る第1反応ガス、及び(ii)ベース流量のソー
    スガス及び全く無いかまたはベース流量の50%若しく
    はそれ以下の流量の酸化性ガスから成る第2反応ガスを
    択一的に導入することによって実行される、ところの方
    法。
  8. 【請求項8】請求項1に記載の方法であって、酸化性ガ
    スの総流量はソースガスの流量以下である、ところの方
    法。
  9. 【請求項9】請求項1に記載の方法であって、ソースガ
    スはさらに不活性ガスから成る、ところの方法。
  10. 【請求項10】請求項1に記載の方法であって、酸化性
    ガスのパルス及び流れは絶縁膜の誘電率を2.45若しくは
    それ以下に調節するように選択される、ところの方法。
  11. 【請求項11】請求項1に記載の方法であって、プラズ
    マはRFパワーによって形成される、ところの方法。
  12. 【請求項12】請求項11に記載の方法であって、RFパ
    ワーの強度は酸化性ガスのパルス流と同期したサイクル
    でパルスされる、ところの方法。
  13. 【請求項13】請求項12に記載の方法であって、RFパ
    ワーの強度は酸化性ガス流が大きいときのサイクルより
    酸化性ガス流が小さいときのサイクルの方が高い、とこ
    ろの方法。
  14. 【請求項14】請求項11に記載の方法であって、RFパ
    ワーの強度は1ミリ秒若しくはそれ以上のサイクルでパ
    ルスされる、ところの方法。
  15. 【請求項15】請求項1に記載の方法であって、絶縁膜
    の形成は反応ガスがチャンバ内に導入される際に通過す
    るシャワープレートの温度を150℃若しくはそれ以上
    に維持しながら実行される、ところの方法。
  16. 【請求項16】請求項1に記載の方法であって、絶縁膜
    は10ナノメートル若しくはそれ以上の厚さを有するキ
    ャップ層である、ところの方法。
JP2003020905A 2002-01-29 2003-01-29 低誘電率層間絶縁膜を形成する方法 Expired - Lifetime JP4180393B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35271802P 2002-01-29 2002-01-29
US60/352718 2002-01-29

Publications (2)

Publication Number Publication Date
JP2003264189A true JP2003264189A (ja) 2003-09-19
JP4180393B2 JP4180393B2 (ja) 2008-11-12

Family

ID=27623209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003020905A Expired - Lifetime JP4180393B2 (ja) 2002-01-29 2003-01-29 低誘電率層間絶縁膜を形成する方法

Country Status (4)

Country Link
US (1) US6759344B2 (ja)
EP (1) EP1336668A1 (ja)
JP (1) JP4180393B2 (ja)
KR (1) KR20030065345A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005045916A1 (ja) * 2003-11-11 2007-05-24 東京エレクトロン株式会社 基板処理方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP4011376B2 (ja) * 2002-03-20 2007-11-21 日本エー・エス・エム株式会社 層間絶縁膜の形成方法
US6669823B1 (en) * 2002-06-17 2003-12-30 Nanophase Technologies Corporation Process for preparing nanostructured materials of controlled surface chemistry
KR100636022B1 (ko) * 2005-04-08 2006-10-18 삼성전자주식회사 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법.

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006164B1 (ko) * 1987-03-18 1991-08-16 가부시키가이샤 도시바 박막형성방법과 그 장치
KR940002439B1 (ko) * 1990-03-09 1994-03-24 니뽄 덴신 덴와 가부시끼가이샤 금속 박막 성장방법 및 장치
US6152071A (en) * 1996-12-11 2000-11-28 Canon Kabushiki Kaisha High-frequency introducing means, plasma treatment apparatus, and plasma treatment method
US6432846B1 (en) * 1999-02-02 2002-08-13 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6383955B1 (en) * 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
KR100308851B1 (ko) * 1998-11-04 2001-12-17 구본준, 론 위라하디락사 액정표시장치의 절연막 패턴 형성방법
JP3084367B1 (ja) * 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
JP3236576B2 (ja) 1999-03-24 2001-12-10 キヤノン販売株式会社 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
KR100803770B1 (ko) * 2000-03-07 2008-02-15 에이에스엠 인터내셔널 엔.브이. 구배(graded)박막
US6420276B2 (en) * 2000-07-21 2002-07-16 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
US6448186B1 (en) * 2000-10-06 2002-09-10 Novellus Systems, Inc. Method and apparatus for use of hydrogen and silanes in plasma
US6537923B1 (en) * 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6472333B2 (en) * 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005045916A1 (ja) * 2003-11-11 2007-05-24 東京エレクトロン株式会社 基板処理方法
JP4627262B2 (ja) * 2003-11-11 2011-02-09 東京エレクトロン株式会社 低誘電率膜の形成方法

Also Published As

Publication number Publication date
US6759344B2 (en) 2004-07-06
KR20030065345A (ko) 2003-08-06
JP4180393B2 (ja) 2008-11-12
US20030143867A1 (en) 2003-07-31
EP1336668A1 (en) 2003-08-20

Similar Documents

Publication Publication Date Title
US6514880B2 (en) Siloxan polymer film on semiconductor substrate and method for forming same
JP5268130B2 (ja) 酸素含有炭化ケイ素膜を形成するための方法
US7354873B2 (en) Method for forming insulation film
US6251807B1 (en) Method for improving thickness uniformity of deposited ozone-teos silicate glass layers
CN100594259C (zh) 改善低k叠层之间粘附性的界面工程
US6570256B2 (en) Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates
US5593741A (en) Method and apparatus for forming silicon oxide film by chemical vapor deposition
JP4066332B2 (ja) シリコンカーバイド膜の製造方法
US20060110931A1 (en) Method for forming insulation film
KR20090049074A (ko) Pecvd 막에 대한 전체적인 결함 감소
JP3978427B2 (ja) 成膜方法および成膜装置
JP2005072584A (ja) 低誘電率及び低膜応力を有するシリコン系絶縁膜を形成する方法
JP4180393B2 (ja) 低誘電率層間絶縁膜を形成する方法
TW201025425A (en) Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
JPH05102040A (ja) 成膜方法
JP2004158794A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP4628257B2 (ja) 多孔質膜の形成方法
JP5015705B2 (ja) 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
KR100926722B1 (ko) 반도체 기판상의 실록산 중합체막 및 그 제조방법
JP4641933B2 (ja) 薄膜形成方法
JP4651076B2 (ja) 半導体基板上の絶縁膜の形成方法
JP2002353209A (ja) 半導体装置用の低誘電率絶縁膜を形成する方法
JP2002134502A (ja) 半導体基板上のシリコン重合体絶縁膜及び膜を形成する方法
KR20230134577A (ko) 도핑된 실리콘 산화물의 열 증착

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080612

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080827

R150 Certificate of patent or registration of utility model

Ref document number: 4180393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term