JP2004158794A - 絶縁膜の形成方法及び絶縁膜の形成装置 - Google Patents

絶縁膜の形成方法及び絶縁膜の形成装置 Download PDF

Info

Publication number
JP2004158794A
JP2004158794A JP2002325379A JP2002325379A JP2004158794A JP 2004158794 A JP2004158794 A JP 2004158794A JP 2002325379 A JP2002325379 A JP 2002325379A JP 2002325379 A JP2002325379 A JP 2002325379A JP 2004158794 A JP2004158794 A JP 2004158794A
Authority
JP
Japan
Prior art keywords
insulating film
gas
forming
film
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002325379A
Other languages
English (en)
Other versions
JP3967253B2 (ja
Inventor
Yusaku Kashiwagi
勇作 柏木
Keiei Kagawa
恵永 香川
Gohei Kawamura
剛平 川村
Motoichi Tei
基市 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002325379A priority Critical patent/JP3967253B2/ja
Priority to US10/703,092 priority patent/US7601402B2/en
Publication of JP2004158794A publication Critical patent/JP2004158794A/ja
Application granted granted Critical
Publication of JP3967253B2 publication Critical patent/JP3967253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27FURNACES; KILNS; OVENS; RETORTS
    • F27BFURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00Furnaces of a kind not covered by any preceding group
    • F27B17/0016Chamber type furnaces
    • F27B17/0025Especially adapted for treating semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】均一に空孔を形成できる絶縁膜の形成方法及び絶縁膜の形成装置を提供する。
【解決手段】1,3,5−トリメチル1,3,5−トリビニルシクロトリシロキサン(V3D3)とイソプロピルアルコール(IPA)とをチャンバ12内に供給し、プラズマによりこれらを励起してこれらの化合物の分子状の活性種を発生させる。これらの活性種を基板の表面近傍で反応させ、例えば、IPA分子を含む厚さ50nmの絶縁膜の薄膜を形成する。さらに、アンモニアガスを用いたプラズマ処理により、薄膜中に含まれるIPA分子を選択的に脱離させて、厚さ方向に均一な空孔を形成する。この成膜工程と空孔形成工程とを複数回繰り返して、所定厚さで、且つ、均一に空孔が形成された絶縁膜を得ることができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁膜の形成方法及びその装置に関し、特に、空孔を有する低誘電率の絶縁膜の形成方法及びその装置に関する。
【0002】
【従来の技術】
近時、半導体装置の高速化、小型化の要請を背景として、半導体素子の多層化及び配線の微細化が進められている。例えば、0.15μm以下の設計ルールに対しては、多層構造を有する配線の信号伝播速度が遅延し、所望の高速化が図れないという問題がある。この微細化に伴う配線遅延の増大を防ぐためには、配線の層間絶縁膜の低誘電率化が有効である。
【0003】
そこで、従来、種々の絶縁膜形成材料が検討されてきた。なかでも、膜中に空孔が存在すると、膜としての誘電率が材料固有の誘電率より低下するという性質を利用した、空孔率の高い絶縁膜が注目されている。
【0004】
このような絶縁膜の形成方法として、例えば、CVD(Chemical Vapor Deposition)等により、低沸点成分若しくは分解し易い分子群である炭化水素化合物等を含む絶縁膜を成膜する。次いで後処理(アニール処理)により、低沸点成分等を除去し、絶縁膜に空孔を形成する方法が検討されている。
【0005】
【発明が解決しようとする課題】
この後処理では、例えば、絶縁膜が形成された基板を高温に加熱する熱処理を行う。しかし、実用的な絶縁膜の厚さは、約500nm〜約700nm(約5000Å〜約7000Å)であるので、厚さ方向に均一に処理することが難しい。そのため、厚さ方向の温度勾配により、絶縁膜の表面から内部にかけて空孔のサイズや膜の密度に偏りが発生し、均一な膜特性を有する絶縁膜が形成できないという問題があった。また、十分な低誘電率化が図れないという欠点もあった。
【0006】
本発明は、上記実状に鑑みてなされたもので、厚さ方向に均一に空孔を形成できる絶縁膜の形成方法及び絶縁膜の形成装置を提供することを目的とする。
また、本発明は、空孔率の高い膜を形成できる絶縁膜の形成方法及び絶縁膜の形成装置を提供することを他の目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の観点に係る絶縁膜の形成方法は、
シリコン化合物の構造中に所定の有機化合物分子が取り込まれて構成される絶縁膜を形成する絶縁膜形成ステップと、
前記絶縁膜形成ステップにて形成した絶縁膜中の有機化合物分子が選択的に脱離するように、前記絶縁膜をアニールするアニールステップと、
を備え、
前記絶縁膜形成ステップと前記アニールステップとを、交互に繰り返して所定厚さの絶縁膜を形成する、
ことを特徴とする。
【0008】
この方法によれば、シリコン化合物の構造中に所定の有機化合物が取り込まれて構成される絶縁膜を形成する。ここで、形成される絶縁膜の厚さは、次のアニールステップにて、有機化合物分子を絶縁膜から脱離させて、厚さ方向に均一な空孔が形成されるように設定され得る。そのため、絶縁膜形成ステップとアニールステップとを複数回繰り返すことにより、所望の厚さで、且つ、均一な膜特性を有する絶縁膜を形成することができる。
【0009】
アニールステップでは、絶縁膜を励起ガスに暴露することができる。
【0010】
励起ガスは、反応性ガス、酸化性ガス、還元性ガス、不活性ガスのいずれかのガス若しくはこれらのガスの混合ガスのプラズマから構成されることが望ましい。
【0011】
シリコン化合物は有機シロキサン系化合物であることが望ましい。
【0012】
絶縁膜形成ステップでは、絶縁膜を、励起ガスが浸透可能な範囲の厚さに形成することができる。その厚さは1nm〜100nmの範囲であることが望ましい。
【0013】
上記目的を達成するため、本発明の第2の観点に係る絶縁膜の形成装置は、
被処理体上にシリコン化合物の構造中に所定の有機化合物分子が取り込まれて構成される絶縁膜を形成するための絶縁膜形成用容器と、
前記絶縁膜形成用容器にて形成された絶縁膜中の有機化合物分子が選択的に脱離するように、前記被処理体をアニールするためのアニール用容器と、
所定の厚さの絶縁膜が形成されるように、前記絶縁膜形成用容器と、前記アニール用容器と、の間を交互に繰り返して搬送する搬送手段と、を備える、
ことを特徴とする。
【0014】
【発明の実施の形態】
本発明の実施の形態にかかる絶縁膜の形成方法について、以下図面を参照して説明する。本実施の形態の絶縁膜の形成方法によれば、シリコン(Si)と酸素素(O)と炭素(C)とを主成分として構成され、厚さ方向に均一な空孔を有する絶縁膜(以下、SiOC系膜)が形成される。
【0015】
図1に、本実施の形態の絶縁膜の形成方法を実施するための装置の構成例を示す。
本実施の形態の処理装置は、上下平行に対向する電極を有する、いわゆる平行平板型プラズマCVD装置として構成され、半導体ウェハ(以下、ウェハW)の表面にSiOC系膜をCVDにより成膜する。
【0016】
図1を参照して、処理装置11は、円筒形状のチャンバ12を有する。チャンバ12は、アルマイト処理(陽極酸化処理)されたアルミニウム等の導電性材料からなる。また、チャンバ12は接地されている。
【0017】
チャンバ12の底部には排気口13が設けられている。排気口13には、ターボ分子ポンプなどの真空ポンプを備える排気装置14が接続されている。排気装置14は、チャンバ12内を所定の圧力まで排気する。また、チャンバ12の側壁にはゲートバルブ15が設けられている。ゲートバルブ15を開放した状態で、チャンバ12の外部との間でのウェハWの搬入出がなされる。
【0018】
除害装置36は、排気装置14により排出されたチャンバ12内の雰囲気ガスを無害化するための装置である。除害装置36は、所定の触媒により雰囲気ガスを燃焼あるいは熱分解して、無害な物質に変換する。
【0019】
チャンバ12の底部には略円柱状のサセプタ支持台16が設けられている。サセプタ支持台16の上には、ウェハWの載置台としてのサセプタ17が設けられている。サセプタ17は下部電極としての機能を有し、サセプタ支持台16とサセプタ17との間は、セラミックなどの絶縁体18により絶縁されている。
【0020】
サセプタ支持台16の内部には、下部冷媒流路19が設けられている。下部冷媒流路19には冷媒が循環している。下部冷媒流路19を冷媒が循環することにより、サセプタ17そしてウエハWは所望の温度に制御される。
【0021】
サセプタ支持台16には、半導体ウエハWの受け渡しをするためのリフトピン20が設けられており、リフトピン20はシリンダ(図示せず)により昇降可能となっている。また、サセプタ17は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の図示しない静電チャックが設けられている。サセプタ17上に載置されたウェハWは、直流電圧が印加されることにより静電吸着される。
【0022】
下部電極として機能するサセプタ17には、第1の高周波電源21が第1の整合器22を介して接続されている。第1の高周波電源21は0.1〜5MHzの範囲の周波数を有している。第1の高周波電源21に上記範囲の周波数を印加することにより、被処理体に対するダメージを低減させる等の効果が得られる。
【0023】
サセプタ17の上方には、このサセプタ17と平行に対向してシャワーヘッド23が設けられている。シャワーヘッド23のサセプタ17に対向する面には、多数のガス穴24を有する、アルミニウム等からなる電極板25が備えられている。また、シャワーヘッド23は、電極支持体26により、チャンバ12の天井部分に支持されている。シャワーヘッド23の内部には、上部冷媒流路27が設けられている。上部冷媒流路27には冷媒が循環し、シャワーヘッド23は所望の温度に制御される。
【0024】
さらに、シャワーヘッド23にはガス導入管28が接続されている。ガス導入管28は、1,3,5−トリメチル−1,3,5−トリビニルシクロトリシロキサン(V3D3)ガス源29と、イソプロピルアルコール(IPA)ガス源30と、アルゴン(Ar)ガス源31と、に、図示しないマスフローコントローラ、バルブ等を介して接続されている。V3D3とIPAとは常温ではともに液体であるので、図示しない加熱部により気化した状態で、各ガス源29、30に供給される。また、空孔を形成するための処理ガスであるNHガス源35も、ガス導入管28に、図示しないマスフローコントローラ、バルブ等を介して接続されている。
【0025】
各ガス源29〜31、35からの原料ガス及び処理ガスは、ガス導入管28を介してシャワーヘッド23の内部に形成された中空部(図示せず)に混合されて供給される。シャワーヘッド23内に供給されたガスは、中空部で拡散され、シャワーヘッド23のガス穴24からウェハWの表面に供給される。
【0026】
シャワーヘッド23には、第2の高周波電源32が接続されており、その給電線には第2の整合器33が介在されている。第2の高周波電源32は、13〜150MHzの範囲の周波数を有しており、このように高い周波数を印加することにより、シャワーヘッド23は上部電極として機能し、チャンバ12内に好ましい解離状態でかつ高密度のプラズマを形成する。
【0027】
制御部34は、ウェハWへの成膜処理を含む、処理装置11全体の動作を制御する。制御部34は、MPU(Micro Processing Unit)、メモリ等を備えるマイコン制御装置である。制御部34は、装置各部を所定の処理シーケンスに従って制御するためのプログラムをメモリに記憶し、このプログラムにしたがって、装置各部に制御信号を送信する。
【0028】
以下、上記処理装置11を用いた絶縁膜の形成方法について説明する。図2に、本実施の形態の製造方法のタイミング図を示す。なお、図2に示すタイミング図は一例であり、同様の効果を奏する構成であればいかなるものであってもよい。
【0029】
まず、未処理のウェハWが、図示しない搬送アームに保持されて開放状態のゲートバルブ15を介してチャンバ12内に搬入される。搬送アームは、ウェハWを上昇位置にあるリフトピン20に受け渡し、チャンバ12内から退出する。その後、ウェハWはリフトピン20の下降により、サセプタ17上に載置される。ウェハWは、静電チャックによりサセプタ17上に固定される。
【0030】
次いで、制御部34は、排気装置14により、チャンバ12内を、例えば、50Pa(3.8×10−1Torr)とする。また同時に、制御部34は、サセプタ17の温度を、400℃以下の温度、例えば、300℃に設定する。
【0031】
その後、各ガス源29〜31から、V3D3、IPAおよびArガスが、所定の流量でチャンバ12内に供給される。処理ガスの混合ガスは、シャワーヘッド23のガス穴24からウエハWに向けて均一に吐出される。V3D3、IPAおよびArの供給は、例えば、V3D3/IPA/Ar=30/10/100の流量比(各sccm)で行われる。
【0032】
その後、第2の高周波電源32から、例えば、27MHzの高周波電力が上部電極(シャワーヘッド23)に印加される。これにより、上部電極と下部電極(サセプタ17)との間に高周波電界が生じ、混合ガスのプラズマが生成する。他方、第1の高周波電源21からは、例えば、2MHzの高周波電力が下部電極に印加される。これにより、生成したプラズマ中の荷電粒子、特に、V3D3及びIPAの分子状の活性種が、ウェハWの表面近傍に引き寄せられて反応し、IPA分子を含むSiOC系膜がウェハWの表面に形成される。
【0033】
ここで、制御部34は、上下電極23、17への高周波電力の印加を数秒乃至数十秒間行い、ウェハW表面に、例えば、50nm(500Å)の厚さのSiOC系の膜を形成する。高周波電力の印加開始から所定時間後、制御部34は、上部電極および下部電極への高周波電力の印加を停止するとともに、V3D3ガス源29およびIPAガス源30からのV3D3およびIPAの導入を停止する。以上で成膜工程は一旦終了する。このとき、Arが、チャンバ12内に流されている。
【0034】
制御部34は、Arガスによるチャンバ12内のパージを所定時間行い、チャンバ12内から、残存したV3D3およびIPAを除去する。このとき、制御部34は、サセプタ17の温度を、450℃以下の温度、例えば、350℃に設定し、また、圧力を、例えば、1.3×10−3Pa(1×10−5Torr)とする。
【0035】
その後、各ガス源35、31から、NHガス及びArガスが、所定の流量でチャンバ12内に供給される。NHガスは、Arガスと共にシャワーヘッド23のガス穴24からウエハWに向けて均一に吐出される。NHおよびArの供給は、例えば、NH/Ar=30/100の流量比(各sccm)で行われる。
【0036】
次いで、第2の高周波電源32から、例えば、40MHzの高周波電力が上部電極(シャワーヘッド23)に印加される。これにより、上部電極と下部電極(サセプタ17)との間に高周波電界が生じ、NHガスのプラズマが生成する。他方、第1の高周波電源21からは、例えば、2MHzの高周波電力が下部電極に印加される。これにより、プラズマ中の活性種がサセプタ17側に引き寄せられ、ウェハW表面近傍のプラズマ密度が高められる。このような上下の電極23、17への高周波電力の印加により、NHガスのプラズマが生成され、このプラズマによるウェハWの表面での化学反応により、SiOC系膜からIPA分子が除去される。制御部34は、所定の空孔率の膜を形成するように、このプラズマ処理を所定時間行う。
【0037】
ここで、プラズマ化されたNHガスの絶縁膜への厚さ方向の侵入(拡散)深さは、約100nm(約1000Å)程度である。一方、成膜工程で形成された絶縁膜の厚さは、50nm(500Å)である。そのため、NHガスの活性種は、絶縁膜の表面から内部まで十分に拡散して、シロキサン構造とIPA分子との結合を解離させることができるので、絶縁膜には厚さ方向に均一に空孔が形成される。勿論、IPA分子に限らず、その分解生成物も除去される。
【0038】
排気装置14は、脱離したIPA分子等を、処理ガスと共に排気ガスとしてチャンバ12外に排出する。
【0039】
所定時間後、制御部34は、チャンバ12内にArを流しつつ、サセプタ17の温度を成膜時の温度(300℃)まで低下させ、また、圧力を50Pa(3.8×10−1Torr)とする。
【0040】
その後、制御部34は、再び、上述したSiOC系膜の薄膜の成膜を開始する。すなわち、制御部34は、ガス源からのV3D3およびIPAの供給を開始する。次いで、上部電極および下部電極に高周波電力を印加する。成膜処理を上記と同様に所定時間行うことにより、既に成膜された薄膜上に、新たに、50nmの厚さのSiOC系膜の薄膜が成膜される。
【0041】
成膜処理の後、制御部34は、上部電極および下部電極への高周波電力の印加を停止し、V3D3およびIPAの供給を停止する。次いで、サセプタ17の温度を350℃に設定し、チャンバ12内の圧力を1.3×10−3Pa(1×10−5Torr)とするとともに、チャンバ12内をArガスによりパージする。
【0042】
制御部34は、再び、処理ガスであるNHをチャンバ12内に導入し、サセプタ17を350℃に所定時間保持し、プラズマアニール処理を行う。これにより、SiOC系膜、特に、新たに形成した膜中のIPA分子が脱離する。このようにして、新たに形成されたSiOC系膜に対する空孔形成処理が行われる。
【0043】
その後、制御部34はサセプタ17の温度を300℃まで低下させ、チャンバ12内の圧力を50Pa(3.8×10−1Torr)とする。制御部34は、このようにして、成膜処理と、プラズマアニール処理と、各処理間のパージと、を繰り返す。制御部34は、薄膜が積層して形成されるSiOC系膜全体の厚さが、所定の厚さ、例えば、500nm(5000Å)に達する回数、上記各処理を繰り返す。
【0044】
所定回数だけ上記の各処理を繰り返した後、制御部34は、サセプタ17の加熱を停止するとともに、チャンバ12内の圧力をチャンバ12外の圧力程度まで戻す。その後、静電チャックは解除され、リフトピン20が上昇する。次いで、ゲートバルブ15が開放されて、搬送アームがチャンバ12内に侵入する。搬送アームによりウェハWがチャンバ12外に搬出される。
【0045】
以上説明したように、本発明によれば、まず、プラズマCVDによりV3D3及びIPAを出発物質として、IPA分子をシロキサン構造中に含む、例えば50nm厚さのSiOC系の絶縁膜の薄膜を形成する。次いで、NHプラズマによりこの薄膜にプラズマアニール処理を行う。このとき、プラズマ中の活性種は、この薄膜中の表面から内部に十分に侵入して、シロキサン構造中に取り込まれているIPA分子を脱離させ得る。そのため、薄膜にはその厚さ方向に均一に空孔が形成される。このように、薄膜の成膜処理と空孔形成処理とを交互に繰り返して行うことにより、所望の厚さで、且つ、厚さ方向に均一に空孔が形成された絶縁膜を形成することができる。これにより、より誘電率の低い膜を形成できる。
【0046】
本発明は、上記の実施の形態に限定されず、種々の変形及び応用が可能である。
【0047】
上記実施の形態では、絶縁膜としてSiOC系膜を、V3D3とIPAを原料化合物として形成した。本発明の絶縁膜は、SiOC系膜に限定されず、SiC、SiN、SiCN、SiOF、またはSiOx等の構造を有する絶縁膜であっても良い。また、SiOC系膜を形成する原料としては、V3D3の代わりに、オクタメチルシクロテトラシロキサン(D4)、ヘキサエチルシクロトリシロキサン、ヘキサメチルシクロトリシロキサン、オクタフェニルシクロトリシロキサン、テトラエチルシクロテトラシロキサン等の環状シロキサン化合物を使用することができるが、これらに限定されない。
【0048】
また、シリコン化合物と反応して絶縁膜を形成する有機化合物としてIPAを使用したが、極性基であるOH基を有する直鎖アルキルアルコール類、環状アルキルアルコール類、芳香族アルコール類、及び各種ケトン類、各種エーテル類等これらの誘導体等も使用できる。さらに、絶縁膜を形成した後の空孔形成処理で、NHのような処理ガスにより、絶縁膜を構成する分子構造から容易に引き抜かれるようなものであればよく、例えば、分子内にOH基、COOH基等の各種極性基を有するような化合物も含まれるが、これらに限定されない。
【0049】
上記実施の形態では、空孔形成工程で形成した絶縁膜の薄膜に空孔を形成するための処理ガスとして、NHを使用したが、これ以外にH、N、O、He等の還元性並びに酸化性ガスや不活性ガスを使用することができる。成膜工程で絶縁膜中に十分に侵入可能であり、絶縁膜中に存在する有機分子を効果的に脱離させることができるガスであれば良い。さらに、SiH等のシラン系ガス、CH等の炭化水素系ガス、C等の弗化炭素系ガス等の反応性ガスを使用することもできる。これらのガスを単独で使用してもよいし、上記の還元性ガス若しくは酸化性ガスや不活性ガスと混合して、使用することもできる。この場合には、空孔の形成と共に薄膜の改質を行うことができる。
【0050】
また、成膜工程において、厚さ50nmのSiOC系膜の薄膜を形成したが、薄膜の厚さは、これに限定されない。後処理である、プラズマアニール工程において使用する処理ガスの活性種が均一に薄膜中に浸透して、その厚さ方向に均一に空孔を形成できる厚さであればよい。薄膜の厚さは、好ましくは、1原子層以上であって、用いる処理ガスが浸透可能な範囲である。例えば、処理ガスとしてHを使用する場合には、Hの活性種の侵入深さは、約100nm(約1000Å)であるので、50〜100nmの厚さに薄膜を形成すればよい。同様に、処理ガスとしてOを使用する場合には、Oの活性種の侵入深さは、約5〜約10nm(約50Å〜約100Å)であるので、約2.5nm〜約10nmの厚さの薄膜を形成すればよい。このように、使用する処理ガスの活性種の侵入深さにより、厚さ方向に均一に空孔を形成できる薄膜の厚さを設定し得る。
【0051】
上記実施の形態では、成膜処理には平行平板型のプラズマCVD装置を用いた。しかし、これに限らず、ECR型、ICP型、TCP型、ヘリコン型等のプラズマ処理を用いてもよい。また、プラズマCVDに限らず、熱CVDあるいは光CVDを用いてもよい。
【0052】
上記実施の形態では、IPA分子を脱離させる空孔形成処理は、処理ガスとしてNHを使用して、プラズマアニール処理により行った。しかし、IPA分子を脱離させる方法はこれに限られない。例えば、減圧下での加熱(アニール処理)により成膜工程で導入したIPA分子とV3D3分子との結合を選択的に解離させることにより行うこともできる。さらに、電子線等の励起源を用いて前述したH、O、CH、SiF等の処理ガスの熱ラジカルを発生させ、この熱ラジカルにより、絶縁膜中のIPA分子等を引き抜いて脱離させることもできる。
【0053】
上記実施の形態では、所定周波数の高周波電力を上部電極及び下部電極に印加すると説明したが、印加する高周波電力の周波数はこれに限定されない。
【0054】
空孔形成処理は、膜形成処理と同一のチャンバ12を使用して行なわれたが、例えば、上述したような処理が可能な別のチャンバを用いて、膜形成処理とシーケンシャルに処理装置11により実行されるようにしても良い。例えば、図3(a)、(b)にそれぞれ示すように、いわゆるin−situとex−situ型の処理装置を使用することができる。
【0055】
ここで、上記in−situ型の処理装置の動作について図3(a)を参照して説明する。まず、トランスファーモジュール43内に配置された搬送装置44が、ロードロック46内の図示しないウェハカセットから未処理の半導体ウェハWを、搬送アーム45により取り出し、成膜チャンバ41内に搬入する。成膜チャンバ41内における絶縁膜の形成後、搬送装置44は搬送アーム45により半導体ウェハWを成膜チャンバ41から取り出し、後処理チャンバ42内まで搬送する。後処理チャンバ42における、プラズマアニール又は熱処理によるアニール処理後、搬送装置44は半導体ウェハWを後処理チャンバ42から取り出し、再度、成膜チャンバ41内に搬送する。以下、所定厚さの絶縁膜が形成されるまで、搬送装置44は、成膜チャンバ41と後処理チャンバ42との間を、交互に繰り返し半導体ウェハWを搬送する。最後に、搬送装置44は、処理済みの半導体ウェハWを後処理チャンバ42から取り出し、ロードロック46内の図示しないウェハカセットに収容する。
【0056】
上記実施の形態では、成膜工程においては、プラズマCVD法を使用したが、成膜方法はこれに限定されず、所定厚さの均一な薄膜が形成できる方法であればよい。例えば、膜形成材料を基板に塗布することにより薄膜を形成することもできる。即ち、BCB膜、SOG膜、並びにHSQ、MSQ等の膜に適用可能である。
【0057】
上記実施の形態では、被処理体として半導体ウェハW上に絶縁膜を形成すると説明したが、絶縁膜を形成する被処理体としては、半導体ウェハに限定されず、例えば、液晶表示基板の処理に適用してもよい。
【0058】
【発明の効果】
本発明によれば、厚さ方向に均一に空孔を形成できる絶縁膜の形成方法及び絶縁膜の形成装置を提供することができる。さらに、本発明によれば、空孔率の高い膜を形成できる絶縁膜の形成方法及び絶縁膜の形成装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる処理装置の構成を示す図である。
【図2】本発明の実施の形態にかかる絶縁膜の形成方法のタイミング図である。
【図3】本発明の実施の形態にかかる絶縁膜の形成装置の変形例を示す模式図である。
【符号の説明】
11 処理装置
12 チャンバ
13 排気口
14 排気装置
15 ゲートバルブ
16 サセプタ支持台
17 サセプタ
18 絶縁体
19 下部冷媒流路
20 リフトピン
21 第1の高周波電源
22 第1の整合器
23 シャワーヘッド
24 ガス穴
25 電極板
26 電極支持体
27 上部冷媒流路
28 ガス導入管
29 V3D3ガス源
30 IPAガス源
31 Arガス源
32 第2の高周波電源
33 第2の整合器
34 制御部
35 NHガス源
36 除害装置

Claims (7)

  1. シリコン化合物の構造中に所定の有機化合物分子が取り込まれて構成される絶縁膜を形成する絶縁膜形成ステップと、
    前記絶縁膜形成ステップにて形成した絶縁膜中の有機化合物分子が選択的に脱離するように、前記絶縁膜をアニールするアニールステップと、
    を備え、
    前記絶縁膜形成ステップと前記アニールステップとを、交互に繰り返して所定厚さの絶縁膜を形成する、
    ことを特徴とする絶縁膜の形成方法。
  2. 前記アニールステップでは、前記絶縁膜を励起ガスに暴露する、
    ことを特徴とする請求項1に記載の絶縁膜の形成方法。
  3. 前記励起ガスは、反応性ガス、酸化性ガス、還元性ガス、不活性ガスのいずれかのガス若しくはこれらのガスの混合ガスのプラズマから構成される、
    ことを特徴とする請求項2に記載の絶縁膜の形成方法。
  4. 前記シリコン化合物は有機シロキサン系化合物であることを特徴とする請求項1に記載の絶縁膜の形成方法。
  5. 前記絶縁膜形成ステップでは、前記絶縁膜を、前記励起ガスが浸透可能な範囲の厚さに形成する、
    ことを特徴とする請求項1乃至4のいずれか1項に記載の絶縁膜の形成方法。
  6. 前記厚さは1nm〜100nmの範囲であることを特徴とする請求項5に記載の絶縁膜の形成方法。
  7. 被処理体上にシリコン化合物の構造中に所定の有機化合物分子が取り込まれて構成される絶縁膜を形成するための絶縁膜形成用容器と、
    前記絶縁膜形成用容器にて形成された絶縁膜中の有機化合物分子が選択的に脱離するように、前記被処理体をアニールするためのアニール用容器と、
    所定の厚さの絶縁膜が形成されるように、前記絶縁膜形成用容器と、前記アニール用容器と、の間を交互に繰り返して搬送する搬送手段と、
    を備えることを特徴とする絶縁膜の形成装置。
JP2002325379A 2002-11-08 2002-11-08 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置 Expired - Fee Related JP3967253B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002325379A JP3967253B2 (ja) 2002-11-08 2002-11-08 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
US10/703,092 US7601402B2 (en) 2002-11-08 2003-11-07 Method for forming insulation film and apparatus for forming insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325379A JP3967253B2 (ja) 2002-11-08 2002-11-08 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006281724A Division JP2007027792A (ja) 2006-10-16 2006-10-16 絶縁膜の形成方法及び絶縁膜の形成装置

Publications (2)

Publication Number Publication Date
JP2004158794A true JP2004158794A (ja) 2004-06-03
JP3967253B2 JP3967253B2 (ja) 2007-08-29

Family

ID=32804629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325379A Expired - Fee Related JP3967253B2 (ja) 2002-11-08 2002-11-08 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置

Country Status (2)

Country Link
US (1) US7601402B2 (ja)
JP (1) JP3967253B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029565A1 (ja) * 2003-09-17 2005-03-31 Tokyo Electron Limited 低誘電率絶縁膜の製造
JP2007073914A (ja) * 2005-09-09 2007-03-22 Rohm Co Ltd 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
WO2007066658A1 (ja) * 2005-12-05 2007-06-14 Tokyo Electron Limited 誘電体膜の成膜方法
JP2008511136A (ja) * 2004-08-17 2008-04-10 セシリア ワイ マック 多孔質膜の堆積方法
JP2010021575A (ja) * 2003-11-28 2010-01-28 Nec Corp 多孔質絶縁膜の製造方法、多孔質絶縁膜及び半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056584B2 (en) * 2002-10-11 2006-06-06 General Electric Company Bond layer for coatings on plastic substrates
KR100933374B1 (ko) * 2006-01-13 2009-12-22 도쿄엘렉트론가부시키가이샤 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
JP5015705B2 (ja) * 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
JP2013143392A (ja) * 2012-01-06 2013-07-22 Renesas Electronics Corp 多孔質膜の製造方法及び半導体装置の製造方法
US10100407B2 (en) * 2014-12-19 2018-10-16 Lam Research Corporation Hardware and process for film uniformity improvement
JP6462462B2 (ja) * 2015-04-01 2019-01-30 東芝メモリ株式会社 基板処理装置および基板処理方法
JP6797063B2 (ja) 2017-04-14 2020-12-09 東京エレクトロン株式会社 ピン制御方法及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
JPH11176829A (ja) * 1997-12-11 1999-07-02 Innotech Corp 半導体用酸化膜とその形成方法
JP2000216153A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法、配線構造体及びその形成方法
JP2002134494A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP2790163B2 (ja) * 1993-07-29 1998-08-27 富士通株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法
EP0855614A4 (en) * 1996-05-15 2001-12-19 Seiko Epson Corp THIN FILM COMPONENT HAVING A COATING LAYER, LIQUID CRYSTAL PANEL, ELECTRONIC APPARATUS AND METHOD FOR MANUFACTURING THE THIN FILM COMPONENT
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JP3173426B2 (ja) 1997-06-09 2001-06-04 日本電気株式会社 シリカ絶縁膜の製造方法及び半導体装置の製造方法
US6528426B1 (en) * 1998-10-16 2003-03-04 Texas Instruments Incorporated Integrated circuit interconnect and method
JP3184177B2 (ja) 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
JP3600507B2 (ja) * 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
US6699784B2 (en) * 2001-12-14 2004-03-02 Applied Materials Inc. Method for depositing a low k dielectric film (K>3.5) for hard mask application
JP4177993B2 (ja) * 2002-04-18 2008-11-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6821905B2 (en) * 2002-07-30 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd Method for avoiding carbon and nitrogen contamination of a dielectric insulating layer
US20040137243A1 (en) * 2002-10-21 2004-07-15 Massachusetts Institute Of Technology Chemical vapor deposition of organosilicate thin films
KR100887449B1 (ko) * 2003-09-17 2009-03-10 도쿄엘렉트론가부시키가이샤 저유전율 절연막의 형성 방법, 플라즈마 처리 장치, 및기록 매체
KR100900587B1 (ko) * 2003-11-11 2009-06-02 도쿄엘렉트론가부시키가이샤 기판 처리 방법
US7265038B2 (en) * 2003-11-25 2007-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer seed layer for improved Cu ECP
JP4512779B2 (ja) * 2004-06-21 2010-07-28 独立行政法人産業技術総合研究所 低誘電率絶縁膜の形成材料及び形成方法
JP4628257B2 (ja) * 2005-11-15 2011-02-09 三井化学株式会社 多孔質膜の形成方法
WO2007061134A1 (ja) * 2005-11-24 2007-05-31 Nec Corporation 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP4641933B2 (ja) * 2005-11-28 2011-03-02 三井化学株式会社 薄膜形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
JPH11176829A (ja) * 1997-12-11 1999-07-02 Innotech Corp 半導体用酸化膜とその形成方法
JP2000216153A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法、配線構造体及びその形成方法
JP2002134494A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029565A1 (ja) * 2003-09-17 2005-03-31 Tokyo Electron Limited 低誘電率絶縁膜の製造
US7645481B2 (en) 2003-09-17 2010-01-12 Tokyo Electron Limited Fabrication of low dielectric constant insulating film
JP2010021575A (ja) * 2003-11-28 2010-01-28 Nec Corp 多孔質絶縁膜の製造方法、多孔質絶縁膜及び半導体装置
JP4492752B2 (ja) * 2003-11-28 2010-06-30 日本電気株式会社 多孔質絶縁膜の製造方法、多孔質絶縁膜及び半導体装置
JP2008511136A (ja) * 2004-08-17 2008-04-10 セシリア ワイ マック 多孔質膜の堆積方法
JP2007073914A (ja) * 2005-09-09 2007-03-22 Rohm Co Ltd 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP4657859B2 (ja) * 2005-09-09 2011-03-23 ローム株式会社 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
WO2007066658A1 (ja) * 2005-12-05 2007-06-14 Tokyo Electron Limited 誘電体膜の成膜方法
JP2007158000A (ja) * 2005-12-05 2007-06-21 Tokyo Electron Ltd 成膜方法、多層配線構造、半導体装置、コンピュータ可読記録媒体
US7867922B2 (en) 2005-12-05 2011-01-11 Tokyo Electron Limited Film forming method for dielectric film
KR101200667B1 (ko) * 2005-12-05 2012-11-12 도쿄엘렉트론가부시키가이샤 SiOCH막의 성막 방법, 성막 장치, 다층 배선 구조, 반도체 장치 및 컴퓨터 프로그램을 기억하는 기억 매체

Also Published As

Publication number Publication date
US20040212114A1 (en) 2004-10-28
JP3967253B2 (ja) 2007-08-29
US7601402B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
US11041239B2 (en) Film forming method for SiC film
KR100933374B1 (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
JP4049214B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP4449226B2 (ja) 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
TWI463566B (zh) 低溫氧化矽轉換
CN110828346B (zh) 具有气体分布及单独泵送的批量固化腔室
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
JP3978427B2 (ja) 成膜方法および成膜装置
KR100906516B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP3666751B2 (ja) 絶縁膜の形成方法及び絶縁膜形成システム
JP2013501384A (ja) 非炭素流動性cvdプロセスを使用する酸化ケイ素の形成
WO2013052509A2 (en) Remote plasma burn-in
KR20020007224A (ko) 확산을 감소시키도록 낮은 유전상수의 유전층을 처리하기위한 방법 및 장치
TW200816313A (en) Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
JP3967253B2 (ja) 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP2009290026A (ja) 中性粒子を用いた半導体装置の成膜方法
JP4044637B2 (ja) プラズマ励起cvd膜の界面品質改良のための方法
JP4758938B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
CN109923660B (zh) 高压退火及降低湿蚀刻速率
KR20090006769A (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
JP2007027792A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2004158793A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2001135631A (ja) 半導体装置及びその製造方法
JP2004152794A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
WO2021193164A1 (ja) 炭化ケイ素含有膜を形成する方法及び装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees