JPH11176829A

JPH11176829A - 半導体用酸化膜とその形成方法

Info

Publication number: JPH11176829A
Application number: JP36215397A
Authority: JP
Inventors: Kazuyoshi Iwamoto; 一喜岩元
Original assignee: INNOTECH CORP
Current assignee: INNOTECH CORP
Priority date: 1997-12-11
Filing date: 1997-12-11
Publication date: 1999-07-02

Abstract

(57)【要約】【課題】超高速処理化に対応できる程度に誘電率が低
く、しかも、物理的に安定な半導体用の酸化膜を得るこ
とである。また、そのような酸化膜を形成する方法を提
供することである。【解決手段】半導体用酸化膜は、多孔性のＳｉＯ₂か
らなる。上記多孔性のＳｉＯ₂からなる半導体用酸化膜
は、ＳｉＨ₄ガスとＨ₂Ｏ₂水とを原料とし、１００℃〜
４００℃の範囲で熱ＣＶＤ法により、基盤６上に形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体デバイス
に絶縁層として形成する酸化膜と、その製造方法に関す
る。特に、高メモリ容量の高速処理に適した酸化膜に関
する。

【０００２】

【従来の技術】半導体デバイスは、シリコンなどのウエ
ハ基盤に複数の処理を繰り返し施して、さまざまな機能
を載せている。このような半導体デバイスとして、例え
ば、図５の断面図に示す、トランジスタがある。このト
ランジスタは、Ｎ型層１、３間に、Ｐ型層２を挟んだ形
で、表面には、電極４、５を露出させ、他の表面部分を
酸化膜２０で保護したものである。上記酸化膜２０は、
酸化シリコン（ＳｉＯ₂）で形成されている。そして、
上記電極４、５に配線７を接続した場合、図６に示すよ
うに、上記酸化膜２０は、配線７とウエハ基盤６の間に
介在し、絶縁膜として機能する。

【０００３】

【発明が解決しようとする課題】このような半導体デバ
イスにおいて、回路の時定数は、配線の抵抗Ｒと容量Ｃ
の積に比例する。回路の時定数が大きくなると、信号の
伝達が遅くなる。そこで、電子機器の高速化を目指す場
合、上記抵抗Ｒと容量Ｃとをできるだけ小さくしなけれ
ばならない。上記抵抗Ｒを小さくするためには、断面積
を大きく、しかも、配線を短くしなければならない。し
かし、集積回路は、ますます高密度化し、このような半
導体デバイスもサブミクロンオーダーの微細加工をしな
ければならない。このようななかで、配線だけを太くす
ることはできない。また、配線を無駄に長くしない努力
は常に行われていて、すでに限界に近い。そのため、抵
抗Ｒを小さくすることは、現実的には無理である。

【０００４】上記容量Ｃは、配線７とウエハ基盤６との
間の容量である。配線７とウエハ基盤６との間には、図
６に示すように、上記酸化膜２０が介在している。そこ
で、上記容量Ｃは、上記酸化膜２０の誘電率をε、酸化
膜２０の厚さをｄ、配線部分の面積をＳとすると、Ｃ＝
ε・Ｓ／ｄ・・・となる。上記式から明らかなよ
うに、容量Ｃを小さくするためには、比誘電率εと、面
積Ｓを小さくし、厚さｄを大きくすればよい。しかし、
上記面積Ｓと厚さｄとは、デバイスの大きさに係る値
で、現状では眼界に近く、簡単に変更することはできな
い。

【０００５】そこで、容量Ｃを小さくするためには、酸
化膜２０の誘電率を小さくする方法がある。現在一般
に、酸化膜として用いられているＳｉＯ₂は、比誘電率
ε＝４．０〜４．１である。これに対して、高速化を常
に考えている半導体デバイスにおいては、少しでも誘電
率を小さくしたい。電子機器として、超高速化に対応す
るためには、上記酸化膜の比誘電率が、ε＝２．０〜
２．５であることが望ましい。

【０００６】そこで、酸化膜の比誘電率εを下げるため
の研究が行われている。ＳｉＯ₂中に、不純物としてＣ
やＦを混入すると、誘電率が下がることがわかり、研究
が進められている。しかし、不純物を混入すると物理的
に不安定になるため、物理的安定性や、加工性などを考
慮すると、この方法では、比誘電率ε＝３．０くらいま
でしか下げられないのが現状である。この発明の目的
は、超高速処理化に対応できる程度に誘電率が低く、し
かも、物理的に安定な半導体用の酸化膜を得ることであ
る。また、そのような酸化膜を形成する方法を提供する
ことである。

【０００７】

【課題を解決するための手段】第１の発明の半導体用酸
化膜は、多孔性のＳｉＯ₂からなることを特徴とする。
第２の発明の半導体用酸化膜の形成方法は、ＳｉＨ₄ガ
スとＨ₂Ｏ₂水とを原料とし、１００℃〜４００℃の範囲
で熱ＣＶＤ法により形成することを特徴とする。第３の
発明は、原料に高分子アルコールを混合したことを特徴
とする。

【０００８】

【発明の実施の形態】図１は、この発明の半導体用酸化
膜１０を備えた半導体デバイスの断面図である。上記酸
化膜１０は、多孔性のＳｉＯ₂製の膜で、それ以外は、
図５の従来例の半導体デバイスと同じである。上記酸化
膜１０内には、多数の空孔があるため、その比誘電率は
通常のＳｉＯ₂膜と比べて低く、比誘電率ε≒２．０で
ある。この比誘電率は、従来例の酸化膜２０の比誘電率
の半分の大きさである。つまり、上記酸化膜１０を用い
ることにより、従来例のデバイスと比べて、配線遅延を
半分にすることができる。

【０００９】次に、上記のような低誘電率の酸化膜１０
を形成する方法を説明する。図２は、通常の熱ＣＶＤ装
置で、反応炉１１の中に、導入した原料ガスを、基盤上
で反応させて、膜形成を行なうものである。上記反応炉
１１内には、原料を導入する導入部１２と、表面に膜を
形成する基盤を載せる基盤ホルダー１３と、基盤表面の
温度を制御するヒーター１４とを備えている。そして、
基盤ホルダー１３には、ウエハ基盤６を載せ、導入部１
２から、ＳｉＨ₄ガスと、Ｈ₂Ｏ₂水を導入する。上記ウ
エハ基盤６は、図示しない他の装置によって、Ｎ型層
１、３と、Ｐ型層２とを形成したものである。また、ヒ
ーター１４によって、反応炉１１内のウエハ基盤６表面
が、２００〜２５０℃に保たれるようにしている。さら
に、反応炉１１内は、矢印Ａ方向に排気している。

【００１０】上記導入部１２から導入したＳｉＨ₄ガス
とＨ₂Ｏ₂水とから、ＳｉＯ₂膜を生成するメカニズムを
簡単に説明する。反応炉１１内に導入されたＳｉＨ₄ガ
スとＨ₂Ｏ₂水が、ウエハ基盤６の表面に到達すると、そ
こで、Ｈ₂Ｏ₂によるＳｉＨ₄の酸化反応が起こる。Ｓｉ
Ｈ₄に酸素が付いて、図３に示す〜のように、始め
は、いろいろな形態をとるが、最終的には、ほとんどＳ
ｉ（ＯＨ）₄となる。次に、図４（ａ）→（ｂ）→
（ｃ）に示す順に反応が進み、ＳｉＯ₂のネットワーク
を形成する。まずは、図４（ａ）のように、２個のＳｉ
（ＯＨ）₄間の点線で囲んだところから、Ｈ₂Ｏが取れ
て、互いに結合する。図４（ｂ）では、これらと別のＳ
ｉ（ＯＨ）₄や、他のＳｉ（ＯＨ）₄同士の間から、Ｈ₂
Ｏがとれて、互いに結合する。

【００１１】このような結合を繰り返して、図４（ｃ）
のように、ＳｉＯ₂のネットワーク９を形成する。この
ＳｉＯ₂ネットワーク９がどんどん広がって、ウエハ基
盤６上の膜になる。なお、上記のようなＳｉＨ₄の酸化
反応は、Ｈ₂Ｏが存在すると抑制される。そして、上記
反応中には、Ｈ₂Ｏ₂水に含まれるＨ₂Ｏや、Ｓｉ（Ｏ
Ｈ）₄から取れるＨ₂Ｏが、必ず存在する。そのため、こ
のようなＨ₂Ｏが存在している部分では、酸化反応が遅
くなり、その結果、ＳｉＯ₂の生成が遅れる。一方、こ
の実施例では、ウエハ基盤６上の温度を高くして、上記
酸化反応を加速するようにしている。

【００１２】このため、全体としては、Ｈ₂Ｏが完全に
蒸発せずに、まだ残っている状態でも、Ｈ₂Ｏのない部
分だけは、すぐに反応してＳｉＯ₂のネットワークを形
成する。そして、Ｈ₂Ｏが存在しているところでは、上
記酸化反応は進まない。つまり、Ｈ₂Ｏが存在している
ところを避けるようにして、ＳｉＯ₂のネットワークを
形成して、後からＨ₂Ｏが蒸発する。このようにネット
ワーク形成後にＨ₂Ｏが蒸発すると、その部分に、空孔
が形成される。したがって、ウエハ基盤６上に形成され
る酸化膜１０は、多孔性のＳｉＯ₂膜になる。こうして
形成した酸化膜１０の比誘電率は低く、ε＝１．８〜
２．０である。また、この酸化膜１０は、不純物を含ま
ないＳｉＯ₂からなるため、物理的に安定である。

【００１３】なお、この酸化膜１０の空孔率を大きくす
ればするほど、空気に近づくので、その比誘電率を低く
することができる。そして、この空孔率は、原料の供給
速度や、混合比、基盤温度などの条件によって変化す
る。この条件を適当に選択することによって、低誘電率
の酸化膜１０を安定に形成できる。上記酸化膜１０を備
えた半導体デバイスを形成するためには、上記の方法
で、ウエハ基盤６上に酸化膜１０を形成してから、電極
４、５を形成する（図１参照）。この際、ウエハ基盤６
の表面に形成した酸化膜１０の、上記電極４、５に対応
する位置に、エッチング法などによって孔を開ける。そ
して、その孔に電極４、５となる金属材料を埋め込む。
このようにして、図１に示すような配線遅延の小さな半
導体デバイスを形成することができる。

【００１４】また、ＣＶＤの原料として、上記ＳｉＨ₄
ガスとＨ₂Ｏ₂水といっしょに、Ｈ₂Ｏより分子量の大き
な高分子アルコールを供給すると、空孔を大きくするこ
とができる。高分子アルコールも、Ｈ₂Ｏと同様にＳｉ
Ｈ₄の酸化反応を抑制するが、分子量が大きいため、蒸
発が遅く、空孔が大きくなる。このように、空孔を大き
くすれば、簡単に空孔率を大きくすることができ、さら
に誘電率を下げることもできる。原料に混合する上記高
分子アルコールは、酸化膜を形成する工程において、化
学反応には寄与しないで、単に蒸発してしまう。そし
て、この高分子アルコールの分子量によって、空孔の大
きが変化する。したがって、他の製造条件とともに、高
分子アルコールの分子量を調整して、空孔の大きさや、
空孔率を調整することができる。

【００１５】上記のような方法を用いれば、物理的に安
定な低誘電率の半導体用酸化膜を形成することができ
る。そして、この方法で形成した酸化膜を備えた半導体
デバイスは、配線遅延が小さく、電子機器システムの超
高速化に対応することができる。なお、この実施例の酸
化膜１０の形成方法においては、２００〜２５０℃の高
温下で短時間にＳｉＨ₄の酸化反応を起こさせ、速やか
にＳｉＯ₂ネットワークを形成させる。このように高温
で形成するＳｉＯ₂膜は、低温で時間をかけて形成する
場合と比べて、流動性が低く、凹凸のある基盤面に対す
る埋め込み特性が劣る。上記流動性とは、反応中の原料
の流動性のことで、この流動性は、ＳｉＯ₂のネットワ
ークが完成に近付くにしたがって、悪くなる。この実施
例のように、ＳｉＨ₄の酸化反応が、短時間に起こって
ＳｉＯ₂ネットワークを形成する場合には、反応過程の
流動性の高い状態が短いので、ＳｉＯ₂膜が基盤上の凹
部の隅まで入り込みにくく、埋め込み特性が悪くなる。

【００１６】そこで、酸化膜１０を備えた半導体デバイ
スの製造工程では、酸化膜を先に形成してから、上記電
極４、５を形成した方がよい。電極形成前の平坦な状態
で、ウエハ基盤６上に酸化膜１０を形成し、流動性の高
い金属を後から付ける方が、後から酸化膜を形成するよ
りも、形成しやすいからである。また、酸化膜を形成す
る基盤の温度は、高ければ高いほど、酸化反応が速く進
み、酸化膜の形成が速くなる。しかし、４００℃を超え
ると、金属層などの他層の性質に変化を与えるので好ま
しくない。一方、１００℃未満では、水分の蒸発も、反
応速度も緩やか過ぎて、空孔の無い緻密な膜ができてし
まう。このような緻密な酸化膜では、誘電率が高い。し
たがって、１００〜４００℃の範囲内で基盤温度を選択
することによって、酸化膜の多孔質性状を変化させるこ
とができる。

【００１７】

【発明の効果】第１の発明によれば、半導体デバイスの
配線遅延を小さくし、半導体デバイスの超高速化に対応
することができる。第２の発明によれば、多孔性ＳｉＯ
₂からなる低誘電率の半導体用酸化膜を形成することが
できる。この酸化膜は、不純物を含まないＳｉＯ₂から
なるので、物理的にも安定している。また、製造条件を
選択することによって、膜の質性状を変化させることも
できる。第３の発明によれば、ＳｉＯ₂膜内に形成する
空孔の大きさを調整できる。また、空孔の大きさによっ
て、空孔率を大きくすれば、さらに、誘電率を下げるこ
ともできる。

【図面の簡単な説明】

【図１】この発明の酸化膜を備えた半導体デバイスの断
面図である。

【図２】この発明の酸化膜を形成する製造装置の例であ
る。

【図３】ＳｉＨ₄の酸化反応を説明する図である。

【図４】ＳｉＯ₂ネットワークの形成を説明する図で、
（ａ）〜（ｃ）の順に形成が進む。

【図５】従来例の半導体デバイスの断面図である。

【図６】半導体デバイスの配線部分の断面図である。

【符号の説明】

１、３Ｎ型層２Ｐ型層４、５電極６ウエハ基盤１０酸化膜

Claims

【特許請求の範囲】

【請求項１】多孔性のＳｉＯ₂からなる半導体用酸化
膜。
【請求項２】ＳｉＨ₄ガスとＨ₂Ｏ₂水とを原料とし、
１００℃〜４００℃の範囲で熱ＣＶＤ法により形成する
ことを特徴とする半導体用酸化膜の形成方法。
【請求項３】原料に高分子アルコールを混合したこと
を特徴とする請求項２に記載の半導体用酸化膜の形成方
法。