CN108962873B - 复合双大马士革结构及其制备方法 - Google Patents

复合双大马士革结构及其制备方法 Download PDF

Info

Publication number
CN108962873B
CN108962873B CN201811025919.0A CN201811025919A CN108962873B CN 108962873 B CN108962873 B CN 108962873B CN 201811025919 A CN201811025919 A CN 201811025919A CN 108962873 B CN108962873 B CN 108962873B
Authority
CN
China
Prior art keywords
dielectric layer
branch
conductive
metal wire
damascene structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811025919.0A
Other languages
English (en)
Other versions
CN108962873A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811025919.0A priority Critical patent/CN108962873B/zh
Publication of CN108962873A publication Critical patent/CN108962873A/zh
Application granted granted Critical
Publication of CN108962873B publication Critical patent/CN108962873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Abstract

本发明提供一种复合双大马士革结构及其制备方法，包括顶部介电层、底部介电层；介于顶部介电层、底部介电层之间的至少两层中间介电层；第一大马士革结构，包括形成于顶部介电层中的第一顶部金属导线，以及与第一顶部金属导线一体连接且贯穿至少两层中间介电层的第一导电栓塞；第二大马士革结构，包括至少部分形成于顶部介电层中的第二顶部金属导线、与第二顶部金属导线的底部一体连接的第二导电栓塞、以及与第二导电栓塞底部连接且贯穿一层中间介电层的第一中间金属导线。本发明通过复合双大马士革工艺替代多层大马士革工艺，大大简化工艺步骤，提高生产效率；并通过交错分布的金属互连结构实现布线密度的提高，进而大大节约成本。

Description

复合双大马士革结构及其制备方法
技术领域
本发明涉及半导体器件及制造领域，特别是涉及一种复合双大马士革结构及其制备方法。
背景技术
随着晶体管尺寸的不断缩小，集成电路中晶体管的数量不断上升，数量庞大的晶体管的信号集成需要越来越多高密度的金属互连层实现连接，随之而来的金属互连线的电阻和寄生电容已严重影响到集成电路高速发展。
传统金属互连线的材料采用铝，为了克服金属互连线的电阻和寄生电容，半导体行业从金属铝互连线工艺发展到金属铜互连线工艺，金属铜线的形成不能通过传统铝线工艺的减法刻蚀工艺去实现，因此，双大马士革工艺应运而生。双大马士革工艺通常先刻蚀通孔，再刻蚀沟槽，于通孔及沟槽中填充铜，最后对铜进行平坦化处理，以于每两层介电层中形成一个双大马士革结构。对于金属互连层比较多的情况，要实现钨塞与第二金属层的连接必须通过第一金属层及第一导通孔；要实现第一金属层与第三金属层的连接必须通过第一导通孔、第二金属层及第二导通孔，需要反复多次双大马士革工艺，才能实现钨塞与第二金属层以上的金属层的连接、或不相邻的两层金属层之间的连接，工艺步骤相对比较繁琐，由此，生产效率也相对低下。
因此，基于上述原因，如何改进半导体结构和工艺步骤，简化跨越多层的金属互连线连接的工艺步骤，进而提高生产效率，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种复合双大马士革结构及其制备方法，用于解决现有技术中跨多层的金属互连线的工艺复杂、生产效率低、集成度低等问题。
为实现上述目的及其他相关目的，本发明提供一种复合双大马士革结构，所述复合双大马士革结构至少包括：
顶部介电层、底部介电层、以及介于所述顶部介电层与所述底部介电层之间的至少两层中间介电层，在所述顶部介电层和所述至少两层中间介电层中设置有第一大马士革结构及第二大马士革结构；
所述第一大马士革结构包括形成于所述顶部介电层中的第一顶部金属导线，以及与所述第一顶部金属导线一体连接的第一导电栓塞，所述第一导电栓塞贯穿所述至少两层中间介电层；
所述第二大马士革结构包括至少部分形成于所述顶部介电层中的第二顶部金属导线、与所述第二顶部金属导线的底部一体连接的第二导电栓塞、以及与所述第二导电栓塞底部连接的第一中间金属导线，所述第一中间金属导线形成于所述第一导电栓塞贯穿的所述中间介电层中的其中一层中且不与所述第一导电栓塞电连接，所述第二导电栓塞贯穿所述至少两层中间介电层中的其中一层中且与所述第一中间金属导线位于不同层。
优选地，所述至少两层中间介电层包括两层中间介电层，所述第一导电栓塞的底部连通至所述底部介电层的顶部；所述第二导电栓塞贯穿两层中间介电层的其中一层，所述第一中间金属导线形成于两层中间介电层的另一层中，所述第一中间金属导线的底部连通至所述底部介电层的顶部。
优选地，所述至少两层中间介电层包括三层中间介电层；所述第一导电栓塞贯穿三层所述中间介电层，所述第一导电栓塞的底部连通至所述底部介电层的顶部；所述第二大马士革结构还包括与所述第一中间金属导线的底部一体连接的第三导电栓塞，所述第二导电栓塞、所述第一中间金属导线及所述第三导电栓塞依次分别贯穿对应层的所述中间介电层，且所述第三导电栓塞的底部连通至所述底部介电层的顶部。
优选地，所述底部介电层中设置有相互隔离的第一导电结构及第二导电结构，所述第一大马士革结构连接至所述第一导电结构，所述第二大马士革结构连接至所述第二导电结构。
优选地，所述第一导电结构及所述第二导电结构为钨塞。
优选地，所述第一导电结构及所述第二导电结构为金属布线。
优选地，所述第一大马士革结构及所述第二大马士革结构中任意相邻两层金属导线在所述底部介电层上的正投影具有交叠区域。
优选地，所述第一和第二导电栓塞及所述第一和第二顶部金属导线的主体层材质包括铜。
优选地，所述第一大马士革结构和所述第二大马士革结构在各导线侧壁至其底部导电栓塞的表面皆设置有阻挡层。
优选地，所述至少两层中间介电层及所述底部介电层的每一层上表面均形成有刻蚀停止层。
更优选地，所述刻蚀停止层的材料包括氮化硅，所述顶部介电层、所述至少两层中间介电层及所述底部介电层的材料包括氧化硅。
优选地，所述第一大马士革结构包括第一分支及第二分支，所述第二大马士革结构包括第三分支及第四分支；所述第一分支与所述第二分支对应的所述中间介电层中均设置导电栓塞或均设置金属导线，所述第三分支与所述第四分支对应的所述中间介电层中均设置导电栓塞或均设置金属导线，且所述第一大马士革结构及所述第二大马士革结构中任意相邻两层金属导线在所述底部介电层上的正投影具有交叠区域。
优选地，所述底部介电层中设置有相互隔离的第一分支导电结构、第二分支导电结构、第三分支导电结构及第四分支导电结构，所述第一分支连接至所述第一分支导电结构，所述第二分支连接至所述第二分支导电结构，所述第三分支连接至所述第三分支导电结构，所述第四分支连接至所述第四分支导电结构。
优选地，所述第一分支导电结构、所述第二分支导电结构、所述第三分支导电结构及所述第四分支导电结构为钨塞。
优选地，所述第一分支导电结构、所述第二分支导电结构、所述第三分支导电结构及所述第四分支导电结构为金属布线。
优选地，所述第二分支及所述第三分支中连接同一所述金属导线的两个导电栓塞交错分布，所述第一分支及所述第四分支中连接同一所述金属导线的两个导电栓塞对齐分布。
优选地，所述第二分支及所述第三分支呈阶梯状，所述第二分支与所述第三分支的阶梯延伸方向相对。
优选地，所述至少两层中间介电层包括九层中间介电层；所述第一分支及所述第二分支均包括形成于所述顶部介电层中的第一顶部金属导线、与所述第一金属导线一体连接的第一导电栓塞、与所述第一导电栓塞底部连接的第二中间金属导线、与所述第二中间金属导线的底部一体连接的第四导电栓塞、与所述第四导线栓塞底部连接的第三中间金属导线及与所述第三中间金属导线的底部一体连接的第五导电栓塞，所述第一分支及所述第二分支中的第一顶部金属导线相互连接；所述第三分支及所述第四分支均包括形成于所述顶部介电层中的第二顶部金属导线、与所述第二顶部金属导线的底部一体连接的第二导电栓塞、与所述第二导电栓塞底部连接的第一中间金属导线、与所述第一中间金属导线的底部一体连接的第三导电栓塞、与所述第三导电栓塞底部连接的第四中间金属导线、与所述第四中间金属导线的底部一体连接的第六导电栓塞，所述第三分支及所述第四分支中的第二顶部金属导线相互连接；其中，所述第一导电栓塞、所述第三导电栓塞、所述第四导电栓塞及所述第六导电栓塞分别贯穿对应的三层所述中间介电层，所述第二导电栓塞及所述第五导电栓塞分别贯穿一层对应的所述中间介电层。
优选地，所述第二分支中的第二中间金属导线与所述第三分支中的第一中间金属导线在所述底部介电层上的正投影具有交叠区域。
为实现上述目的及其他相关目的，本发明提供一种复合双大马士革结构的制备方法，包括：
1)提供一底部介电层，于所述底部介电层上形成第一中间介电层；
2)刻蚀步骤1)形成的结构中的所述第一中间介电层以形成第一中间沟槽，并于所述第一沟槽中填充金属材料，形成第一中间金属导线；
3)于步骤2)形成的结构表面形成第二中间介电层及一顶部介电层，刻蚀所述顶部介电层、所述第二中间介电层及所述第一中间介电层，以形成第一通孔，所述第一通孔至少贯穿至所述第一中间介电层的底部，同时刻蚀所述顶部介电层及所述第二中间介电层，以形成第二通孔，所述第二通孔暴露所述第一中间金属导线的上表面；
4)刻蚀所述顶部介电层，以形成第一顶部沟槽及第二顶部沟槽，所述第一顶部沟槽与所述第一通孔贯通，所述第二顶部沟槽与所述第二通孔贯通；
5)于所述第一顶部沟槽及所述第一通孔中填充金属材料，形成一体连接的第一顶部金属导线及第一导电栓塞，以于所述底部介电层上形成第一大马士革结构；同时于所述第二顶部沟槽及所述第二通孔中填充金属材料，形成一体连接的第二顶部金属导线及第二导电栓塞，以于所述底部介电层上形成第二大马士革结构。
优选地，步骤1)及步骤2)中均形成一层中间介电层，所述第一导电栓塞贯穿所述第一中间介电层及所述第二中间介电层，所述第一导电栓塞的底部连通至所述底部介电层的顶部；所述第二导电栓塞贯穿所述第二中间介电层，所述第一中间金属导线贯穿所述第一中间介电层，所述第一中间金属导线的底部连通至与所述底部介电层的顶部。
优选地，进一步包括：
1)于所述底部介电层上依次形成第三中间介电层及第一中间介电层；
2)刻蚀所述第三中间介电层及所述第一中间介电层，以形成第三通孔，所述第三通孔暴露所述底部介电层的上表面，然后刻蚀所述第一中间介电层以形成所述第一中间沟槽，所述第一中间沟槽与所述第三通孔贯通，并于所述第一中间沟槽及所述第三通孔中填充金属材料，形成一体连接的第一中间金属导线及第三导电栓塞；
3)于步骤2)形成的结构表面形成所述第二中间介电层及所述顶部介电层，刻蚀所述顶部介电层、所述第二中间介电层、所述第一中间介电层及第一中间介电层，以形成所述第一通孔，所述第一通孔贯穿至所述第三中间介电层的底部，同时刻蚀所述顶部介电层及所述第二中间介电层，以形成所述第二通孔，所述第二通孔暴露所述第一中间金属导线的上表面；
然后执行步骤4)及步骤5)，以形成第一大马士革结构及第二第二大马士革结构。
优选地，所述底部介电层中设置有相互隔离的第一导电结构及第二导电结构，所述第一大马士革结构连接至所述第一导电结构，所述第二大马士革结构连接至所述第二导电结构。
优选地，所述第一导电结构及所述第二导电结构为钨塞。
优选地，所述第一导电结构及所述第二导电结构为金属布线。
优选地，所述第一大马士革结构及所述第二大马士革结构中任意相邻两层金属导线在所述底部介电层上的正投影具有交叠区域。
优选地，所述第一和第二导电栓塞及所述第一和第二顶部金属导线的主体层材质包括铜。
优选地，填充金属材料前还包括于各沟槽的侧壁至其底部贯通的通孔表面形成阻挡层的步骤。
优选地，形成各中间介电层之前还包括分别于对应结构的上表面形成刻蚀停止层的步骤。
优选地，所述刻蚀停止层的材料包括氮化硅，所述顶部介电层、各中间介电层及所述底部介电层的材料包括氧化硅。
优选地，所述第一大马士革结构包括第一分支及第二分支，所述第二大马士革结构包括第三分支及第四分支；所述第一分支与所述第二分支对应的所述中间介电层中均设置导电栓塞或均设置金属导线，所述第三分支与所述第四分支对应的所述中间介电层中均设置导电栓塞或均设置金属导线，且所述第一大马士革结构及所述第二大马士革结构中任意相邻两层金属导线在所述底部介电层上的正投影具有交叠区域。
优选地，所述底部介电层中设置有相互隔离的第一分支导电结构、第二分支导电结构、第三分支导电结构及第四分支导电结构，所述第一分支连接至所述第一分支导电结构，所述第二分支连接至所述第二分支导电结构，所述第三分支连接至所述第三分支导电结构，所述第四分支连接至所述第四分支导电结构。
优选地，所述第一分支导电结构、所述第二分支导电结构、所述第三分支导电结构及所述第四分支导电结构为钨塞。
优选地，所述第一分支导电结构、所述第二分支导电结构、所述第三分支导电结构及所述第四分支导电结构为金属布线。
优选地，所述第二分支及所述第三分支中连接同一所述金属导线的两个导电栓塞交错分布，所述第一分支及所述第四分支中连接同一所述金属导线的两个导电栓塞对齐分布。
优选地，所述第二分支及所述第三分支呈阶梯状，所述第二分支与所述第三分支的阶梯延伸方向相对。
如上所述，本发明的复合双大马士革结构及其制备方法，具有以下有益效果：
本发明的复合双大马士革结构及其制备方法通过复合型双大马士革工艺替代多层双大马士革工艺，大大简化工艺步骤，提高生产效率；并通过交错分布的金属互连结构实现布线密度的提高，进而大大节约成本。
附图说明
图1显示为现有技术中的金属互连结构示意图。
图2显示为本发明的复合双大马士革结构的制备方法的流程示意图。
图3显示为实施例一形成底部介电层的示意图。
图4显示为实施例一于底部介电层上形成第一中间介电层的示意图。
图5显示为实施例一于第一中间介电层中形成第一中间沟槽的示意图。
图6显示为实施例一于第一中间沟槽中形成第一中间金属导线的示意图。
图7显示为实施例一于第一中间介电层上形成第二中间介电层及顶部介电层的示意图。
图8显示为实施例一于顶部介电层、第二中间介电层及第一中间介电层中形成第一通孔，于第二中间介电层及第一中间介电层中形成第二通孔的示意图。
图9显示为实施例一于顶部介电层中形成第一顶部沟槽及第二顶部沟槽的示意图。
图10显示为实施例一形成一体连接的第一顶部金属导线与第一导电栓塞，形成一体连接的第二顶部金属导线与第二导电栓塞的示意图。
图11显示为实施例二形成底部介电层的示意图。
图12显示为实施例二于底部介电层上形成第三中间介电层及第一中间介电层的示意图。
图13显示为实施例二于第三中间介电层及第一中间介电层中形成第三通孔的示意图。
图14显示为实施例二于第一中间介电层中形成第一中间沟槽的示意图。
图15显示为实施例二形成一体连接的第一中间金属导线与第三导电栓塞的示意图。
图16显示为实施例二于第三中间介电层及第一中间介电层上形成第二中间介电层及顶部介电层的示意图。
图17显示为实施例二于顶部介电层、第二中间介电层、第一中间介电层及第三中间介电层中形成第一通孔，于第二中间介电层及第一中间介电层中形成第二通孔的示意图。
图18显示为实施例二于顶部介电层中形成第一顶部沟槽及第二顶部沟槽的示意图。
图19显示为实施例二形成一体连接的第一顶部金属导线与第一导电栓塞，形成一体连接的第二顶部金属导线与第二导电栓塞的示意图。
图20显示为本发明的复合大马士革结构的俯视示意图。
图21显示为实施例三的复合大马士革结构的示意图。
元件标号说明
1a、1b 第一～第二互连结构
211 底部介电层
212、213 第一、第二导电结构
212a、213a 第一、第二钨塞
212b、213b 金属布线
212a1、212a2、213a1、213a2 第一～第四分支导电结构
214a、214b、214c、214d、214e、214f、214g、 第一～第九中间介电层
214h、214i
214a’、214b’、214c’、214d’、214e’、214f’、 第一～第十刻蚀停止层
214g’、214h’、214i’、214j’
215 第一中间沟槽
216、230、232、234、 第一～第四中间金属导线
216a、223a、225a、230a、232a、234a 第一～第六阻挡层
217 顶部介电层
218 第一通孔
219 第二通孔
220 第一顶部沟槽
221 第二顶部沟槽
222、224、229、231、233、235 第一～第六导电栓塞
223 第一顶部金属导线
225 第二顶部金属导线
226 第一大马士革结构
226a、226b 第一、第二分支
227 第二大马士革结构
227a、227b 第三、第四分支
228 第三通孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图21。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，第一互连结构1a用于实现底部介电层(图中未显示)中两个导电结构的互连，其中，所述第一互连结构1a中金属导线在中间介电层(图中未显示)中水平延伸。由于布线得局限性，当存在第二互连结构1b时，所述第一互连结构1a与所述第二互连结构1b只能并排设置，这样的布线方式导致各层金属导线的布线密度低、布线面积浪费、直接影响芯片的集成度。本发明通过复合双大马士革结构解决布线密度低的问题，同时提高生产效率。
实施例一
如图2～图10所示，本实施例提供一种复合双大马士革结构的制备方法，包括：
11)提供底部介电层211，于所述底部介电层211上形成第一中间介电层214a。
具体地，如图3所示，所述底部介电层211中设置有相互隔离的第一导电结构212及第二导电结构213，在本实施例中，所述第一导电结构212及第二导电结构213分别为第一钨塞212a及第二钨塞213a。所述第一钨塞212a及所述第二钨塞213a与硅片上的有源区通过金属硅化物(图中未显示)连接，所述金属硅化物的材料包括但不限于硅化钛或硅化钴。所述第一钨塞212a及所述第二钨塞213a用于连接金属层及所述有源区，避免在制程反应中金属铜扩散到所述有源区的表面形成不稳定反应物，进而影响金属层与有源区连接的电学性能。
具体地，如图4所示，在本实施例中，采用包括物理气相沉积(Physical VaporDeposition，PVD)或化学气相沉积(Chemical Vapor Deposition，CVD)或本领域技术人员可以想到的其他沉积方法于所述底部介电层211上依次沉积第一刻蚀停止层214a’及所述第一中间介电层214a。
12)刻蚀步骤11)形成的结构中的所述第一中间介电层214a以形成第一中间沟槽215，并于所述第一中间沟槽215中填充金属材料，形成第一中间金属导线216。所述金属材料包括但不限于铜或铝。
具体地，如图5所示，依次刻蚀所述第一中间介电层214a及所述第一刻蚀停止层214a’，以形成所述第一中间沟槽215，所述第一中间沟槽215暴露所述第二钨塞213a的顶部。在本实施例中，采用包括等离子刻蚀方法或本领域技术人员可以想到的其他刻蚀方法。
具体地，如图6所示，于所述第一中间沟槽215的内表面(侧壁及底部)形成第一阻挡层216a，然后于所述第一阻挡层216a包围的凹槽中填充金属材料。
13)于步骤12)形成的结构表面形成第二中间介电层214b及一顶部介电层217，刻蚀所述顶部介电层217、所述第二中间介电层214b及所述第一中间介电层214a，以形成第一通孔218，所述第一通孔218至少贯穿至所述第一中间介电层214a的底部，同时刻蚀所述顶部介电层217及所述第二中间介电层214b，以形成第二通孔219，所述第二通孔219暴露所述第一中间金属导线216的上表面。
具体地，如图7所示，在本实施例中，采用物理气相沉积(Physical VaporDeposition，PVD)或化学气相沉积(Chemical Vapor Deposition，CVD)于所述第一中间介电层214a的表面依次形成第二刻蚀停止层214b’、第二中间介电层214b、第三刻蚀停止层214c’及顶部介电层217。
具体地，如图8所示，依次刻蚀所述顶部介电层217、所述第三刻蚀停止层214c’、所述第二中间介电层214b、所述第二刻蚀停止层214b’、所述第一中间介电层214a及所述第一刻蚀停止层214a’，以形成所述第一通孔218，所述第一通孔218暴露所述第一钨塞212a的顶部。
具体地，如图8所示，同时刻蚀所述顶部介电层217、所述第三刻蚀停止层214c’、所述第二中间介电层214b及所述第二刻蚀停止层214b’，以形成所述第二通孔219，所述第二通孔219暴露所述第一中间介电层216的顶部。
需要说明的是，在本实施例中，所述第一通孔218及所述第二通孔219的顶部口径大于底部口径，且所述第一通孔218及所述第二通孔219的口径分别连续渐变。在实际应用中，所述第一通孔218及所述第二通孔219的口径的根据需要进行设定，不以本实施例为限。
14)刻蚀所述顶部介电层217，以形成第一顶部沟槽220及第二顶部沟槽221，所述第一顶部沟槽220与所述第一通孔贯通218，所述第二顶部沟槽221与所述第二通孔219贯通。
具体地，如图9所示，依次刻蚀所述顶部介电层217及所述第三刻蚀停止层214c’，以形成所述第一顶部沟槽220及所述第二顶部沟槽221，所述第一顶部沟槽220与所述第一通孔218贯通，且所述第一顶部沟槽220的底部宽度大于所述第一通孔218的顶部口径；所述第二顶部沟槽221与所述第二通孔219贯通，且所述第二顶部沟槽221的底部宽度大于所述第二通孔219的顶部口径。
15)于所述第二顶部沟槽221及所述第二通孔219中填充金属材料，形成一体连接的第二顶部金属导线225及第二导电栓塞224，以于所述底部介电层211上形成第二大马士革结构227；同时于所述第一顶部沟槽220及所述第一通孔218中填充金属材料，形成一体连接的第一顶部金属导线223及第一导电栓塞222，以于所述底部介电层211上形成第一大马士革结构223。
具体地，如图10所示，于所述第一顶部沟槽220及所述第一通孔218的内表面形成第二阻挡层223a，于所述第二顶部沟槽221、所述第二通孔219的内表面形成第三阻挡层225a，各阻挡层相互独立且一体连接；然后于所述第二阻挡层223a包围的凹槽及所述第三阻挡层225a包围的凹槽中分别填充金属材料，以形成一体连接的所述第一顶部金属导线223及所述第一导电栓塞222，一体连接的所述第二顶部金属导线225及所述第二导电栓塞224。
需要说明的是，在本实施例中，各中间介电层的厚度包括100～1000纳米，可根据实际需要设定，不以本实施例为限。所述顶部介电层217、各中间介电层及所述底部介电层211的材料包括氧化硅，各刻蚀停止层的材料包括氮化硅，各阻挡层的材料包括氮化钽或钽，填充形成金属导线及导电栓塞的主体层金属材料包括铜或铝，各材料可根据实际需要设定，不以本实施例为限。
如图10所示，本实施例的复合双大马士革结构包括：
顶部介电层217、底部介电层211、以及介于所述顶部介电层217与所述底部介电层211之间的第一中间介电层214a及第二中间介电层214b，在所述顶部介电层217、所述第一中间介电层214a及所述第二中间介电层214b中设置有第一大马士革结构226及第二大马士革结构227。
具体地，所述底部介电层211设置于底层，所述第一中间介电层214a及所述第二中间介电层214b依次设置于所述底部介电层211上，所述顶部介电层217设置于所述第二中间介电层214b上，所述底部介电层211、所述第一中间介电层214a、所述第二中间介电层214b及所述顶部介电层217的材料包括氧化硅。
需要说明的是，在本实施例中，所述底部介电层211、所述第一中间介电层214a、所述第二中间介电层214b的上表面均形成刻蚀停止层。
具体地，在本实施例中，所述底部介电层211中设置有相互隔离的第一钨塞212a及第二钨塞213a，在实际应用中，所述底部介电层211中设置的导电结构可包括金属布线，所述金属布线的材料包括铜或铝，不以本实施例为限。
具体地，所述第一大马士革结构226包括第一顶层金属导线223及与所述第一顶层金属导线223一体连接的第一导电栓塞222。所述第一顶层金属导线223形成于所述顶部介电层217中，在本实施例中，所述第一顶层金属导线223连通所述顶部介电层217的顶部及所述第三刻蚀停止层214c’的底部。所述第一导电栓塞222贯穿所述第二中间介电层214b及所述第一中间介电层214a，在本实施例中，所述第一导电栓塞222连通所述第一顶层金属导线223的底部及所述第一钨塞212a的顶部。
需要说明的是，一体连接的所述第一顶层金属导线223及所述第一导电栓塞222的侧壁及底部设置有第二阻挡层223a，所述第二阻挡层223a一体连接。
具体地，所述第二大马士革结构227包括第二顶层金属导线225、与所述第二顶层金属导线225一体连接的第二导电栓塞224及连接于所述第二导电栓塞224底部的第一中间金属导线216。所述第二顶层金属导线225形成于所述顶部介电层217中，在本实施例中，所述第二顶层金属导线225连通所述顶部介电层217的顶部及所述第三刻蚀停止层214c’的底部。所述第二导电栓塞224贯穿所述第二中间介电层214b，在本实施例中，所述第二导电栓塞222连通所述第一顶层金属导线223的底部及所述第二刻蚀停止层214b’的底部。所述第一中间金属导线216形成于所述第一中间介电层214a中，在本实施例中，所述第一中间金属导线216连通所述第二导电栓塞224的底部及所述第二钨塞213a的顶部。
需要说明的是，一体连接的所述第二顶层金属导线225及所述第二导电栓塞224的侧壁及底部设置有第三阻挡层225a，所述第三阻挡层225a一体连接。所述第一中间金属导线216的侧壁及底部设置有第一阻挡层216a，所述第一阻挡层216a一体连接。
在本实施例中，所述第一顶层金属导线223、所述第一导电栓塞222、所述第二顶层金属导线225、及所述第一中间金属导线216的主体层材质包括铜。
在本实施例中，所述第一中间金属导线216位于所述第一导电栓塞222贯穿的中间介电层的其中一层中，对于上下层布线比较密集的互连结构，可将所述第一大马士革结构226及所述第二大马士革结构227的中间金属导线设置于不同的中间介电层中，以此避免同一中间介电层中占用的布线面积过大，导致其他中间介电层中布线面积的浪费，通过相互交错的方式提高布线密度，同时简化跨多层中间介电层的金属互连的工艺步骤。
实施例二
如图2、图11～图20所示，本实施例提供一种复合双大马士革结构的制备方法，与实施例一的不同之处在于，本实施例中的中间介电层为三层，包括如下步骤：
21)提供一底部介电层211，于所述底部介电层211上依次形成第三中间介电层214c及第一中间介电层214a。
具体地，如图11所示，所述底部介电层211中设置有相互隔离的第一导电结构212及第二导电结构213，在本实施例中，所述第一导电结构212及第二导电结构213分别为第一金属布线212b及第二金属布线213b。所述第一金属布线212b及所述第二金属布线213b为金属布线层中的任意层，可通过所述第一金属布线212b及所述第二金属布线213b实现本实施的复合大马士革结构与下层金属互连结构的电连接。
具体地，如图12所示，在本实施例中，采用物理气相沉积(Physical VaporDeposition，PVD)或化学气相沉积(Chemical Vapor Deposition，CVD)或者本领域技术人员可以想到的其他沉积方法于所述底部介电层211上依次沉积第四刻蚀停止层214d’、第三中间介电层214c、第一刻蚀停止层214a’及所述第一中间介电层214a。
22)刻蚀步骤21)形成的结构中的所述第三中间介电层214c及所述第一中间介电层214a，以形成第三通孔228，所述第三通孔228暴露所述底部介电层211的上表面，然后刻蚀所述第一中间介电层214a以形成所述第一中间沟槽215，所述第一中间沟槽215与所述第三通孔228贯通，并于所述第一中间沟槽215及所述第三通孔228中填充金属材料，形成一体连接的第一中间金属导线216及第三导电栓塞229。
具体地，如图13所示，依次刻蚀所述第一中间介电层214a、所述第一刻蚀停止层214a’、所述第三中间介电层214c及所述第四刻蚀停止层214d’，以形成所述第三通孔228，所述第二通孔228暴露所述第二金属布线213b的顶部。
需要说明的是，在本实施例中，所述第三通孔228的顶部口径大于底部口径，且所述第三通孔228的口径分别连续渐变。在实际应用中，所述第三通孔228的口径可根据需要进行设定，不以本实施例为限。
具体地，如图14所示，依次刻蚀所述第一中间介电层214a及所述第一刻蚀停止层214a’，以形成所述第一中间沟槽215，所述第一中间沟槽215与所述第三通孔228贯通，且所述第一中间沟槽215的底部宽度大于所述第三通孔228的顶部口径。
具体地，如图15所示，于所述第一中间沟槽215及所述第三通孔228的内表面形成第一阻挡层216a，所述第一阻挡层216a一体连接；然后于所述第一阻挡层216a包围的凹槽中填充金属材料，以形成一体连接的所述第一中间金属导线216及所述第三导电栓塞229。在本实施例中，所述金属材料包括铜。
23)于步骤22)形成的结构表面形成第二中间介电层214b及一顶部介电层217，刻蚀所述顶部介电层217、所述第二中间介电层214b及所述第一中间介电层214a，以形成第一通孔218，所述第一通孔218至少贯穿至所述第一中间介电层214a的底部，同时刻蚀所述顶部介电层217及所述第二中间介电层214b，以形成第二通孔219，所述第二通孔219暴露所述第一中间金属导线216的上表面。
具体地，如图16～图17所示，步骤与实施例一相同，在此不一一赘述。
24)刻蚀所述顶部介电层217，以形成第一顶部沟槽220及第二顶部沟槽221，所述第一顶部沟槽220与所述第一通孔贯通218，所述第二顶部沟槽221与所述第二通孔219贯通。
具体地，如图18所示，步骤与实施例一相同，在此不一一赘述。
25)于所述第二顶部沟槽221及所述第二通孔219中填充金属材料，形成一体连接的第二顶部金属导线225及第二导电栓塞224，以于所述底部介电层211上形成第二大马士革结构227；同时于所述第一顶部沟槽220及所述第一通孔218中填充金属材料，形成一体连接的第一顶部金属导线223及第一导电栓塞222，以于所述底部介电层211上形成第一大马士革结构223。
具体地，如图19所示，步骤与实施例一相同，在此不一一赘述。
需要说明的是，在本实施例中，各结构的材料及尺寸的设置与实施例一相同，在此不一一赘述。
如图19所示，本实施例的复合双大马士革结构包括：
顶部介电层217、底部介电层211、以及介于所述顶部介电层217与所述底部介电层211之间的第三中间介电层214c、第一中间介电层214a及第二中间介电层214b，在所述顶部介电层217、所述第三中间介电层214c、所述第一中间介电层214a及所述第二中间介电层214b中设置有第一大马士革结构226及第二大马士革结构227。
具体地，所述底部介电层211设置于底层，所述第三中间介电层214c、所述第一中间介电层214a及所述第二中间介电层214b依次设置于所述底部介电层211上，所述顶部介电层217设置于所述第二中间介电层214b上，所述底部介电层211、所述第三中间介电层214c、所述第一中间介电层214a、所述第二中间介电层214b及所述顶部介电层217的材料包括氧化硅。
需要说明的是，在本实施例中，所述底部介电层211、所述第三中间介电层214c、所述第一中间介电层214a、所述第二中间介电层214b的上表面均形成刻蚀停止层。
具体地，在本实施例中，所述底部介电层211中设置有相互隔离的第一金属布线212b及第二金属布线213b，在实际应用中，所述底部介电层211中设置的导电结构可包括钨塞，不以本实施例为限。
具体地，所述第一大马士革结构226包括第一顶层金属导线223及与所述第一顶层金属导线223一体连接的第一导电栓塞222。所述第一顶层金属导线223形成于所述顶部介电层217中，在本实施例中，所述第一顶层金属导线223连通所述顶部介电层217的顶部及所述第三刻蚀停止层214c’的底部。所述第一导电栓塞222贯穿所述第二中间介电层214b、所述第一中间介电层214a及所述第三中间介电层214c，在本实施例中，所述第一导电栓塞222连通所述第一顶层金属导线223的底部及所述第一金属布线212b的顶部。
需要说明的是，一体连接的所述第一顶层金属导线223及所述第一导电栓塞222的侧壁及底部设置有第二阻挡层223a，所述第二阻挡层223a一体连接。
具体地，所述第二大马士革结构227包括第二顶层金属导线225、与所述第二顶层金属导线225一体连接的第二导电栓塞224、连接于所述第二导电栓塞224底部的第一中间金属导线216及与所述第一中间金属导线216一体连接的第三导电栓塞229。所述第二顶层金属导线225形成于所述顶部介电层217中，在本实施例中，所述第二顶层金属导线225连通所述顶部介电层217的顶部及所述第三刻蚀停止层214c’的底部。所述第二导电栓塞224贯穿所述第二中间介电层214b，在本实施例中，所述第二导电栓塞222连通所述第一顶层金属导线223的底部及所述第二刻蚀停止层214b’的底部。所述第一中间金属导线216形成于所述第一中间介电层214a中，在本实施例中，所述第一中间金属导线216连通所述第二导电栓塞224的底部及所述第一刻蚀停止层214a’的底部。所述第三导电栓塞229贯穿所述第三中间介电层214c，在本实施例中，所述第三导电栓塞229连通所述第一中间金属导线216的底部及所述第二金属布线213b的顶部。
需要说明的是，一体连接的所述第二顶层金属导线225及所述第二导电栓塞224的侧壁及底部设置有第三阻挡层225a，所述第三阻挡层225a一体连接。一体连接的所述第一中间金属导线216及所述第三导电栓塞229的侧壁及底部设置有第一阻挡层216a，所述第一阻挡层216a一体连接。
在本实施例中，所述第一顶层金属导线223、所述第一导电栓塞222、所述第二顶层金属导线225、所述第一中间金属导线216及所述第三导电栓塞229的主体层材质包括铜。
在本实施例中，所述第一中间金属导线216位于所述第一导电栓塞222贯穿的中间介电层的其中一层中，对于上下层布线比较密集的互连结构，可将所述第一大马士革结构226及所述第二大马士革结构227的中间金属导线设置于不同的中间介电层中，以此避免同一中间介电层中占用的布线面积过大，导致其他中间介电层中布线面积的浪费，通过相互交错的方式提高布线密度，同时简化跨多层中间介电层的金属互连的工艺步骤。
如图20所示，本发明的复合大马士革结构的中间金属导线216形成于第一导电栓塞221贯穿的中间介电层中的一层，可有效提高互连结构中金属导线在横向上的排布密度，进而减小成本。
需要说明的是，任意于顶部介电层及底部介电层之间形成导电栓塞及中间金属导线，且不同大马士革结构中的中间金属导线交错分布的结构均包括于本发明中，在此不一一赘述。
实施例三
如图21所示，本实施例提供一种复合大马士革结构，与实施例一和实施例二的不同之处在于，本实施例的复合大马士革结构包括九层中间介电层，且各大马士革结构均包括两个分支，具体结构包括：
顶部介电层217、底部介电层211、以及介于所述顶部介电层217与所述底部介电层211之间的第九中间介电层214i、第八中间介电层214h、第七中间介电层214g、第六中间介电层214f、第五中间介电层214e、第四中间介电层214d、第三中间介电层214c、第一中间介电层214a及第二中间介电层214b，在所述顶部介电层217及各中间介电层中设置有第一大马士革结构226及第二大马士革结构227。
如图21所示，所述顶部介电层217、各中间介电层及所述底部介电层211的材质与实施例一及实施例二相同，在此不一一赘述。
具体地，所述底部介电层211中设置有相互隔离的第一分支导电结构212a1、第二分支导电结构212a2、第三分支导电结构213a1及第四分支导电结构213a2，在本实施例中，所述第一分支导电结构212a1、所述第二分支导电结构212a2、所述第三分支导电结构213a1及所述第四分支导电结构213a2为钨塞，不以本实施例为限。
如图21所示，所述第一大马士革结构226包括第一分支226a及第二分支226b，所述第一分支226a连接至所述第一分支导电结构212a1，所述第二分支226b连接至所述第二分支导电结构212a2。
具体地，所述第一分支226a及所述第二分支226b均包括形成于所述顶部介电层217中的第一顶部金属导线223、与所述第一金属导线223一体连接的第一导电栓塞222、与所述第一导电栓塞222底部连接的第二中间金属导线230、与所述第二中间金属导线223的底部一体连接的第四导电栓塞231、与所述第四导线栓塞231底部连接的第三中间金属导线232及与所述第三中间金属导线232的底部一体连接的第五导电栓塞233，所述第一分支226a及所述第二分支226b中的第一顶部金属导线223相互连接。
如图21所示，所述第二大马士革结构227包括第三分支227a及第四分支227b，所述第三分支227a连接至所述第三分支导电结构213a1，所述第四分支227b连接至所述第四分支导电结构213a2。
具体地，所述第三分支227a及所述第四分支227b均包括形成于所述顶部介电层217中的第二顶部金属导线225、与所述第二顶部金属导线225的底部一体连接的第二导电栓塞224、与所述第二导电栓塞224底部连接的第一中间金属导线216、与所述第一中间金属导线216的底部一体连接的第三导电栓塞229、与所述第三导电栓塞229底部连接的第四中间金属导线234、与所述第四中间金属导线234的底部一体连接的第六导电栓塞235，所述第三分支227a及所述第四分支227b中的第二顶部金属导线225相互连接。
具体地，所述第一导电栓塞222、所述第三导电栓塞229、所述第四导电栓塞231及所述第六导电栓塞235分别贯穿对应的三层所述中间介电层，所述第二导电栓塞224及所述第五导电栓塞233分别贯穿一层对应的所述中间介电层。
具体地，在本实施例中，所述第二分支226b及所述第三分支227a中连接同一所述金属导线的两个导电栓塞交错分布，所述第一分支226a及所述第四分支227b中连接同一所述金属导线的两个导电栓塞对齐分布，且所述第二分支226b及所述第三分支227a呈阶梯状，所述第二分支226b与所述第三分支227a的阶梯延伸方向相对。
具体地，所述第一大马士革结构和所述第二大马士革结构在各导线侧壁至其底部导电栓塞的表面皆设置有阻挡层，分别记为：第一阻挡层216a、第二阻挡层223a、第三阻挡层225a、第四阻挡层230a、第五阻挡层232a、第六阻挡层234a。
具体地，各中间介电层及所述底部介电层211的每一层上表面均形成刻蚀停止层，分别记为：第一刻蚀停止层214a’、第二刻蚀停止层214b’、第三刻蚀停止层214c’、第四刻蚀停止层214d’、第五刻蚀停止层214e’、第六刻蚀停止层214f’、第七刻蚀停止层214g’、第八刻蚀停止层214h’、第九刻蚀停止层214i’、第十刻蚀停止层214j’。
需要说明的是，本发明的复合大马士革结构中相邻任意中间金属导线在所述底部介电层211上的正投影可交叠，因此，相比于图1的互连结构，本发明可大大节约芯片面积，进而提高集成度、减小成本。
综上所述，本发明提供一种复合双大马士革结构及其制备方法，通过复合型双大马士革工艺替代多层大马士革工艺，大大简化工艺步骤，提高生产效率；并通过交错分布的金属互连结构实现布线密度的提高，进而大大节约成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (35)

1.一种复合双大马士革结构，其特征在于，包括：
顶部介电层、底部介电层、以及介于所述顶部介电层与所述底部介电层之间的至少两层中间介电层，在所述顶部介电层和所述至少两层中间介电层中设置有第一大马士革结构及第二大马士革结构；
所述第一大马士革结构包括形成于所述顶部介电层中的第一顶部金属导线，以及与所述第一顶部金属导线一体连接的第一导电栓塞，所述第一导电栓塞贯穿所述至少两层中间介电层；
所述第二大马士革结构包括至少部分形成于所述顶部介电层中的第二顶部金属导线、与所述第二顶部金属导线的底部一体连接的第二导电栓塞、以及与所述第二导电栓塞底部连接的第一中间金属导线，所述第一中间金属导线形成于所述第一导电栓塞贯穿的所述中间介电层中的其中一层中且不与所述第一导电栓塞电连接，所述第二导电栓塞贯穿所述至少两层中间介电层中的其中一层且与所述第一中间金属导线位于不同层；
其中，所述第一和第二导电栓塞及所述第一和第二顶部金属导线的主体层材质包括铜。
2.根据权利要求1所述的复合双大马士革结构，其特征在于：所述至少两层中间介电层包括两层中间介电层，所述第一导电栓塞的底部连通至所述底部介电层的顶部；所述第二导电栓塞贯穿两层中间介电层的其中一层，所述第一中间金属导线形成于两层中间介电层的另一层中，所述第一中间金属导线的底部连通至所述底部介电层的顶部。
3.根据权利要求1所述的复合双大马士革结构，其特征在于：所述至少两层中间介电层包括三层中间介电层；所述第一导电栓塞贯穿三层所述中间介电层，所述第一导电栓塞的底部连通至所述底部介电层的顶部；所述第二大马士革结构还包括与所述第一中间金属导线的底部一体连接的第三导电栓塞，所述第二导电栓塞、所述第一中间金属导线及所述第三导电栓塞依次分别贯穿一对应层的所述中间介电层，且所述第三导电栓塞的底部连通至所述底部介电层的顶部。
4.根据权利要求1所述的复合双大马士革结构，其特征在于：所述底部介电层中设置有相互隔离的第一导电结构及第二导电结构，所述第一大马士革结构连接至所述第一导电结构，所述第二大马士革结构连接至所述第二导电结构。
5.根据权利要求4所述的复合双大马士革结构，其特征在于：所述第一导电结构及所述第二导电结构为钨塞。
6.根据权利要求4所述的复合双大马士革结构，其特征在于：所述第一导电结构及所述第二导电结构为金属布线。
7.根据权利要求1所述的复合双大马士革结构，其特征在于：所述第一大马士革结构及所述第二大马士革结构中任意相邻两层金属导线在所述底部介电层上的正投影具有交叠区域。
8.根据权利要求1所述的复合双大马士革结构，其特征在于：所述第一大马士革结构和所述第二大马士革结构在各导线侧壁至其底部导电栓塞的表面皆设置有阻挡层。
9.根据权利要求1所述的复合双大马士革结构，其特征在于：所述至少两层中间介电层及所述底部介电层的每一层上表面均形成有刻蚀停止层。
10.根据权利要求9所述的复合双大马士革结构，其特征在于：所述刻蚀停止层的材料包括氮化硅，所述顶部介电层、所述至少两层中间介电层及所述底部介电层的材料包括氧化硅。
11.根据权利要求1所述的复合双大马士革结构，其特征在于：所述第一大马士革结构包括第一分支及第二分支，所述第二大马士革结构包括第三分支及第四分支；所述第一分支与所述第二分支对应的所述中间介电层中均设置导电栓塞或均设置金属导线，所述第三分支与所述第四分支对应的所述中间介电层中均设置导电栓塞或均设置金属导线，且所述第一大马士革结构及所述第二大马士革结构中任意相邻两层金属导线在所述底部介电层上的正投影具有交叠区域。
12.根据权利要求11所述的复合双大马士革结构，其特征在于：所述底部介电层中设置有相互隔离的第一分支导电结构、第二分支导电结构、第三分支导电结构及第四分支导电结构，所述第一分支连接至所述第一分支导电结构，所述第二分支连接至所述第二分支导电结构，所述第三分支连接至所述第三分支导电结构，所述第四分支连接至所述第四分支导电结构。
13.根据权利要求12所述的复合双大马士革结构，其特征在于：所述第一分支导电结构、所述第二分支导电结构、所述第三分支导电结构及所述第四分支导电结构为钨塞。
14.根据权利要求12所述的复合双大马士革结构，其特征在于：所述第一分支导电结构、所述第二分支导电结构、所述第三分支导电结构及所述第四分支导电结构为金属布线。
15.根据权利要求11所述的复合双大马士革结构，其特征在于：所述第二分支及所述第三分支中连接同一所述金属导线的两个导电栓塞交错分布，所述第一分支及所述第四分支中连接同一所述金属导线的两个导电栓塞对齐分布。
16.根据权利要求15所述的复合双大马士革结构，其特征在于：所述第二分支及所述第三分支呈阶梯状，所述第二分支与所述第三分支的阶梯延伸方向相对。
17.根据权利要求11所述的复合双大马士革结构，其特征在于：所述至少两层中间介电层包括九层中间介电层；所述第一分支及所述第二分支均包括形成于所述顶部介电层中的第一顶部金属导线、与所述第一中间金属导线一体连接的第一导电栓塞、与所述第一导电栓塞底部连接的第二中间金属导线、与所述第二中间金属导线的底部一体连接的第四导电栓塞、与所述第四导线栓塞底部连接的第三中间金属导线及与所述第三中间金属导线的底部一体连接的第五导电栓塞，所述第一分支及所述第二分支中的第一顶部金属导线相互连接；所述第三分支及所述第四分支均包括形成于所述顶部介电层中的第二顶部金属导线、与所述第二顶部金属导线的底部一体连接的第二导电栓塞、与所述第二导电栓塞底部连接的第一中间金属导线、与所述第一中间金属导线的底部一体连接的第三导电栓塞、与所述第三导电栓塞底部连接的第四中间金属导线、与所述第四中间金属导线的底部一体连接的第六导电栓塞，所述第三分支及所述第四分支中的第二顶部金属导线相互连接；其中，所述第一导电栓塞、所述第三导电栓塞、所述第四导电栓塞及所述第六导电栓塞分别贯穿对应的三层所述中间介电层，所述第二导电栓塞及所述第五导电栓塞分别贯穿一层对应的所述中间介电层。
18.根据权利要求17所述的复合双大马士革结构，其特征在于：所述第二分支中的第二中间金属导线与所述第三分支中的第一中间金属导线在所述底部介电层上的正投影具有交叠区域。
19.一种复合双大马士革结构的制备方法，其特征在于，包括：
1）提供底部介电层，于所述底部介电层上形成第一中间介电层；
2）刻蚀步骤1）形成的结构中的所述第一中间介电层以形成第一中间沟槽，并于所述第一中间沟槽中填充金属材料，形成第一中间金属导线；
3）于步骤2）形成的结构表面形成第二中间介电层及一顶部介电层，刻蚀所述顶部介电层、所述第二中间介电层及所述第一中间介电层，以形成第一通孔，所述第一通孔至少贯穿至所述第一中间介电层的底部，同时刻蚀所述顶部介电层及所述第二中间介电层，以形成第二通孔，所述第二通孔暴露所述第一中间金属导线的上表面；
4）刻蚀所述顶部介电层，以形成第一顶部沟槽及第二顶部沟槽，所述第一顶部沟槽与所述第一通孔贯通，所述第二顶部沟槽与所述第二通孔贯通；
5）于所述第一顶部沟槽及所述第一通孔中填充金属材料，形成一体连接的第一导电栓塞及第一顶部金属导线，以于所述底部介电层上形成第一大马士革结构；同时于所述第二顶部沟槽及所述第二通孔中填充金属材料，形成一体连接的第二导电栓塞及第二顶部金属导线，以于所述底部介电层上形成第二大马士革结构。
20.根据权利要求19所述的复合双大马士革结构的制备方法，其特征在于：步骤1）及步骤2）中均形成一层中间介电层，所述第一导电栓塞贯穿所述第一中间介电层及所述第二中间介电层，所述第一导电栓塞的底部连通至所述底部介电层的顶部；所述第二导电栓塞贯穿所述第二中间介电层，所述第一中间金属导线贯穿所述第一中间介电层，所述第一中间金属导线的底部连通至与所述底部介电层的顶部。
21.根据权利要求19所述的复合双大马士革结构的制备方法，其特征在于：进一步包括：
1）于所述底部介电层上依次形成第三中间介电层及第一中间介电层；
2）刻蚀所述第三中间介电层及所述第一中间介电层，以形成第三通孔，所述第三通孔暴露所述底部介电层的上表面，然后刻蚀所述第一中间介电层以形成所述第一中间沟槽，所述第一中间沟槽与所述第三通孔贯通，并于所述第一中间沟槽及所述第三通孔中填充金属材料，形成一体连接的第一中间金属导线及第三导电栓塞；
3）于步骤2）形成的结构表面形成所述第二中间介电层及所述顶部介电层，刻蚀所述顶部介电层、所述第二中间介电层、所述第一中间介电层及第一中间介电层，以形成所述第一通孔，所述第一通孔贯穿至所述第三中间介电层的底部，同时刻蚀所述顶部介电层及所述第二中间介电层，以形成所述第二通孔，所述第二通孔暴露所述第一中间金属导线的上表面；
然后执行步骤4）及步骤5），以形成第一大马士革结构及第二大马士革结构。
22.根据权利要求19所述的复合双大马士革结构的制备方法，其特征在于：所述底部介电层中设置有相互隔离的第一导电结构及第二导电结构，所述第一大马士革结构连接至所述第一导电结构，所述第二大马士革结构连接至所述第二导电结构。
23.根据权利要求22所述的复合双大马士革结构的制备方法，其特征在于：所述第一导电结构及所述第二导电结构为钨塞。
24.根据权利要求22所述的复合双大马士革结构的制备方法，其特征在于：所述第一导电结构及所述第二导电结构为金属布线。
25.根据权利要求19所述的复合双大马士革结构的制备方法，其特征在于：所述第一大马士革结构及所述第二大马士革结构中任意相邻两层金属导线在所述底部介电层上的正投影具有交叠区域。
26.根据权利要求19所述的复合双大马士革结构的制备方法，其特征在于：所述第一和第二导电栓塞及所述第一和第二顶部金属导线的主体层材质包括铜。
27.根据权利要求19所述的复合双大马士革结构的制备方法，其特征在于：填充金属材料前还包括于各沟槽的侧壁至其底部贯通的通孔表面形成阻挡层的步骤。
28.根据权利要求19所述的复合双大马士革结构的制备方法，其特征在于：形成各中间介电层之前还包括分别于对应结构的上表面形成刻蚀停止层的步骤。
29.根据权利要求28所述的复合双大马士革结构的制备方法，其特征在于：所述刻蚀停止层的材料包括氮化硅，所述顶部介电层、各中间介电层及所述底部介电层的材料包括氧化硅。
30.根据权利要求19所述的复合双大马士革结构的制备方法，其特征在于：所述第一大马士革结构包括第一分支及第二分支，所述第二大马士革结构包括第三分支及第四分支；所述第一分支与所述第二分支对应的所述中间介电层中均设置导电栓塞或均设置金属导线，所述第三分支与所述第四分支对应的所述中间介电层中均设置导电栓塞或均设置金属导线，且所述第一大马士革结构及所述第二大马士革结构中任意相邻两层金属导线在所述底部介电层上的正投影具有交叠区域。
31.根据权利要求30所述的复合双大马士革结构的制备方法，其特征在于：所述底部介电层中设置有相互隔离的第一分支导电结构、第二分支导电结构、第三分支导电结构及第四分支导电结构，所述第一分支连接至所述第一分支导电结构，所述第二分支连接至所述第二分支导电结构，所述第三分支连接至所述第三分支导电结构，所述第四分支连接至所述第四分支导电结构。
32.根据权利要求31所述的复合双大马士革结构的制备方法，其特征在于：所述第一分支导电结构、所述第二分支导电结构、所述第三分支导电结构及所述第四分支导电结构为钨塞。
33.根据权利要求31所述的复合双大马士革结构的制备方法，其特征在于：所述第一分支导电结构、所述第二分支导电结构、所述第三分支导电结构及所述第四分支导电结构为金属布线。
34.根据权利要求30所述的复合双大马士革结构的制备方法，其特征在于：所述第二分支及所述第三分支中连接同一所述金属导线的两个导电栓塞交错分布，所述第一分支及所述第四分支中连接同一所述金属导线的两个导电栓塞对齐分布。
35.根据权利要求34所述的复合双大马士革结构的制备方法，其特征在于：所述第二分支及所述第三分支呈阶梯状，所述第二分支与所述第三分支的阶梯延伸方向相对。
CN201811025919.0A 2018-09-04 2018-09-04 复合双大马士革结构及其制备方法 Active CN108962873B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811025919.0A CN108962873B (zh) 2018-09-04 2018-09-04 复合双大马士革结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811025919.0A CN108962873B (zh) 2018-09-04 2018-09-04 复合双大马士革结构及其制备方法

Publications (2)

Publication Number Publication Date
CN108962873A CN108962873A (zh) 2018-12-07
CN108962873B true CN108962873B (zh) 2023-07-04

Family

ID=64475919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811025919.0A Active CN108962873B (zh) 2018-09-04 2018-09-04 复合双大马士革结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108962873B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885778B (zh) * 2021-01-19 2023-05-16 长鑫存储技术有限公司 半导体结构及其制造方法
US11830865B2 (en) * 2021-10-26 2023-11-28 Nanya Technology Corporation Semiconductor device with redistribution structure and method for fabricating the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6849549B1 (en) * 2003-12-04 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dummy structures for improved CMP and reduced capacitance
CN1574336A (zh) * 2003-06-03 2005-02-02 恩益禧电子股份有限公司 半导体器件及其制造方法
JP2005142534A (ja) * 2003-10-17 2005-06-02 Univ Waseda 半導体多層配線板およびその形成方法
CN102332399A (zh) * 2011-09-28 2012-01-25 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
CN102420108A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102779782A (zh) * 2012-08-16 2012-11-14 上海华力微电子有限公司 双大马士革浅冗余金属制备工艺
CN102881646A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN103972160A (zh) * 2014-04-22 2014-08-06 上海华力微电子有限公司 一种降低在线wat测试对铜互连可靠性影响的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382787B (en) * 1998-10-02 2000-02-21 United Microelectronics Corp Method of fabricating dual damascene
KR100552812B1 (ko) * 2003-12-31 2006-02-22 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
JP5186086B2 (ja) * 2005-04-11 2013-04-17 アイメック デュアル・ダマシン・パターニング・アプローチ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
CN1574336A (zh) * 2003-06-03 2005-02-02 恩益禧电子股份有限公司 半导体器件及其制造方法
JP2005142534A (ja) * 2003-10-17 2005-06-02 Univ Waseda 半導体多層配線板およびその形成方法
US6849549B1 (en) * 2003-12-04 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dummy structures for improved CMP and reduced capacitance
CN102420108A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102332399A (zh) * 2011-09-28 2012-01-25 上海华力微电子有限公司 超低介电材料的化学机械抛光方法
CN102779782A (zh) * 2012-08-16 2012-11-14 上海华力微电子有限公司 双大马士革浅冗余金属制备工艺
CN102881646A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 铜金属覆盖层的制备方法
CN103972160A (zh) * 2014-04-22 2014-08-06 上海华力微电子有限公司 一种降低在线wat测试对铜互连可靠性影响的方法

Also Published As

Publication number Publication date
CN108962873A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US10573593B2 (en) Metal interconnects for super (skip) via integration
US4996133A (en) Self-aligned tungsten-filled via process and via formed thereby
CN101930965B (zh) 用于半导体器件的电网结构及其制造方法
CN102738119A (zh) 用于半导体衬底的贯穿硅通孔及其生产方法
CN1333463C (zh) Cmos工艺中的同轴互连的制作方法
CN103579092A (zh) 半导体器件及其制造方法
CN108962873B (zh) 复合双大马士革结构及其制备方法
CN1311530A (zh) 用于改善后端生产线结构稳定性的混合介质结构
CN102629550A (zh) 具有节省空间的电容的集成电路及制作该集成电路的方法
US5953625A (en) Air voids underneath metal lines to reduce parasitic capacitance
CN101573787B (zh) 制造互连结构的方法
CN100377348C (zh) 半导体器件的局部互锁金属接触结构及其制造方法
US11114338B2 (en) Fully aligned via in ground rule region
CN208674107U (zh) 复合双大马士革结构
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102339789B (zh) 金属互连结构的形成方法
CN102420103B (zh) 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺
CN102124553A (zh) 包含要求金属层与衬底之间的电压阈值的工艺的用于制造集成电子电路的工艺
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
US5212352A (en) Self-aligned tungsten-filled via
CN104112701A (zh) 半导体结构及其制造方法
CN1183645A (zh) 有交迭能力的集成电路芯片布线结构及其制造方法
KR100727257B1 (ko) 반도체 소자의 제조 방법
KR20080002027A (ko) 반도체 소자의 제조방법
CN115588648A (zh) 一种互连结构的制作方法、互连结构及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant