CN102332399A - 超低介电材料的化学机械抛光方法 - Google Patents
超低介电材料的化学机械抛光方法 Download PDFInfo
- Publication number
- CN102332399A CN102332399A CN201110301250A CN201110301250A CN102332399A CN 102332399 A CN102332399 A CN 102332399A CN 201110301250 A CN201110301250 A CN 201110301250A CN 201110301250 A CN201110301250 A CN 201110301250A CN 102332399 A CN102332399 A CN 102332399A
- Authority
- CN
- China
- Prior art keywords
- carbon
- coating
- dielectric
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提出一种超低介电材料的化学机械抛光方法,包括如下步骤:采用碳氢化合物气体处理第一介电层的表面形成第一碳层;在第一碳层、第一介电层和第一介质阻挡层中形成第一沟槽,对在第一沟槽侧壁上形成的第一扩散阻挡层上进行金属沉积后形成的第一沟槽电镀铜进行化学机械抛光,再沉积第二介质阻挡层、第二介电层;采用碳氢化合物气体处理第二介电层的表面形成第二碳层;形成第一通孔和第二沟槽;沉积第二扩散阻挡层;在第二扩散阻挡层上对第一通孔和第二沟槽进行金属填充;对上述结构进行化学机械抛光工艺,停止在第二碳层上。本发明提供了一种超低介电材料的化学机械抛光方法,以减少化学机械抛光对超低介电常数薄膜产生损失的表面处理方法。
Description
技术领域
本发明涉及半导体集成电路制造领域,尤其涉及一种超低介电材料的化学机械抛光方法,以减少化学机械抛光对超低介电常数薄膜产生损失的表面处理方法。
背景技术
随着半导体集成电路工艺技术的不断进步,当半导体器件缩小至深亚微米的范围时,互联中的电阻(R)和电容(C)易产生寄生效应,导致金属连线传递的时间延迟(RC time delay)和信号串扰。因此,高性能的集成电路芯片需要尽可能低的连线电容电阻信号延迟和信号串扰。为此,需要低阻值材料如铜金属线以及连线的层间及线间填充低介电常数(low k dielectric)的隔离材料来减少因寄生电阻与寄生电容引起的RC延迟时间,从而达到提高器件性能的目的。然而,当金属导线的材料由铝转换成电阻率更低的铜的时候,由于铜很快扩散进氧化硅和硅,且铜的蚀刻较为困难,因此,现有技术通过转变到双大马士革结构,然后填入铜来实现铜互联,以促使低阻值材料如铜或低介电常数材料在集成电路生产工艺中的应用。
现有比较通用的一种超低介电材料的化学机械抛光工艺为例,可以参见图1A至图1F。
首先,参见图1A,提供一基底层100,在所述基底层100上形成第一蚀刻阻挡层101,在第一蚀刻阻挡层(Etch Stop layer)101上沉积第一介电层102,并在第一介电层102和第一蚀刻阻挡层101中制作第一沟槽1062后,采用物理汽相沉积(physical vapor deposition,PVD)工艺形成第一扩散阻挡层104。
其次,参见图1B,在第一扩散阻挡层104上沉积金属,形成第一沟槽电镀 铜1062’,且对上述结构进行化学机械抛光(CMP)工艺,并停止在第一介电层102的表面上,使第一沟槽电镀铜1062’的表面平坦化,并使第一沟槽电镀铜1062’和第一介电层102的表面平齐。
接着,参见图1C,在第一介电层102和第一沟槽电镀铜1062’的表面上由下至上依次沉积第二蚀刻阻挡层108、第二介电层110、图形化的光刻胶(图中未示),并以图形化的光刻胶为掩膜蚀刻完成第一通孔112和第二沟槽114的制作,通过灰化工艺去除光刻胶。
继而,参见图1D,在第二蚀刻阻挡层108的侧壁、第二介电层110的表面和侧壁上采用PVD溅射沉积第二扩散阻挡层118。
然后,参见图1E,在第二扩散阻挡层118上利用电镀等工艺进行填充沉积直至第一通孔112和第二沟槽114中填满金属120为止。
最后,参见图1F,对上述结构进行化学机械抛光(CMP)工艺,并停止在第二介电层110表面上,在进行有效清洁后沉积另一介电材料,然后开始下一互连层的制备。
目前在45纳米以上技术,普遍采用的超低介电常数绝缘介质材料是多孔性的掺碳的氧化硅(carbon doped oxide)薄膜(K<2.7)。通过超低介电常数材料的使用,可以在不降低布线密度的条件下,有效的降低寄生效应,减少了RC互连延迟时间,从而提高集成电路的速度。但是,伴随着介质材料介电常数不断减少的要求,介电材料的空隙率和含碳量不断增加,而结构变得越来越疏松,在许多工艺过程中,如上述技术方案的CMP工艺(图1B和图1F所示)之后,由于掺碳氧化硅中存在着多孔,CMP进行过程中会引入诸如研磨液等污染渗入到多孔中,从而改变介电常数,造成表层的损伤122和损伤122’。如果不能有效去除这些污染,否则,这些污染会对集成电路的性能、可靠性和产率产生严重的影响。
由此可见,引用这种新材料作为超低介电常数材料应用于双大马士革结构中时,在形成双大马士革结构的过程中,所述CMP工艺对不同表面将产生不同水平的破坏,尤其介电层的区域,以及金属表面,从而使诸如介电层区域中的超低介电常数薄膜的受损厚度增大,导致介电常数的变大。因此,这种新材料的引入增加了工艺整合难度。为此,如何有效地避免低介电常数材料损伤导致的介电常数提高,以及如何改善金属层表面状态,提高与下层的结合力,从而提高电迁移和应力迁移性能,成为当今一个尤为重要的课题。
为了解决上述问题,在集成电路生产工艺中运用这些低阻值材料或低介电常数材料时,需要寻求解决办法消除来自于CMP等工艺过程中对低介电常数材料的损伤,但在实际的实施过程中仍然存在相当大的壁垒,亟待引进能有效改善上述缺陷的新方法,以解决低阻值材料如铜和/或低介电常数材料等在集成电路生产工艺使用时面临的最主要的问题。
发明内容
本发明所要解决的技术问题是提供一种超低介电材料的化学机械抛光方法,以减少化学机械抛光对超低介电常数薄膜的损伤。
为解决上述问题,本发明提出的一种超低介电材料的化学机械抛光方法,包括如下步骤:
提供一基底层,在所述基底层上由下至上依次沉积第一介质阻挡层、第一介电层;
采用碳氢化合物气体等离子体化学气相沉积工艺(PCVD)处理第一介电层的表面形成第一碳层;
采用蚀刻工艺由上至下依次蚀刻第一碳层、第一介电层和第一介质阻挡层,在第一碳层、第一介电层和第一介质阻挡层中形成第一沟槽,并在第一沟槽的侧壁和第一碳层上形成第一扩散阻挡层后,再进行金属沉积,形成第一沟槽电 镀铜,对上述结构进行化学机械抛光工艺,并停止在第一碳层的表面上,再在第一碳层和第一沟槽电镀铜的表面上由下至上依次沉积第二介质阻挡层、第二介电层;
采用碳氢化合物气体等离子体化学气相沉积工艺处理第二介电层的表面形成第二碳层;
采用蚀刻工艺由上至下依次蚀刻第二碳层、第二介电层、第二介质阻挡层,自上而下形成相连通的第一通孔和第二沟槽;
在第一通孔的侧壁和第二沟槽的内表面以及第二碳层上沉积第二扩散阻挡层;
在第二扩散阻挡层上进行金属沉积直至第一通孔和第二沟槽中填满金属为止,形成第一通孔电镀铜和第二沟槽电镀铜;
对上述结构进行化学机械抛光工艺,并停止在第二碳层表面上。
由上述技术方案可见,与传统通用的超低介电材料的化学机械抛光方法相比,本发明公开的超低介电材料的化学机械抛光方法,先通过在所述第一介质阻挡层上沉积所述第一介电层(超低介电常数薄膜)和在所述第二介质阻挡层上沉积所述第二介电层(超低介电常数薄膜),所述超低介电常数薄膜通常采用的是多孔性的掺碳的氧化硅,随后用碳氢化合物气体等离子体工艺对超低介电常数薄膜表面即所述第一介电层和所述第二介电层的表面进行处理,在所述第一介电层和所述第二介电层的表面上分别形成了一层疏水性的致密的第一碳层和第二碳层,所述第一碳层和第二碳层不会影响介质层的介电常数。由于在所第一介电层表面上存在一层疏水性的致密的所述第一碳层、在所述第二介电层表面上存在一层疏水性的致密的所述第二碳层,因此,在后续的CMP工艺中,可以分别阻止研磨液进入所述第一介电层和所述第二介电层的孔洞中,从而减少了CMP对超低介电常数薄膜的损伤。因此,利用改进的CMP工艺在超低介 电常数薄膜中加工的双大马士革结构能保持介质层的介电常数不变。
附图说明
图1A至图1F为现有技术中一种超低介电材料的化学机械抛光方法。
图2为本发明一种超低介电材料的化学机械抛光的方法流程。
图3A至图3K为本发明一种超低介电材料的化学机械抛光方法。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参见图2,本发明所提供的一种超低介电材料的化学机械抛光方法流程为:
S100:提供一基底层,在所述基底层上由下至上依次沉积第一介质阻挡层、第一介电层;
S101采用碳氢化合物气体等离子体化学气相沉积工艺处理第一介电层的表面形成第一碳层;
S102:采用蚀刻工艺由上至下依次蚀刻第一碳层、第一介电层和第一介质阻挡层,在第一碳层、第一介电层和第一介质阻挡层中形成第一沟槽,并在第一沟槽的侧壁和第一碳层上形成第一扩散阻挡层后,再进行金属沉积,形成第 一沟槽电镀铜,对上述结构进行化学机械抛光工艺,并停止在第一碳层的表面上,再在第一碳层和第一沟槽电镀铜的表面上由下至上依次沉积第二介质阻挡层、第二介电层;
S103:采用碳氢化合物气体等离子体化学气相沉积工艺处理第二介电层的表面形成第二碳层;
S104:采用蚀刻工艺由上至下依次蚀刻第二碳层、第二介电层、第二介质阻挡层,自上而下形成相连通的第一通孔和第二沟槽;
S105:在第一通孔的侧壁和第二沟槽的内表面以及第二碳层上沉积第二扩散阻挡层;
S106:在第二扩散阻挡层上进行金属沉积直至第一通孔和第二沟槽中填满金属为止,形成第一通孔电镀铜和第二沟槽电镀铜;
S107:对上述结构进行化学机械抛光工艺,并停止在第二碳层的表面上。
下面以图2所示的方法流程为例,结合附图3A至3J,对一种消除低介电常数材料损伤的后段工艺集成的制作工艺进行详细描述。
S100:提供一基底层,在所述基底层上由下至上依次沉积第一介质阻挡层、第一介电层。
参见图3A,提供一基底层300,在所述基底层300上由下至上依次沉积第一介质阻挡层301、第一介电层302。
S101:采用碳氢化合物气体等离子体化学气相沉积工艺处理所述第一介电层302的表面,形成第一碳层303。
参见图3B和图3C,采用碳氢化合物气体等离子体化学气相沉积工艺处理所述第一介电层302的表面,形成一层疏水性的致密的第一碳层303,并且不会影响介质层的介电常数。所述第一碳层303具有良好的黏附性和阻隔性,因此, 所述第一碳层303可防止后续CMP工艺过程中由于研磨导致的因水而引起的润滑或污染附着。
所述碳氢化合物气体可以为CxHy气体或CxHy气体与其他气体混合的CxHy化合物气体。
碳氢化合物气体等离子体化学气相沉积的具体工艺参数包括:工作压力为3托至8托,反应温度为200摄氏度至400摄氏度,反应气体为CxHy与He,其中,He与CxHy的气体流量比为10至100。
其中,射频功率为50至200瓦,所述碳氢化合物气体流量为100至1000sccm。
S102:采用蚀刻工艺由上至下依次蚀刻第一碳层、第一介电层和第一介质阻挡层,在第一碳层、第一介电层和第一介质阻挡层中形成第一沟槽,并在第一沟槽的侧壁上形成第一扩散阻挡层后,再进行金属沉积,形成第一沟槽电镀铜,对上述结构进行化学机械抛光工艺,并停止在第一碳层的表面上,再在第一碳层和第一沟槽电镀铜的表面上由下至上依次沉积第二介质阻挡层、第二介电层。
首先,参见图3D,采用蚀刻工艺由下至上依次蚀刻第一碳层303、第一介电层302和第一介质阻挡层301,在所述第一碳层303、所述第一介电层302和所述第一介质阻挡层301中进行第一沟槽3062的制作,并在所述的第一沟槽3062的侧壁以及第一碳层303上采用物理气相沉积工艺(PVD)溅射沉积第一扩散阻挡层304。
然后,参见图3E,随后采用电镀工艺沉积金属,形成第一沟槽电镀铜3062’,对上述结构进行化学机械抛光工艺,并停止在所述第一碳层303的表面上,使第一沟槽电镀铜3062’的表面平坦化,且使第一沟槽电镀铜3062’的表面和第一碳层303的表面平齐。接着,在第一碳层303和第一沟槽电镀铜3062’表面上由下至上依次沉积第二介质阻挡层308、第二介电层310。
S103:采用碳氢化合物气体等离子体化学气相沉积工艺处理第二介电层的表面形成第二碳层。
参见图3F和图3G,采用碳氢化合物气体等离子体化学气相沉积工艺处理第二介电层310的表面,形成一层疏水性的致密的第二碳层312,同样不会影响介质层的介电常数。所述第二碳层312的特性、作用、工艺参数等内容可参见S101所描述的内容,在此不再一一赘述。
S104:采用蚀刻工艺由上至下依次蚀刻第二碳层、第二介电层、第二介质阻挡层,自上而下形成相连通的第一通孔和第二沟槽。
参见图3H,在第二碳层312上沉积图形化的光刻胶(图中未示),并以图形化的光刻胶为掩膜由上至下依次蚀刻第二碳层312、第二介电层310、第二介质阻挡层308,并自上而下形成完全相连通的第一通孔3141和第二沟槽3142的制作,通过灰化工艺去除光刻胶。
S105:在第一通孔的侧壁和第二沟槽的内表面以及第二碳层上沉积第二扩散阻挡层。
参见图3I,在第一通孔3141的侧壁和第二沟槽3142的内表面以及第二碳层312上采用PVD溅射沉积第二扩散阻挡层316。
所述扩散阻挡层的沉积可以防止金属的扩散和具有良好的黏附性,这里所述的扩散阻挡层包括第一扩散阻挡层304、第二扩散阻挡层316。
S106:在第二扩散阻挡层上进行金属沉积直至第一通孔和第二沟槽中填满金属为止,形成第一通孔电镀铜和第二沟槽电镀铜。
参见图3J,在第二扩散阻挡层316上利用电镀等工艺进行填充沉积直至第一通孔3141和第二沟槽3142中填满金属318为止,形成第一通孔电镀铜3141’和第二沟槽电镀铜3142’。
S105:对上述结构进行化学机械抛光工艺,并停止在第二碳层的表面上。
参见图3K,利用化学机械抛光工艺由上至下依次去除第二碳层312上的金属318、第二扩散阻挡层316,同步去除第二沟槽3142之外的金属318,当金属318减薄并完成互联金属层后,停止CMP工艺,通过CMP工艺可是使第二碳层312的表面没有多余的金属318,从而使表面平坦。在进行有效清洁后沉积另一介电材料,然后开始下一互连层的制备。
经过上述步骤在通孔内镶嵌着金属,这样可以使通孔内的金属与用于金属导线的沟槽中的材料相同,减少由通孔产生电迁移失效的问题,从而实现了铜替代铝材料的高导电的导线与低介电常数材料之间的金属连线工艺,降低了RC时间延迟,提高集成电路的性能。
由上述技术方案可知,与传统通用的超低介电材料的化学机械抛光方法相比,本发明公开的超低介电材料的化学机械抛光方法,先通过在所述第一介质阻挡层上沉积所述第一介电层(超低介电常数薄膜)和在所述第二介质阻挡层上沉积所述第二介电层(超低介电常数薄膜),所述超低介电常数薄膜通常采用的是多孔性的掺碳的氧化硅,随后用碳氢化合物气体等离子体工艺对超低介电常数薄膜表面即所述第一介电层和所述第二介电层的表面进行处理,在所述第一介电层和所述第二介电层的表面上分别形成了一层疏水性的致密的第一碳层和第二碳层,所述第一碳层和第二碳层不会影响介质层的介电常数。由于在所第一介电层表面上存在一层疏水性的致密的第一碳层、在所述第二介电层表面上存在一层疏水性的致密的第二碳层,所述的第一碳层303和所属的第二碳层312具有良好的黏附性和阻隔性,因此,在进行CMP工艺的过程中,所述第一碳层303和所述第二碳层312可以分别阻止研磨液进入多孔性的掺碳的所述第一介电层和所述第二介电层中,同时,防止了由于研磨导致的因水引起的润滑或污染附着,从而减少了CMP对超低介电常数薄膜的损伤。因此,利用改进的CMP工艺在超低介电常数薄膜中加工的双大马士革结构能保持介质层的介电常数不变。
当然,本发明公开的一种超低介电材料的化学机械抛光方法包括但不限于只有2层介电层(所述介电层包括所述第一介电层和所述第二介电层)的结构,若在实际生产过程中还需要进行第三介电层或是第四介电层甚至更多的介电层的制作,也属于本发明的精神和范围内。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,
因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (4)
1.一种超低介电材料的化学机械抛光方法,包括如下步骤:
提供一基底层,在所述基底层上由下至上依次沉积第一介质阻挡层、第一介电层;
采用碳氢化合物气体等离子体化学气相沉积工艺处理第一介电层的表面形成第一碳层;
采用蚀刻工艺由上至下依次蚀刻第一碳层、第一介电层和第一介质阻挡层,在第一碳层、第一介电层和第一介质阻挡层中形成第一沟槽,并在第一沟槽的侧壁上形成第一扩散阻挡层后,再进行金属沉积,形成第一沟槽电镀铜,对上述结构进行化学机械抛光工艺,并停止在第一碳层的表面上,再在第一碳层和第一沟槽电镀铜的表面上由下至上依次沉积第二介质阻挡层、第二介电层;
采用碳氢化合物气体等离子体化学气相沉积工艺处理第二介电层的表面形成第二碳层;
采用蚀刻工艺由上至下依次蚀刻第二碳层、第二介电层、第二介质阻挡层,自上而下形成相连通的第一通孔和第二沟槽;
在第一通孔的侧壁和第二沟槽的内表面以及第二碳层上沉积第二扩散阻挡层;
在第二扩散阻挡层上进行金属沉积直至第一通孔和第二沟槽中填满金属为止,形成第一通孔电镀铜和第二沟槽电镀铜;
对上述结构进行化学机械抛光工艺,并停止在第二碳层表面上。
2.根据权利要求1所述的超低介电材料的化学机械抛光方法,其特征在于:所述碳氢化合物气体等离子体化学气相沉积工艺的工作压力为3托至8托,反应温度为200摄氏度至400摄氏度,反应气体为CxHy与He,其中,He与CxHy的气体流量比为10至100。
3.根据权利要求1所述的超低介电材料的化学机械抛光方法,其特征在于:所述第一扩散阻挡层和所述第二扩散阻挡层的形成采用物理气相沉积工艺。
4.根据权利要求1所述的超低介电材料的化学机械抛光方法,其特征在于:所述金属沉积采用电镀工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110301250A CN102332399A (zh) | 2011-09-28 | 2011-09-28 | 超低介电材料的化学机械抛光方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110301250A CN102332399A (zh) | 2011-09-28 | 2011-09-28 | 超低介电材料的化学机械抛光方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102332399A true CN102332399A (zh) | 2012-01-25 |
Family
ID=45484126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110301250A Pending CN102332399A (zh) | 2011-09-28 | 2011-09-28 | 超低介电材料的化学机械抛光方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102332399A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751188A (zh) * | 2011-11-10 | 2012-10-24 | 上海华力微电子有限公司 | 超低介电材料的化学机械抛光方法 |
CN103390577A (zh) * | 2012-05-09 | 2013-11-13 | 中芯国际集成电路制造(上海)有限公司 | 低k介质阻挡层及其形成方法 |
CN108962873A (zh) * | 2018-09-04 | 2018-12-07 | 长鑫存储技术有限公司 | 复合双大马士革结构及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031147A (ja) * | 1998-07-15 | 2000-01-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2005223195A (ja) * | 2004-02-06 | 2005-08-18 | Renesas Technology Corp | 層間絶縁膜の形成方法および半導体装置の製造方法 |
CN1787186A (zh) * | 2004-12-09 | 2006-06-14 | 富士通株式会社 | 半导体器件制造方法 |
CN1889238A (zh) * | 2005-06-29 | 2007-01-03 | 上海华虹Nec电子有限公司 | 结合高密度和低密度低介电常数材料与铜的后道集成工艺 |
CN100403514C (zh) * | 2005-02-01 | 2008-07-16 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
US20080241499A1 (en) * | 2007-03-26 | 2008-10-02 | Interuniversitair Microelektronica Centrum (Imec) | Method for treating a damaged porous dielectric |
-
2011
- 2011-09-28 CN CN201110301250A patent/CN102332399A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031147A (ja) * | 1998-07-15 | 2000-01-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2005223195A (ja) * | 2004-02-06 | 2005-08-18 | Renesas Technology Corp | 層間絶縁膜の形成方法および半導体装置の製造方法 |
CN1787186A (zh) * | 2004-12-09 | 2006-06-14 | 富士通株式会社 | 半导体器件制造方法 |
CN100403514C (zh) * | 2005-02-01 | 2008-07-16 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
CN1889238A (zh) * | 2005-06-29 | 2007-01-03 | 上海华虹Nec电子有限公司 | 结合高密度和低密度低介电常数材料与铜的后道集成工艺 |
US20080241499A1 (en) * | 2007-03-26 | 2008-10-02 | Interuniversitair Microelektronica Centrum (Imec) | Method for treating a damaged porous dielectric |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751188A (zh) * | 2011-11-10 | 2012-10-24 | 上海华力微电子有限公司 | 超低介电材料的化学机械抛光方法 |
CN102751188B (zh) * | 2011-11-10 | 2015-05-20 | 上海华力微电子有限公司 | 超低介电材料的化学机械抛光方法 |
CN103390577A (zh) * | 2012-05-09 | 2013-11-13 | 中芯国际集成电路制造(上海)有限公司 | 低k介质阻挡层及其形成方法 |
CN103390577B (zh) * | 2012-05-09 | 2015-12-02 | 中芯国际集成电路制造(上海)有限公司 | 低k介质阻挡层及其形成方法 |
CN108962873A (zh) * | 2018-09-04 | 2018-12-07 | 长鑫存储技术有限公司 | 复合双大马士革结构及其制备方法 |
CN108962873B (zh) * | 2018-09-04 | 2023-07-04 | 长鑫存储技术有限公司 | 复合双大马士革结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
CN1162902C (zh) | 导电连线的制造方法 | |
US20070218677A1 (en) | Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines | |
CN108183087B (zh) | 用于形成应力降低装置的方法 | |
CN102420107B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
CN102364670A (zh) | 金属铜大马士革互联结构的制造方法 | |
CN102446827A (zh) | 一种去除金属层冗余金属填充的制造工艺 | |
CN102332399A (zh) | 超低介电材料的化学机械抛光方法 | |
CN102412191B (zh) | 可检测大马士革籽晶层和阻挡层的透射电镜样品制备方法 | |
CN102376684A (zh) | 铜互连结构及其制作方法 | |
CN102751188A (zh) | 超低介电材料的化学机械抛光方法 | |
CN101192513A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
CN103337474B (zh) | 半导体器件的制造方法 | |
CN102420108A (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
CN102013410A (zh) | 电感元件及其形成方法 | |
CN101937864B (zh) | 接触孔填充方法 | |
CN102339790A (zh) | 半导体器件制作方法 | |
CN102496598A (zh) | 一种去除铜互连中阻挡层残留的方法 | |
CN102693935A (zh) | 互连结构的制造方法 | |
CN102509705A (zh) | 化学机械抛光后损伤的超低介电常数薄膜的修复方法 | |
CN102969271A (zh) | 半导体器件及其制作方法 | |
CN102339792A (zh) | 半导体器件制作方法 | |
CN102446825A (zh) | 一种去除金属层冗余金属填充的制造工艺 | |
CN109935549B (zh) | 金属互连线的形成方法 | |
CN102376631B (zh) | 制备双大马士革结构的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120125 |