CN102376684A - 铜互连结构及其制作方法 - Google Patents

铜互连结构及其制作方法 Download PDF

Info

Publication number
CN102376684A
CN102376684A CN201110383348XA CN201110383348A CN102376684A CN 102376684 A CN102376684 A CN 102376684A CN 201110383348X A CN201110383348X A CN 201110383348XA CN 201110383348 A CN201110383348 A CN 201110383348A CN 102376684 A CN102376684 A CN 102376684A
Authority
CN
China
Prior art keywords
copper
medium layer
layer
connected medium
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110383348XA
Other languages
English (en)
Other versions
CN102376684B (zh
Inventor
赵宇航
康晓旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201110383348.XA priority Critical patent/CN102376684B/zh
Priority to PCT/CN2011/084278 priority patent/WO2013075375A1/en
Priority to US14/125,314 priority patent/US9269613B2/en
Publication of CN102376684A publication Critical patent/CN102376684A/zh
Application granted granted Critical
Publication of CN102376684B publication Critical patent/CN102376684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种铜互连结构及其制作方法，该铜互连结构，包括衬底上的互连介质层，所述互连介质层自下而上包括第一互连介质层和第二互连介质层，还包括贯穿第一互连介质层和第二互连介质层的多个通孔或沟槽，所述通孔或沟槽之间的第一互连介质层中包含空腔，所述空腔顶部为第二互连介质层，所述空腔底部为衬底。所述铜互连的制作方法与CMOS工艺兼容，通过采用牺牲层来在互连介质层之间形成空腔，降低了介质层的介电常数，从而降低了铜互连RC延迟，提高了芯片性能，且所述制作方法中在介质层中形成空腔的步骤中的图形化工艺与后续用于形成铜互连的沟槽或通孔的图形化工艺采用同一张光刻板来完成，生产成本低。

Description

铜互连结构及其制作方法
技术领域
本发明涉及半导体领域，特别涉及一种铜互连结构及其制作方法。
背景技术
现在社会信息量急剧增加，对信息的处理、传输和存储提出越来越高的要求。作为信息产业的支柱，半导体产业尤其是CMOS技术在这一需求的推动下，一直按摩尔定律高速发展，成为近50年发展最迅猛的产业。
随着CMOS技术的高速发展，芯片上器件的集成度不断提高，芯片速度也越来越快。为了满足器件集成度和速度的需求，Cu互连逐渐取代传统Al互连成为主流，同时互连的线宽也不断减小，布线密度也越来越高，线间间距也越来越小，引起寄生电容急剧增大。
器件的延迟和互连的延迟共同决定着电路的最高工作频率。随着器件尺寸的不断缩小，互连延迟已经超越了器件级延迟，成为影响电路工作频率的主要因素；low-k介质的使用可以降低互连引入的寄生电容，然而其应用也带来很多其它问题，如集成问题、可靠性问题等等，同时low-k材料介电常数也将在1.5左右达到极限。预计CVD法淀积low-k材料的应用可以继续到2020年，但后Cu互连技术(包括光互连、碳纳米材料互连、空腔隔离等技术)的研发已刻不容缓。
应用到后道互连的低k材料可以极大地降低互连延迟，改善芯片性能。然而业界向低k(大致定义为体材料k≤3.0)材料的转变所花的时间比以前预计的时间要长，这是因为低k介质固有较差的机械和化学稳定性导致其装配性能较差，同时带来严峻的可靠性问题。
为了改善互连性能，早在1998年就已引入铜和二氧化硅的互连工艺，然而降低后道绝缘体介电常数的要求却一直难以实现。掺氟的二氧化硅(k＝3.7)直到180nm技术代才被引入，而到90nm技术代k＝2.7～3.0的绝缘材料还没有被广泛使用，这是因为利用双大马士革铜工艺对这些材料的集成中产生的可靠性和成品率问题比实际预测的更具挑战性。
现有先进CMOS技术中一般将互连定义为3个类型层次，分别是局部互连(local interconnect)、中间互连(intermediate interconnect)和全局互连(global interconnect)，其中局部互连为布线密度最高、线间间距尺寸最小的层次，处于互连结构的底层，包括contact、metal1、via1、metal2、via2等层次，因其尺寸较小布线密度较高，更容易受到寄生电容引起的性能和可靠性影响；而中间互连和全局互连尺寸比较大，布线密度较低，故而受到小尺寸效应的影响相对较小。
发明内容
本发明的目的是提供一种铜互连结构及其制作方法，通过在介质层中形成空腔，以降低介质层的介电常数，从而降低互连RC延迟，提高芯片性能。
本发明提供一种铜互连结构，包括衬底上的互连介质层，所述互连介质层自下而上包括第一互连介质层和第二互连介质层，还包括贯穿第一互连介质层和第二互连介质层的多个通孔或沟槽，所述通孔和沟槽内填充铜，形成铜互连，所述通孔或沟槽之间的第一互连介质层中包含空腔，所述空腔顶部为第二互连介质层，所述空腔底部为衬底。
作为优选：所述空腔上半部分呈梯形，下半部分呈矩形。
作为优选：所述空腔顶部的宽度小于底部的宽度，所述空腔顶部的宽度为10nm-300nm。
本发明还提供一种铜互连的制作方法，该方法包括以下步骤：
在衬底上沉积牺牲层；
涂覆光刻胶，光刻形成多个第一窗口，刻蚀第一窗口内的牺牲层，形成多个第一沟槽或通孔；
采用光刻胶缩减工艺，形成多个第二窗口，每个所述第二窗口大于第一窗口；
刻蚀第二窗口内的牺牲层，形成顶部呈倒梯形的多个沟槽或通孔，去除光刻胶；
在上述结构表面填充第一互连介质层，覆盖牺牲层；
化学机械研磨牺牲层上的第一互连介质层，同时去除部分牺牲层，形成释放口；
去除牺牲层；
在上述结构表面沉积第二互连介质层封住释放口，在第一互连介质层之间形成密闭空腔；
在第二互连介质层上涂覆光刻胶，光刻形成多个第三窗口，每个所述第三窗口与第一窗口对应且小于第一窗口；
刻蚀第三窗口内的第二互连介质层和第一互连介质层形成第二沟槽或通孔；
在第二沟槽或通孔内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，化学机械研磨停止在第二互连介质层上，形成铜的互连层。
作为优选：在光刻形成多个第一窗口的步骤和光刻形成多个第三窗口的步骤中采用同一光刻板，且当所述光刻形成多个第一窗口采用过曝光时，所述光刻形成多个第三窗口采用正常曝光或欠曝光；当所述光刻形成多个第一窗口采用正常曝光时，所述光刻形成多个第三窗口采用欠曝光。
作为优选：所述光刻胶缩减工艺为用O2离子体将光刻胶去除一部分，使第一窗口横向增大，在光刻胶中形成第二窗口。
作为优选：所述牺牲层的材料为非晶硅或聚酰胺。
作为优选：所述牺牲层材料为非晶硅，用XeF2去除。
作为优选：所述第一互连介质层和第二互连介质层的材料为SiO2、SION、SiN、SiC、掺有F、C、H、B或P杂质的硅基介质或低介电常数薄膜。
作为优选：所述金属势垒层的材料为Ta、TaN、Ti、TiN或CoWP。
作为优选：所述释放口的宽度为10nm-300nm。
与现有技术相比，本发明采用牺牲层在介质层中形成空腔，降低了介质层的介电常数，从而降低了铜互连RC延迟，提高了芯片性能，且所述制作方法中在介质层中形成空腔的步骤中的图形化工艺与后续用于形成铜互连的沟槽或通孔的图形化工艺采用同一张光刻板来完成，生产成本低。
附图说明
图1是本发明铜互连的制作方法的流程图。
图2a-2l是本发明第一实施例制作方法中各个工艺步骤的剖面图。
图3k-3o是本发明第二实施例制作方法中与第一实施例不同的工艺步骤的剖面图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请参阅图2l所示，该铜互连结构，包括衬底200上的互连介质层，所述互连介质层自下而上包括第一互连介质层204和第二互连介质层206，所述铜互连结构还包括贯穿第一互连介质层204和第二互连介质层206的多个通孔或沟槽，所述通孔或沟槽内填充铜，形成铜互连210，所述通孔或沟槽之间的第一互连介质层204中包括空腔207，所述空腔207顶部为第二互连介质层206，所述空腔207底部为衬底200，所述空腔207的上半部分呈梯形，所述空腔207的下半部分呈矩形。所述空腔207顶部的宽度小于底部的宽度，所述空腔207顶部的宽度为10nm-300nm。所述衬底200可以预先制作有器件层和/或互连层。
图1示出了本发明铜互连的制作方法的流程图。
请参阅图1所示，在本发明第一实施例中，铜互连的制作方法，包括以下步骤：
在步骤101中，如图2a所示，在衬底200上沉积牺牲层201；
在步骤102中，如图2b所示，在牺牲层201上涂覆光刻胶202，采用一光刻板，通过光刻形成多个第一窗口202a，接着如图2c所示，刻蚀第一窗口202a内的部分牺牲层201，形成多个第一沟槽203，所述牺牲层的材料为非晶硅或聚酰胺，根据牺牲层材料的不同，去除牺牲层有用干法释放、湿法刻蚀或热分解工艺，在本实施例中所述牺牲层201为非晶硅，用XeF2去除；
在步骤103中，如图2d所示，采用光刻胶缩减(PR trim)工艺，在光刻胶202内形成多个第二窗口202b，每个所述第二窗口202b大于第一窗口202a，所述光刻胶缩减工艺为用O2离子体将光刻胶202去除一部分，使第一窗口202a横向增大，形成第二窗口202b。
在步骤104中，如图2e所示，刻蚀第二窗口202b内的牺牲层201，形成顶部呈倒梯形的多个第二沟槽203’，由于牺牲层201顶角接受角度为270度(见图2d)，能够接受来自各个方向的刻蚀气体的作用，从而形成顶部呈倒梯形的第二沟槽203’，然后去除光刻胶202。在理想的工艺条件下，在步骤102中，刻蚀第一窗口202a内的牺牲层201，形成多个第一沟槽203，可以不保留部分牺牲层201，也能达到形成顶部呈倒梯形的第二沟槽203’的效果；
在步骤105中，如图2f所示，在上述结构表面，即第二沟槽203’内及牺牲层201上沉积第一互连介质层204；
在步骤106中，如图2g所示，化学机械研磨牺牲层201上的第一互连介质层204，同时去除部分牺牲层201，形成释放口205，所述释放口205的宽度为10nm-300nm；
在步骤107中，如图2h所示，去除牺牲层201；
在步骤108中，如图2i所示，在上述结构表面沉积第二互连介质层206封住释放口205，由于释放口205尺寸小，在沉积第二互连介质层206时易封住，第一互连介质层204之间形成空腔(air gap)207，所述第一互连介质层204和第二互连介质层206的材料为SiO2、SION、SiN、SiC、掺有F、C、H、B或P杂质的硅基介质或低介电常数薄膜；
在步骤109中，如图2j所示，在第二互连介质层206上涂覆光刻胶208，利用步骤102中所采用的光刻板，通过光刻形成多个第三窗口208a，每个所述第三窗口208a与第一窗口202a对应且小于第一窗口202a，其中，当步骤102形成第一窗口202a采用过曝光时，所述第三窗口208a采用正常曝光或欠曝光形成；当步骤102形成第一窗口202a采用正常曝光时，所述第三窗口208a采用欠曝光形成；
在步骤110中，如图2k所示，刻蚀所述第三窗口208a内的第二互连介质层206和第一互连介质层204形成第三沟槽209，去除光刻胶208；
在步骤111中，如图2l所示，在第三沟槽209内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，化学机械研磨停止在第二互连介质层206上，形成铜的互连层210，所述铜的势垒层的材料为Ta、TaN、Ti、TiN或CoWP。
第二实施例，制作通孔和沟槽的铜互连结构，包括以下步骤：
第二实施例的前续步骤与第一实施例从步骤101至步骤110相同，如图3k所示，已在第一互连介质层304之间形成空腔307，并形成贯穿第二、第一互连介质层306、304的通孔309。
不同之处在于，在后续步骤，如图3l所示，在上述结构上涂覆光刻胶310，如图3m所示，光刻形成第四窗口310a，再如图3n所示，刻蚀第四窗口310a内的部分第二互连介质层306形成沟槽311，去除光刻胶310；
如图3o所示，在通孔309和沟槽311内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，化学机械研磨停止在第二互连介质层306上，形成铜的互连层312。
实施例二中采用双大马士革形成通孔309和沟槽311的步骤可以互换。
本发明通过采用牺牲层来在互连介质层之间形成空腔，降低了介质层的介电常数，从而降低了铜互连RC延迟，提高了芯片性能，且所述制作方法中在介质层中形成空腔的步骤中的图形化工艺与后续用于形成铜互连的沟槽或通孔的图形化工艺采用同一张光刻板来完成，生产成本低。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (11)

1.一种铜互连结构，包括衬底上的互连介质层，其特征在于：所述互连介质层自下而上包括第一互连介质层和第二互连介质层，所述铜互连结构还包括贯穿第一互连介质层和第二互连介质层的多个通孔或沟槽，所述通孔和沟槽内填充铜，形成铜互连，所述通孔或沟槽之间的第一互连介质层中包含空腔，所述空腔顶部为第二互连介质层，所述空腔底部为衬底。
2.根据权利要求1所述的铜互连结构，其特征在于：所述空腔的上半部分呈梯形，所述空腔的下半部分呈矩形。
3.根据权利要求1所述的铜互连结构，其特征在于：所述空腔顶部的宽度小于底部的宽度，所述空腔顶部的宽度为10nm-300nm。
4.一种铜互连的制作方法，其特征在于，包括以下步骤：
在衬底上沉积牺牲层；
涂覆光刻胶，光刻形成多个第一窗口，刻蚀第一窗口内的牺牲层，形成多个第一沟槽或通孔；
采用光刻胶缩减工艺，形成多个第二窗口，每个所述第二窗口大于第一窗口；
刻蚀第二窗口内的牺牲层，形成顶部呈倒梯形的多个沟槽或通孔，去除光刻胶；
在上述结构表面填充第一互连介质层，覆盖牺牲层；
化学机械研磨牺牲层上的第一互连介质层，同时去除部分牺牲层，形成释放口；
去除牺牲层；
在上述结构表面沉积第二互连介质层封住释放口，在第一互连介质层之间形成密闭空腔；
在第二互连介质层上涂覆光刻胶，光刻形成多个第三窗口，每个所述第三窗口与第一窗口对应且小于第一窗口；
刻蚀第三窗口内的第二互连介质层和第一互连介质层形成第二沟槽或通孔；
在第二沟槽或通孔内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，化学机械研磨停止在第二互连介质层上，形成铜的互连层。
5.根据权利要求4所述的铜互连的制作方法，其特征在于：在光刻形成多个第一窗口的步骤和光刻形成多个第三窗口的步骤中采用同一光刻板，且当所述光刻形成多个第一窗口采用过曝光时，所述光刻形成多个第三窗口采用正常曝光或欠曝光；当所述光刻形成多个第一窗口采用正常曝光时，所述光刻形成多个第三窗口采用欠曝光。
6.根据权利要求4所述的铜互连的制作方法，其特征在于：所述光刻胶缩减工艺为用O2离子体将光刻胶去除一部分，使第一窗口横向增大，在光刻胶中形成第二窗口。
7.根据权利要求4所述的铜互连的制作方法，其特征在于：所述牺牲层的材料为非晶硅或聚酰胺。
8.根据权利要求7所述的铜互连的制作方法，其特征在于：所述牺牲层材料为非晶硅，用XeF2去除。
9.根据权利要求4所述的铜互连的制作方法，其特征在于：所述第一互连介质层和第二互连介质层的材料为SiO2、SION、SiN、SiC、掺有F、C、H、B或P杂质的硅基介质或低介电常数薄膜。
10.根据权利要求4所述的铜互连的制作方法，其特征在于：所述金属势垒层的材料为Ta、TaN、Ti、TiN或CoWP。
11.根据权利要求4所述的铜互连的制作方法，其特征在于：所述释放口的宽度为10nm-300nm。
CN201110383348.XA 2011-11-25 2011-11-25 铜互连结构及其制作方法 Active CN102376684B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110383348.XA CN102376684B (zh) 2011-11-25 2011-11-25 铜互连结构及其制作方法
PCT/CN2011/084278 WO2013075375A1 (en) 2011-11-25 2011-12-20 Copper interconnect structure and method for manufacturing the same
US14/125,314 US9269613B2 (en) 2011-11-25 2011-12-20 Copper interconnect structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110383348.XA CN102376684B (zh) 2011-11-25 2011-11-25 铜互连结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102376684A true CN102376684A (zh) 2012-03-14
CN102376684B CN102376684B (zh) 2016-04-06

Family

ID=45795055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110383348.XA Active CN102376684B (zh) 2011-11-25 2011-11-25 铜互连结构及其制作方法

Country Status (3)

Country Link
US (1) US9269613B2 (zh)
CN (1) CN102376684B (zh)
WO (1) WO2013075375A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811464A (zh) * 2012-11-07 2014-05-21 国际商业机器公司 铜互连结构及其制造方法
CN109103168A (zh) * 2018-08-06 2018-12-28 上海华虹宏力半导体制造有限公司 金属连线之间形成真空气隙的方法和金属连线结构
CN113539955A (zh) * 2021-08-05 2021-10-22 长鑫存储技术有限公司 半导体结构及其制作方法
US11276763B2 (en) 2014-11-18 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts for highly scaled transistors

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224591A1 (en) * 2002-05-31 2003-12-04 Applied Materials, Inc. Airgap for semiconductor devices
US20040063305A1 (en) * 2002-09-26 2004-04-01 Grant Kloster Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US20040087133A1 (en) * 2002-10-31 2004-05-06 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372079A (ja) 1989-08-10 1991-03-27 Asahi Glass Co Ltd 薄膜の製造方法
JPH09172079A (ja) * 1995-12-20 1997-06-30 Nec Corp 半導体装置およびその製造方法
WO1999023832A1 (en) * 1997-10-31 1999-05-14 Daewoo Electronics Co., Ltd. Method for manufacturing thin film actuated mirror array in an optical projection system
US6984581B2 (en) * 2000-12-21 2006-01-10 Intel Corporation Structural reinforcement of highly porous low k dielectric films by ILD posts
CN100372113C (zh) * 2002-11-15 2008-02-27 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
US7772702B2 (en) * 2006-09-21 2010-08-10 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
KR101536333B1 (ko) * 2009-03-26 2015-07-14 삼성전자주식회사 배선 구조물 및 이의 형성 방법
US8298911B2 (en) * 2009-03-26 2012-10-30 Samsung Electronics Co., Ltd. Methods of forming wiring structures
DE102009023251B4 (de) * 2009-05-29 2011-02-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
US7790601B1 (en) * 2009-09-17 2010-09-07 International Business Machines Corporation Forming interconnects with air gaps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224591A1 (en) * 2002-05-31 2003-12-04 Applied Materials, Inc. Airgap for semiconductor devices
US20040063305A1 (en) * 2002-09-26 2004-04-01 Grant Kloster Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US20040087133A1 (en) * 2002-10-31 2004-05-06 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811464A (zh) * 2012-11-07 2014-05-21 国际商业机器公司 铜互连结构及其制造方法
CN103811464B (zh) * 2012-11-07 2016-03-30 国际商业机器公司 铜互连结构及其制造方法
US11276763B2 (en) 2014-11-18 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts for highly scaled transistors
CN109103168A (zh) * 2018-08-06 2018-12-28 上海华虹宏力半导体制造有限公司 金属连线之间形成真空气隙的方法和金属连线结构
CN109103168B (zh) * 2018-08-06 2020-07-31 上海华虹宏力半导体制造有限公司 金属连线之间形成真空气隙的方法和金属连线结构
CN113539955A (zh) * 2021-08-05 2021-10-22 长鑫存储技术有限公司 半导体结构及其制作方法
WO2023010808A1 (zh) * 2021-08-05 2023-02-09 长鑫存储技术有限公司 半导体结构及其制作方法
CN113539955B (zh) * 2021-08-05 2024-02-06 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
WO2013075375A1 (en) 2013-05-30
CN102376684B (zh) 2016-04-06
US9269613B2 (en) 2016-02-23
US20140138835A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN103137554B (zh) 形成半导体装置的方法
US20180033691A1 (en) Semiconductor devices and methods of manufacturing the same
CN105830211A (zh) 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
US9818689B1 (en) Metal-insulator-metal capacitor and methods of fabrication
CN104716182B (zh) 自对准作用沟槽触点
CN102376684A (zh) 铜互连结构及其制作方法
CN104659083A (zh) 栅极保护盖及其形成方法
CN102315163A (zh) 超低介电常数薄膜铜互连的制作方法
CN102332425A (zh) 一种提升铜互连技术中抗电迁移特性的方法
CN102364673A (zh) 一种铜互连的形成方法
CN105609431A (zh) 半导体结构及其形成方法
US9230855B2 (en) Interconnect structure and forming method thereof
TWI668728B (zh) 用作互連之虛擬閘極及其製法
US20150340326A1 (en) Shunt of p gate to n gate boundary resistance for metal gate technologies
CN103151296B (zh) 部分气隙低k沉积的集成技术
CN102543845A (zh) 半导体器件及其制作方法
CN102760696A (zh) 通孔优先铜互连制作方法
US20080122104A1 (en) Damascene interconnect structure having air gaps between metal lines and method for fabricating the same
CN113793852A (zh) 自对准图形工艺方法及金属互连结构
CN102324403B (zh) 超低介电常数薄膜铜互连的制作方法
CN102339790A (zh) 半导体器件制作方法
CN102332399A (zh) 超低介电材料的化学机械抛光方法
CN102082118A (zh) 制备双大马士革结构的方法
CN103247601B (zh) 铜互连结构及其制造方法
CN102420212A (zh) 超低介电常数薄膜铜互连结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant