KR102264033B1 - 무전해 도금액을 이용한 관통전극의 형성방법 - Google Patents

무전해 도금액을 이용한 관통전극의 형성방법 Download PDF

Info

Publication number
KR102264033B1
KR102264033B1 KR1020150001759A KR20150001759A KR102264033B1 KR 102264033 B1 KR102264033 B1 KR 102264033B1 KR 1020150001759 A KR1020150001759 A KR 1020150001759A KR 20150001759 A KR20150001759 A KR 20150001759A KR 102264033 B1 KR102264033 B1 KR 102264033B1
Authority
KR
South Korea
Prior art keywords
plating solution
hole
electroless
cobalt
copper
Prior art date
Application number
KR1020150001759A
Other languages
English (en)
Other versions
KR20150099392A (ko
Inventor
케이이치 타나카
프리앙가 퍼다나 푸트라
Original Assignee
미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 filed Critical 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Publication of KR20150099392A publication Critical patent/KR20150099392A/ko
Application granted granted Critical
Publication of KR102264033B1 publication Critical patent/KR102264033B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명에 의하면, 관통전극의 형성방법으로서, 기판에 형성된 구멍의 측벽에 대하여, (1) 적어도 코발트 이온 또는 니켈 이온, 착화제, 환원제 및 pH조정제를 함유하는 무전해 코발트 도금액 또는 무전해 니켈 도금액을 이용하여, 상기 구멍의 입구로부터 상기 구멍의 중앙부에 구리에 대한 확산방지층인 금속합금막을 형성하는 공정, (2) 적어도 코발트 이온 또는 니켈 이온, 착화제, 환원제, pH조정제 및 아미노기를 갖는 폴리머를 함유하는 무전해 코발트 도금액 또는 무전해 니켈 도금액을 이용하여, 상기 구멍의 중앙부로부터 상기 구멍의 바닥에 확산방지층인 금속합금막을 형성하는 공정, 및 (3) 무전해 구리 도금액을 이용하여, (1) 공정 및 (2) 공정에서 형성된 확산방지층 상에 구리 시드층을 적층하는 공정을 갖는, 상기 관통전극의 형성방법을 제공할 수 있다.

Description

무전해 도금액을 이용한 관통전극의 형성방법{Method for forming through electrodes using electroless plating solution}
본 발명은, 실리콘 기판에 관통전극을 형성하는 방법에 관한 것으로, 상세하게는, 기판에 형성된 구멍의 측벽에 무전해 도금법에 의해 구리에 대한 확산방지층을 형성하고, 나아가 이 확산방지층 상에 구리 시드층을 적층하는 방법에 관한 것이다.
Si관통전극(through-silicon via, TSV)이란, 전자부품인 반도체의 실장기술 중 하나이며, 실리콘제 반도체칩의 내부를 수직으로 관통하는 전극이다.
실장면적의 공간 절약화, 처리속도의 개선, 소비전력의 저감과 같은 과제에 대응하기 위하여, 실리콘, 유리, 세라믹 등에 관통전극을 형성하고, 반도체칩을 적층하는 방법이 제안되어 있으며, 그 중에서도 기재에 실리콘을 사용한 실리콘 관통비아(TSV)를 중심으로 한 연구가 활발하다. TSV는, 실리콘 기판에 관통구멍을 뚫은 후, 관통구멍 측벽에 실리콘 산화막이나 폴리이미드 등의 절연층을 형성하고, 관통구멍내에 도전체인 구리를 충전함으로써 형성된다.
도 1에 TSV 형성공정의 일례를 나타낸다. 우선, 배선층이 형성된 웨이퍼에 DRIE 등으로 비아를 형성하고(도 1a), 절연용 산화막, 배리어 메탈층, 추가로 도통용 시드를 성막한 후(도 1b), 전기도금에 의해 비아 내부에 구리를 충전한다(도 1c). 웨이퍼 표층에 석출한 잉여의 구리를 CMP로 제거함과 함께 평탄화하고(도 1d), 그 후 웨이퍼 이면을 깎아서 박층화하여, 이면까지 관통하는 TSV를 형성한다(도 1e). 이것을 땜납 등의 접합층을 개재하여 적층함으로써 하나의 패키지가 된다(도 1f).
도전체인 구리는 통상 전기구리도금에 의해 충전되는 점에서, 전기구리도금을 개시하기 위한 구리 시드층의 형성, 및, 구리가 실리콘내에 확산되는 것을 방지하기 위하여, 절연층과 구리 시드층의 사이에 탄탈(Ta)이나 티탄(Ti)합금 등의 확산방지층을 형성할 필요가 있다. 확산방지층은, 통상, 물리증착(PVD)이나 화학증착(CVD)에 의해 성막되는데, 관통구멍의 상부에 금속이 퇴적되기 쉬워, 막의 스텝 커버리지(관통구멍 바닥부의 막두께와 구멍 상부의 막두께의 비)가 낮은 것이 과제가 되어 있으며, 충분한 스텝 커버리지가 필요하다고 일컬어지고 있다
또한, PVD나 CVD를 대체하는 방법으로서, 무전해 도금법에 의한 관통구멍 측벽에 대한 확산방지층, 구리 시드층의 성막수법이 제안되어 있는데(특허문헌 1), 무전해 도금법에 있어서도 관통구멍 상부에 있어서 금속이 퇴적되기 쉬운 것에 변함은 없으므로, 스텝 커버리지의 개선이 필요하다.
관통구멍 측벽의 막두께를 균일하게 하고, 스텝 커버리지를 개선하기 위하여, 통상 바텀업제가 사용된다. 특허문헌 2에 바텀업제로서, 비스-(3-설포프로필)디설파이드와 같은 황계 유기 화합물이 사용되고 있다. 또한, 특허문헌 3은, 무전해 니켈 도금액에 폴리에틸렌이민을 첨가하는 방법을 제안하고 있다.
무전해 도금법에 의한 확산방지층은, 특허문헌 4에 황계 바텀업제의 첨가량을 조정하면서 처리를 행함으로써, 관통구멍 측벽에 균일한 막두께의 층을 형성가능한 것으로 하고 있다. 그러나, 확산방지층 형성시에 황계 바텀업제를 사용한 후, 다음 공정인 구리 시드층을 적층할 때, 확산방지층 상에 대한 구리의 무전해 퇴적반응이 억제되고, 구리에 비해 비금속(卑金屬)인 코발트 합금 또는 니켈 합금이, 구리에 의한 산화에 의해 용해되어, 확산방지층과 구리 시드층의 적층불량의 원인으로 되어 있다. 이 점에서, 확산방지층을 소실시키지 않으면서, 구리 시드층을 적층하기 위한 수법이 절실히 요구되고 있다.
일본특허공개 2003-203914호 공보 일본특허공개 2010-185113호 공보 일본특허공표 2014-513213호 공보 일본특허공개 2013-251344호 공보
본 발명은, 상기 종래기술에 있어서의 문제 중 적어도 하나를 해결하는 것을 과제로 한다. 나아가, 본 발명은, 기판에 형성된 구멍의 측벽에 대하여 균일한 두께의 확산방지층 및 구리 시드층을 적층하여, 충분한 스텝 커버리지를 갖는 관통전극을 형성하는 방법을 제공하는 것을 과제로 한다.
본 발명자들은, 상기 과제를 해결하기 위하여, 확산방지층 형성시에 사용하는 첨가제의 종류, 무전해 도금액의 조성, 성막순서를 예의 검토한 결과, 이하의 본 발명에 의해 구멍 측벽에 재현성 좋게 균일한 두께의 금속 합금막(확산방지층)을 퇴적시키는 것이 가능한 것을 발견하였다.
즉 본 발명은, 이하와 같다.
<1> 관통전극의 형성방법으로서, 기판에 형성된 구멍의 측벽에 대하여, (1)적어도 코발트 이온 또는 니켈 이온, 착화제, 환원제 및 pH조정제를 함유하는 무전해 코발트 도금액 또는 무전해 니켈 도금액을 이용하여, 상기 구멍의 입구로부터 상기 구멍의 중앙부에 구리에 대한 확산방지층인 금속합금막을 형성하는 공정,
(2) 적어도 코발트 이온 또는 니켈 이온, 착화제, 환원제, pH조정제 및 아미노기를 갖는 폴리머를 함유하는 무전해 코발트 도금액 또는 무전해 니켈 도금액을 이용하여, 상기 구멍의 중앙부로부터 상기 구멍의 바닥에 확산방지층인 금속합금막을 형성하는 공정, 및
(3) 무전해 구리 도금액을 이용하여, (1)공정 및 (2)공정에서 형성된 확산방지층 상에 구리 시드층을 적층하는 공정을 갖는, 상기 관통전극의 형성방법이다.
<2> 상기 아미노기를 갖는 폴리머의 함유량이, 도금액 전량에 대하여 0.0001질량%~0.02질량%인, 상기 <1>에 기재된 관통전극의 형성방법이다.
<3> 상기 아미노기를 갖는 폴리머가, 알릴아민 중합체, 디알릴아민 중합체, 또는, 알릴아민 혹은 디알릴아민을 포함하는 공중합체인, 상기 <1> 또는 <2>에 기재된 관통전극의 형성방법이다.
<4> (1)공정 및 (2)공정에서 사용하는 도금액이, 텅스텐 및/또는 몰리브덴을 함유하는, 상기 <1> 내지 <3> 중 어느 하나에 기재된 관통전극의 형성방법이다.
<5> 상기 구멍의 바닥에 있어서의 금속합금막의 막두께(S)와, 상기 구멍의 입구에 있어서의 금속합금막의 막두께(C)의 비(스텝 커버리지(S/C)×100%)가 30~300%인, 상기 <1> 내지 <4> 중 어느 하나에 기재된 관통전극의 형성방법이다.
본 발명에 있어서의 무전해 도금액 및 배선형성방법을 이용함으로써, 기판에 형성된 구멍의 측벽에 대하여 균일한 두께의 확산방지층, 구리 시드층을 적층할 수 있다.
도 1은, 종래기술에 있어서의 TSV 형성공정의 일례를 나타낸 개략도이다.
도 2A는, 무전해 도금액에 의해, 기재에 형성된 관통구멍에 있어서 측벽형성이 곤란한 구멍의 입구로부터 중앙부에 확산방지층이 형성되는 상태를 나타낸 개략도이다. 도 2B는, 아미노기를 갖는 폴리머를 첨가한 무전해 도금액에 의해, 구멍의 중앙부로부터 바닥에 확산방지층이 형성되는 상태를 나타낸 개략도이다. 도 2C는, 확산방지층 상에 무전해 구리 도금액에 의해, 구리 시드층이 형성되는 상태를 나타낸 개략도이다.
이하, 본 발명을 상세하게 설명한다.
본 발명에 사용되는 확산방지층 형성용의 무전해 도금액은, 금속염, 착화제, 환원제 및 pH조정제를 포함하는 수용액이며, 각각을 임의의 비율로 혼합하여 이용된다. 금속염은, 코발트 화합물 또는 니켈 화합물을 들 수 있고, 또한, 금속막을 합금화하기 위하여 텅스텐 및/또는 몰리브덴이 포함되는 경우도 있다. 착화제는 금속 이온이 수산화물로서 침전하지 않도록 금속 이온을 착체화하여 무전해 도금액 중에서의 안정성을 향상시키기 위한 것이다. 환원제는, 금속 이온을 환원하기 위한 것이며, pH조정제는 도금액의 pH를 조정하는 것이다.
본 발명에 사용되는 코발트 이온의 공급원으로서의 코발트 화합물로는, 수용성의 코발트염을 이용할 수 있다. 예를 들면, 황산코발트, 염화코발트, 아세트산코발트, 질산코발트 등의 코발트염이 바람직하게 이용되며, 이들에만 한정되지 않고, 코발트 이온을 방출하는 모든 화합물을 포함한다.
무전해 도금액에 포함되는 코발트 이온 농도로는 0.005~0.5mol/L가 호적하며, 보다 바람직하게는 0.01~0.4mol/L이며, 특히 0.02~0.3mol/L가 바람직하지만, 이들 농도에 한정되지 않고, 적절히 호적한 농도를 결정할 수 있다.
본 발명에 사용되는 니켈 이온의 공급원으로서의 니켈 화합물로는, 수용성의 니켈염을 이용할 수 있다. 예를 들면, 황산니켈, 염화니켈, 아세트산니켈, 질산니켈 등의 니켈염이 바람직하게 이용되며, 이들에만 한정되지 않고, 니켈 이온을 방출하는 모든 화합물을 포함한다.
무전해 도금액에 포함되는 니켈 이온 농도로는 0.005~0.5mol/L가 호적하며, 보다 바람직하게는 0.01~0.4mol/L이며, 특히 0.02~0.3mol/L가 바람직하지만, 이들 농도에 한정되지 않고, 적절히 호적한 농도를 결정할 수 있다.
본 발명에 바람직하게 사용되는 텅스텐산 이온의 공급원으로서의 텅스텐 화합물로는, 예를 들면, 텅스텐산, 텅스텐산나트륨, 텅스텐산암모늄이 이용되며, 이들에만 한정되지 않고, 텅스텐산 이온을 방출하는 모든 화합물을 포함한다.
무전해 도금액에 포함되는 텅스텐산 이온 농도로는 0.005~0.5mol/L가 호적하며, 보다 바람직하게는 0.01~0.4mol/L이며, 특히 0.05~0.3mol/L가 바람직하지만, 이들 농도에 한정되지 않고, 적절히 호적한 농도를 결정할 수 있다.
본 발명에 바람직하게 사용되는 몰리브덴산 이온의 공급원으로서의 몰리브덴 화합물로는, 예를 들면, 몰리브덴산, 몰리브덴산나트륨, 몰리브덴산암모늄이 이용되며, 이들에만 한정되지 않고, 몰리브덴산 이온을 방출하는 화합물의 전부를 포함한다.
무전해 도금액에 포함되는 몰리브덴산 이온 농도로는 0.005~0.5mol/L가 호적하며, 보다 바람직하게는 0.01~0.4mol/L이며, 특히 0.05~0.3mol/L가 바람직하지만, 이들 농도에 한정되지 않고, 적절히 호적한 농도를 결정할 수 있다.
본 발명에서 사용되는 착화제로는, 코발트 이온 또는 니켈 이온과 착체를 형성하는 것이 이용된다. 착화제로서 특별히 한정되지 않지만, 예를 들면, 구연산, 주석산, 글루콘산, 말산과 같은 하이드록시카르본산 등을 호적하게 이용할 수 있다.
무전해 도금액에 포함되는 착화제의 농도는, 코발트 이온, 니켈 이온 농도에 대하여 1배 등량 이상의 농도일 필요가 있으며, 2배 이상이 호적하다. 구체적으로는, 0.01~1mol/L가 호적하며, 보다 바람직하게는 0.05~0.8mol/L이며, 특히 0.1~0.6mol/L가 바람직하다. 착화제의 농도가 0.01~1mol/L일 때, 안정적으로 도금조작을 행할 수 있다.
본 발명에서 사용되는 환원제로는, 예를 들면, 차아인산, 알킬보란류 등을 이용할 수 있다. 알킬보란류는, 예를 들면, 모노알킬아민보란, 디알킬아민보란, 트리알킬아민보란 등을 들 수 있다.
무전해 도금액에 포함되는 환원제의 농도는, 0.001~0.6mol/L가 호적하며, 보다 바람직하게는 0.005~0.5mol/L이며, 특히 0.01~0.4mol/L가 바람직하다. 환원제의 농도가 0.001~0.6mol/L일 때, 도금막의 형성을 안정적으로 행할 수 있다.
본 발명에서 사용되는 pH조정제로는, 알칼리성의 화합물을 이용할 수 있다. 예를 들면, 수산화칼륨, 수산화나트륨, 수산화테트라메틸암모늄(TMAH) 등이 이용된다.
무전해 도금액의 pH값으로는, 7~13이 호적하며, 보다 바람직하게는 7.5~12이며, 특히 8~11이 바람직하다. pH값이 7~13일 때, 도금막의 형성을 안정적으로 행할 수 있다.
나아가 본 발명에서 사용되는 무전해 도금액에는, 알킬황산염, 알킬인산염, 알킬설폰산염 등의 계면활성제, 폴리에틸렌글리콜 등의 수용성 고분자를 첨가할 수 있다.
이들 첨가제는, 도금피막의 평활성을 향상시키는 레벨러로서의 역할을 한다. 무전해 도금액에 포함되는 계면활성제나 수용성 고분자의 농도는 1ppm~5000ppm이 호적하다.
본 발명에서 사용되는 무전해 코발트 도금액 또는 무전해 니켈 도금액에 첨가되는, 아미노기를 갖는 폴리머로는, 알릴아민 중합체, 디알릴아민 중합체, 또는, 알릴아민 혹은 디알릴아민을 포함하는 공중합체를 바람직하게 들 수 있다. 이들 폴리머는 1종 단독으로 사용할 수도 있고, 2종 이상을 혼합하여 이용할 수도 있다. 이들 폴리머는, 공적으로 알려진 시판품을 사용할 수 있고, 예를 들면, Nittobo Medical Co.,Ltd.제의 폴리알릴아민(PAA시리즈), 폴리아민(PAS시리즈) 등을 바람직하게 들 수 있다.
아미노기를 갖는 폴리머의 평균분자량은, 특별히 제한은 없지만 300~200000이 호적하며, 보다 바람직하게는 500~100000이다.
무전해 도금액 중의 아미노기를 갖는 폴리머의 농도는, 0.0001~0.02질량%가 호적하며, 보다 바람직하게는 0.0002~0.01질량%이며, 특히 0.0003~0.005질량%가 바람직하다. 아미노기를 갖는 폴리머의 농도가 0.0001질량% 미만일 때, 구멍 상부에서의 막성장 억제효과를 얻지 못하여, 균일한 막의 성막이 불가능해진다. 또한, 아미노기를 갖는 폴리머의 농도가 0.02질량%를 초과하는 경우에는, 바텀업 효과가 억제된다고 하는 문제에 더하여, 도금액에 대한 폴리머의 용해성이 악화된다고 하는 문제도 발생한다.
본 발명에 사용되는 구리 시드층 형성용 무전해 구리 도금액은, 구리염, 착화제, 환원제 및 pH조정제를 포함하는 수용액이며, 각각을 임의의 비율로 혼합하여 이용된다. 구리염은 구리 화합물이며, 구리 이온을 공급하는 것이다. 착화제는 구리 이온이 수산화물로서 침전하지 않도록 구리 이온을 착체화하여 무전해 구리 도금액 중에서의 안정성을 향상시키기 위한 것이다. 환원제는, 구리 이온을 환원하기 위한 것이며, pH조정제는 도금액의 pH를 조정하는 것이다.
본 발명에 사용되는 구리 이온의 공급원으로서의 구리 화합물로는, 수용성의 구리염을 이용할 수 있다. 예를 들면, 황산구리, 염화구리, 아세트산구리, 질산구리 등의 구리염이 바람직하게 이용되며, 이들에만 한정되지 않고, 구리 이온을 방출하는 화합물의 전부를 포함한다.
무전해 도금액에 포함되는 구리 이온 농도로는 0.001~0.5mol/L가 호적하며, 보다 바람직하게는 0.005~0.4mol/L이며, 특히 0.01~0.3mol/L가 바람직하지만, 이들 농도에 한정되지 않고, 적절히 호적한 농도를 결정할 수 있다.
본 발명에서 사용되는 착화제로는, 구리 이온과 착체를 형성하는 것이 이용된다. 착화제로서 특별히 한정되지 않지만, 예를 들면, 에틸렌디아민사아세트산, 에틸렌디아민사아세트산나트륨염과 같은 에틸렌디아민사아세트산 화합물이나 구연산, 주석산과 같은 하이드록시카르본산 등을 호적하게 이용할 수 있다.
무전해 도금액에 포함되는 착화제의 농도는, 구리 이온 농도에 대하여 1배 등량 이상의 농도일 필요가 있고, 1.5배 이상이 호적하다. 구체적으로는, 0.0015~1mol/L가 호적하며, 보다 바람직하게는 0.0075~0.8mol/L이며, 특히 0.015~0.6mol/L가 바람직하다. 착화제의 농도가 0.0015~1mol/L일 때, 안정적으로 도금조작을 행할 수 있다.
본 발명에서 사용되는 환원제로는, 예를 들면, 포름알데히드, 글리옥실산, 차아인산, 알킬보란류 등을 이용할 수 있다. 알킬보란류는, 예를 들면, 모노알킬아민보란, 디알킬아민보란, 트리알킬아민보란 등을 들 수 있다.
무전해 도금액에 포함되는 환원제의 농도는, 0.001~0.8mol/L가 호적하며, 보다 바람직하게는 0.005~0.7mol/L이며, 특히 0.01~0.6mol/L가 바람직하다. 환원제의 농도가 0.001~0.8mol/L일 때, 도금막의 형성을 안정적으로 행할 수 있다.
본 발명에서 사용되는 pH조정제로는, 알칼리성의 화합물을 이용할 수 있다. 예를 들면, 수산화칼륨, 수산화나트륨, 수산화테트라메틸암모늄(TMAH) 등이 이용된다.
무전해 도금액의 pH값으로는, 9~14가 호적하며, 보다 바람직하게는 10~13.5이며, 특히 10.5~13이 바람직하다. pH값이 9~14일 때, 도금막의 형성을 안정적으로 행할 수 있다.
나아가 본 발명에서 사용되는 무전해 구리 도금액에는, 알킬황산염, 알킬인산염, 알킬설폰산염 등의 계면활성제, 폴리에틸렌글리콜 등의 수용성 고분자, 2, 2'-비피리딜, 페난트롤린 등을 첨가할 수 있다.
이들 첨가제는, 도금피막의 평활성을 향상시키는 레벨러로서의 역할을 한다. 무전해 구리 도금액에 포함되는 계면활성제나 수용성 고분자의 농도는 1ppm~5000ppm이 호적하다.
본 발명에 있어서의 도금처리방법은, 피도금 개소에 도금액이 접촉되는 수법이면 특별히 한정되지는 않으며, 한번에 복수매 처리하는 배치식, 1매씩 처리하는 매엽식의 어느 것이어도 상관없다.
무전해 도금 처리온도로는, 40℃~90℃가 바람직하고, 보다 바람직하게는 45℃~80℃이며, 특히 50℃~70℃가 바람직하다.
본 발명의 방법에 의하면, 구멍의 바닥에 있어서의 금속합금막(확산방지층)의 막두께와 구멍의 입구에 있어서의 금속합금막(확산방지층)의 막두께의 비인 스텝 커버리지((S/C)×100%)는 30%~300%가 바람직하고, 더욱 바람직하게는 40%~250%이며, 특히 50%~200%가 바람직하다.
금속합금막의 막두께를 측정하는 방법으로는, 금속합금막 형성후의 평가기재를 구멍에 대하여 수직방향으로 할단하고, 합금막 단면을 주사형 전자현미경(SEM)을 이용하여 관찰하고, 측장함으로써 막두께를 구할 수 있다.
실시예
이하에 본 발명의 실시예와 비교예에 의해, 그 실시형태와 효과에 대하여 구체적으로 설명하는데, 본 발명은 이들 실시예에 한정되는 것은 아니다.
실시예 1~11
평가기판
평가용 기재로서, 실리콘 웨이퍼에 드라이에칭 기술을 이용하여 형성한 직경 10μm, 깊이 100μm의 구멍(L/D=10)의 측벽에, 절연층으로서 실리콘 산화막을 성막하였다. 계속해서, 실리콘 산화막 상에 커플링제에 의해 흡착층을 형성한 후, 팔라듐(Pd) 콜로이드 용액에 침지시킴으로써, 반응개시촉매인 Pd을 부착시킨 웨이퍼를 형성하였다.
무전해 코발트 도금액
황산코발트 2질량%(0.13mol/L), 착화제로서 구연산 6질량%(0.32mol/L), 텅스텐산 5질량%(0.2mol/L), 환원제로서 디메틸아민보란 0.4질량%(0.07mol/L)를 함유하고, pH조정제로서 수산화테트라메틸암모늄으로 pH값을 9.5로 한 수용액을 조제하였다.
무전해 구리 도금액
황산구리 0.5질량%(0.03mol/L), 에틸렌디아민사아세트산 4질량%(0.14mol/L), 글리옥실산 1질량%(0.14mol/L), 2,2'비피리딜 0.005질량%(50ppm), 폴리에틸렌글리콜 0.05질량%(500ppm)를 함유하고, 수산화테트라메틸암모늄으로 pH값을 12.5로 한 수용액을 조제하였다.
확산방지층 (코발트 합금막 ) 형성처리
도 2에 확산방지층 및 구리 시드층을 적층할 때의 단면 모식도를 나타낸다. 구멍을 갖는 평가기재(1)를 무전해 코발트 도금액(도 2A의 2)에 60℃에서 10분간 침지(1단째 처리)하고, 구멍 측벽의 입구로부터 중앙부에 걸쳐 코발트 합금막(확산방지층)(3)을 형성하였다.
이어서, 무전해 코발트 도금액(2)에 첨가제(4)(하기 표 1에 기재된 아미노기를 갖는 폴리머)를 첨가하고, 1단째 처리한 상기 기재를 60℃에서 30분간 침지(2단째 처리, 도 2B)하고, 구멍의 측벽의 중앙부로부터 바닥에 걸쳐 코발트 합금막(확산방지층)(3)을 형성하였다. 또한, 본 실시예에서 이용한 아미노기를 갖는 폴리머는, 모두 Nittobo Medical Co.,Ltd.제의 시판품이다.
구리 시드층 적층처리
2단째 처리한 상기 기재를 무전해 구리 도금액(5)에 45℃에서 15분간 침지하고, 코발트 합금막(3) 상에 구리 시드층(6)을 형성하였다(도 2C의 6).
코발트 합금막의 막두께 측정
코발트 합금막 형성후의 평가 기재를 구멍에 대하여 수직방향으로 할단하고, 코발트 합금막 단면을 주사형 전자현미경(SEM)을 이용하여 관찰하고, 측장함으로써 막두께를 구하였다. 또한, 구멍의 바닥에 있어서의 금속합금막(확산방지층)의 막두께와 구멍의 입구에 있어서의 금속합금막(확산방지층)의 막두께의 비인 스텝 커버리지((S/C)×100%)는 하기 (1)식에 따라서 구하였다.
스텝 커버리지는 30%~300%를 합격이라고 판정하였다.
[수학식 1]
스텝 커버리지(%)={구멍의 바닥에 있어서의 막두께(nm)}/{구멍의 입구에 있어서의 막두께(nm)}×100 ···(1)
구리 시드층 성막확인
확산방지층(코발트 합금막) 상에 구리 시드층을 적층한 후의 웨이퍼를 구멍에 대하여 수직방향으로 할단하고, 주사형 전자현미경을 이용하여, 구리의 성막 상태 및 코발트 합금막의 잔존 상태를 관찰하였다.
표 1에 2단째 처리시의 무전해 코발트 도금액 첨가제로서 각종 아미노기를 갖는 폴리머를 첨가했을 때의, 코발트 합금 막두께 및 스텝 커버리지, 구리 시드층의 성장 유무, 구리 시드층 성막시의 코발트 합금막의 소실 유무를 표 1에 나타낸다.
첨가제
 Co합금 막두께(nm)
S/C(%)		 Cu 성장 유무
 Co 소실 유무
물질명칭 첨가농도(mg/kg) 첨가농도(질량%) 입구 바닥
실시예1 폴리알릴아민 2 0.0002 115 61 53 있음 없음
실시예2 폴리알릴아민 10 0.001 104 94 90 있음 없음
실시예3 폴리알릴아민 50 0.005 98 92 94 있음 없음
실시예4 폴리디알릴아민 3 0.0003 85 90 106 있음 없음
실시예5 폴리디알릴아민 10 0.001 95 91 96 있음 없음
실시예6 폴리디알릴아민 100 0.01 98 76 78 있음 없음
실시예7 부분 메톡시카르보닐화 폴리알릴아민 10 0.001 102 93 91 있음 없음
실시예8 부분 메틸카르보닐화 폴리알릴아민 10 0.001 120 87 73 있음 없음
실시예9 폴리(알릴아민-co-디메틸알릴아민) 10 0.001 105 117 111 있음 없음
실시예10 폴리(디알릴아민염산염-co-이산화황) 10 0.001 99 105 106 있음 없음
실시예11 폴리(메틸디알릴아민) 10 0.001 144 88 61 있음 없음
실시예 1~11에서는, 스텝 커버리지 30% 이상, 300% 이하의 균일한 코발트 합금막이 형성되어 있었다. 또한, 코발트 합금막이 소실되지 않고, 구리 시드층이 형성되어 있었다.
실시예 12, 13
무전해 코발트 도금액 대신에 하기의 무전해 니켈 도금액을 사용한 것 이외는, 실시예 1과 동일하게 행하였다.
무전해 니켈 도금액
황산니켈 2질량%(0.13mol/L), 착화제로서 구연산 4질량%(0.21mol/L), 환원제로서 디메틸아민보란 0.3질량%(0.05mol/L)를 함유하고, pH조정제로서 수산화테트라메틸암모늄으로 pH값을 8.5인 수용액을 조제하였다.
니켈 합금막의 막두께 측정
니켈 합금막 형성후의 평가기재를 구멍에 대하여 수직방향으로 할단하고, 니켈 합금막 단면을, 주사형 전자현미경(SEM)을 이용하여 관찰하고, 측장함으로써 막두께를 구하였다.
또한, 구멍의 바닥에 있어서의 금속합금막(확산방지층)의 막두께와 구멍의 입구에 있어서의 금속합금막(확산방지층)의 막두께의 비인 스텝 커버리지((S/C)×100%)를 상기 (1)식에 따라 구하였다.
스텝 커버리지는 30%~300%를 합격이라고 판정하였다.
구리 시드층 성막확인
확산방지층(니켈 합금막) 상에 구리 시드층을 적층한 후의 웨이퍼를 구멍에 대하여 수직방향으로 할단하고, 주사형 전자현미경을 이용하여, 구리의 성막 상태 및 니켈 합금막의 잔존 상태를 관찰하였다.
실시예 12, 13의 무전해 도금처리 결과를 표 2에 나타낸다. 니켈 합금 막두께 및 스텝 커버리지, 구리 시드층의 성장 유무, 구리 시드층 성막시의 니켈 합금막의 소실 유무를 나타낸다.

 첨가제
 Ni 합금 막두께(nm)
S/C(%)		 Cu 성장 유무
 Ni 소실 유무
물질명칭 첨가농도
(mg/kg)		 첨가농도(질량%) 입구 바닥
실시예12 폴리알릴아민 10 0.001 83 93 112 있음 없음
실시예13 폴리디알릴아민 10 0.001 82 79 96 있음 없음
실시예 12 및 13에서는, 스텝 커버리지 30% 이상의 균일한 니켈 합금막이 성막 가능하였다. 또한, 니켈 합금막을 소실시키지 않고, 구리 시드층의 성막이 가능하였다.
비교예 1
무전해 코발트 도금액을 이용한 2단째 처리시에 첨가제(아미노기를 갖는 폴리머)를 첨가하지 않는 것 이외는, 실시예 1과 동일하게 행하였다. 표 3에 무전해 도금처리 결과를 나타낸다.

 첨가제
 Co 합금 막두께(nm)
S/C(%)		 Cu 성장 유무
 Co 소실 유무
물질명칭 첨가농도(mg/kg) 첨가농도(질량%) 입구 바닥
비교예1 첨가제 없음 0(없음) 0(없음) 497 78 16 있음 없음
비교예 1에서는, 성막의 결과, 구멍의 입구의 막두께 성장을 억제할 수 없어, 스텝 커버리지 30% 미만의 불균일한 코발트 합금막이 성막되었다.
비교예 2~7
무전해 코발트 도금액을 이용한 2단째 처리시의 첨가제에, 아미노기를 갖는 폴리머 이외의 아민 화합물을 첨가한 것 이외는, 실시예 1과 동일하게 행하였다. 표 4에 무전해 코발트 도금액 첨가제에 각종 아민 화합물을 첨가했을 때의, 코발트 합금 막두께 및 스텝 커버리지, 구리 시드층의 성장 유무, 구리 시드층 성막시의 코발트 합금막의 소실 유무를 나타낸다.
첨가제
 Co 합금 막두께(nm)
S/C(%)		 Cu 성장 유무
 Co 소실 유무
물질명칭 첨가농도(mg/kg) 첨가농도(질량%) 입구 바닥
비교예2 트리에틸렌테트라민 10 0.001 450 66 15 있음 없음
비교예3 2-아미노피리미딘 10 0.001 438 64 15 있음 없음
비교예4 3,5-디메틸-1,2,4-테트라졸 10 0.001 254 65 26 있음 없음
비교예5 하이드록실아민-o-설폰산 10 0.001 200 38 19 있음 없음
비교예6 피라졸 10 0.001 232 50 22 있음 없음
비교예7 폴리(메타크릴산에틸트리메틸암모늄) 10 0.001 397 60 15 있음 없음
비교예 2~7에서는, 성막의 결과, 구멍의 입구의 막두께 성장을 억제할 수 없어, 스텝 커버리지 30% 미만의 불균일한 코발트 합금막이 성막되어 불합격이었다.
비교예 8~10
무전해 코발트 도금액을 이용한 2단째 처리시의 첨가제에 황계 화합물을 첨가한 것 이외는, 실시예 1과 동일하게 행하였다. 표 5에 무전해 코발트 도금액 첨가제로서 황계 화합물을 첨가했을 때의, 코발트 합금 막두께 및 스텝 커버리지, 구리 시드층의 성장 유무, 구리 시드층 성막시의 코발트 합금막의 소실 유무를 나타낸다.
첨가제
 Co 합금 막두께(nm)
S/C(%)		 Cu 성장 유무
 Co 소실 유무
물질명칭 첨가농도(mg/kg) 첨가농도(질량%) 입구 바닥
비교예8 3,3'-디티오비스(1-프로판설폰산) 10 0.001 89 97 109 있음 있음
비교예9 1-알릴-3-(2-하이드록시에틸)-2-티오요소 10 0.001 144 71 49 있음 있음
비교예10 티오요소 10 0.001 162 86 53 있음 있음
비교예 8~10에서는, 무전해 구리도금 처리를 행한 결과, 구리도금막은 성장하였지만, 코발트 합금막의 소실이 보였다.
비교예 11
실시예 1의 확산방지층 형성에 있어서, 무전해 코발트 도금처리의 1단째 처리만 실시하였다. 사용한 평가용 기재, 코발트 도금액은 실시예 1과 동일한 것을 사용하였다. 성막후의 막두께 측정결과를 표 6에 나타낸다.
첨가제
 Co 합금 막두께(nm)
S/C(%)
물질명칭 첨가농도(mg/kg) 첨가농도(질량%) 입구 바닥
비교예11 1단째 처리만(첨가제 없음) 없음 없음 104 15 14
비교예 11에서는, 구멍의 측벽 저부에 있어서 막이 성장하지 않고, 스텝 커버리지 30% 미만의 불균일한 코발트 합금막이 성막되었다.
비교예 12, 13
실시예 1의 확산방지층의 형성에 있어서, 무전해 코발트 도금처리의 2단째 처리만 실시하였다. 사용한 평가용 기재, 코발트 도금액은 실시예 1과 동일한 것을 사용하고, 표 7에 기재된 아미노기를 갖는 폴리머를 첨가하였다. 성막후의 막두께 측정결과를 표 7에 나타낸다.
첨가제
 Co 합금 막두께(nm)
S/C(%)
물질명칭 첨가농도(mg/kg) 첨가농도(질량%) 입구 바닥
비교예12 2단째 처리만(폴리알릴아민) 10 0.001 성장하지 않음 89 -
비교예13 2단째 처리만(폴리디알릴아민) 10 0.001 성장하지 않음 93 -
비교예 12 및 13에서는, 관통구멍 입구에 있어서 막의 성장이 보이지 않고, 구멍의 측벽입구에 막을 형성할 수 없었다.
A: 확산방지층 형성 공정(1단째)
B: 확산방지층 형성 공정(2단째)
C: 구리 시드층 적층 공정
1: 평가기판
2: 무전해 코발트 도금액 또는 무전해 니켈 도금액
3: 확산방지층
4: 무전해 도금액 첨가제
5: 무전해 구리 도금액
6: 구리 시드층

Claims (5)

  1. 관통전극의 형성방법으로서, 기판에 형성된 구멍의 측벽에 대하여,
    (1) 적어도 코발트 이온 또는 니켈 이온, 착화제, 환원제 및 pH조정제를 함유하는 무전해 코발트 도금액 또는 무전해 니켈 도금액을 이용하여, 상기 구멍의 입구로부터 상기 구멍의 중앙부에 구리에 대한 확산방지층인 금속합금막을 형성하는 공정,
    (2) 적어도 코발트 이온 또는 니켈 이온, 착화제, 환원제, pH조정제 및 아미노기를 갖는 폴리머를 함유하는 무전해 코발트 도금액 또는 무전해 니켈 도금액을 이용하여, 상기 구멍의 중앙부로부터 상기 구멍의 바닥에 확산방지층인 금속합금막을 형성하는 공정, 및
    (3) 무전해 구리 도금액을 이용하여, (1)공정 및 (2)공정에서 형성된 확산방지층 상에 구리 시드층을 적층하는 공정을 갖는, 상기 관통전극의 형성방법.
  2. 제1항에 있어서,
    상기 아미노기를 갖는 폴리머의 함유량이, 도금액 전량에 대하여 0.0001질량%~0.02질량%인, 관통전극의 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 아미노기를 갖는 폴리머가, 알릴아민 중합체, 디알릴아민 중합체, 또는, 알릴아민 혹은 디알릴아민을 포함하는 공중합체인, 관통전극의 형성방법.
  4. 제1항 또는 제2항에 있어서,
    (1)공정 및 (2)공정에서 사용하는 도금액이, 텅스텐 및 몰리브덴 중 적어도 하나를 함유하는, 관통전극의 형성방법.
  5. 제1항 또는 제2항에 있어서,
    상기 구멍의 바닥에 있어서의 금속합금막의 막두께(S)와, 상기 구멍의 입구에 있어서의 금속합금막의 막두께(C)의 비(스텝 커버리지(S/C)×100%)가 30~300%인, 관통전극의 형성방법.
KR1020150001759A 2014-02-21 2015-01-07 무전해 도금액을 이용한 관통전극의 형성방법 KR102264033B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014031241 2014-02-21
JPJP-P-2014-031241 2014-02-21

Publications (2)

Publication Number Publication Date
KR20150099392A KR20150099392A (ko) 2015-08-31
KR102264033B1 true KR102264033B1 (ko) 2021-06-11

Family

ID=53882925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150001759A KR102264033B1 (ko) 2014-02-21 2015-01-07 무전해 도금액을 이용한 관통전극의 형성방법

Country Status (5)

Country Link
US (1) US9401307B2 (ko)
JP (1) JP6394429B2 (ko)
KR (1) KR102264033B1 (ko)
CN (1) CN104862675B (ko)
TW (1) TWI670395B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133218B1 (en) * 2020-01-23 2021-09-28 Tae Young Lee Semiconductor apparatus having through silicon via structure and manufacturing method thereof
CN111816608B (zh) * 2020-07-09 2023-05-09 电子科技大学 玻璃盲孔加工方法
KR102423936B1 (ko) 2020-11-20 2022-07-22 한국생산기술연구원 전해 구리 도금액 및 이를 이용한 실리콘 관통전극의 충전방법
US20240274514A1 (en) * 2023-02-15 2024-08-15 Wolfspeed, Inc. Electroless Die-Attach Process for Semiconductor Packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175073A (ja) 2011-02-24 2012-09-10 Tokyo Electron Ltd 成膜方法および記憶媒体
WO2012150133A2 (en) 2011-05-05 2012-11-08 Alchimer Method of depositing metallic layers based on nickel or cobalt on a semiconducting solid substrate; kit for application of said method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
JP3567377B2 (ja) 2002-01-09 2004-09-22 独立行政法人 科学技術振興機構 半導体集積回路装置の製造方法
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
KR100767942B1 (ko) * 2003-10-17 2007-10-17 닛코킨조쿠 가부시키가이샤 무전해 구리도금액
JP5525762B2 (ja) * 2008-07-01 2014-06-18 上村工業株式会社 無電解めっき液及びそれを用いた無電解めっき方法、並びに配線基板の製造方法
JP5486821B2 (ja) 2009-02-12 2014-05-07 学校法人 関西大学 無電解銅めっき方法、及び埋め込み配線の形成方法
CN102534582A (zh) * 2010-12-25 2012-07-04 管静 无电镀铜溶液
JP5917297B2 (ja) 2012-05-30 2016-05-11 東京エレクトロン株式会社 めっき処理方法、めっき処理装置および記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175073A (ja) 2011-02-24 2012-09-10 Tokyo Electron Ltd 成膜方法および記憶媒体
WO2012150133A2 (en) 2011-05-05 2012-11-08 Alchimer Method of depositing metallic layers based on nickel or cobalt on a semiconducting solid substrate; kit for application of said method

Also Published As

Publication number Publication date
JP2015172239A (ja) 2015-10-01
CN104862675A (zh) 2015-08-26
TW201534760A (zh) 2015-09-16
CN104862675B (zh) 2018-07-31
US9401307B2 (en) 2016-07-26
US20150243553A1 (en) 2015-08-27
TWI670395B (zh) 2019-09-01
JP6394429B2 (ja) 2018-09-26
KR20150099392A (ko) 2015-08-31

Similar Documents

Publication Publication Date Title
USRE49202E1 (en) Copper electrodeposition in microelectronics
KR102264033B1 (ko) 무전해 도금액을 이용한 관통전극의 형성방법
CN105308723B (zh) 利用湿式晶片背面接触进行铜镀硅穿孔的方法
KR102266305B1 (ko) 마이크로전자장치에서의 구리 전착
JP2002235187A (ja) シ−ド修復及び電解めっき浴
TWI737880B (zh) 用於高縱橫比模式之銅電沉積溶液及方法
KR20150078689A (ko) 피리디늄계 평탄제를 포함한 구리 도금액 및 이를 이용한 구리 도금 방법
EP2963158A1 (en) Plating method
KR20230037553A (ko) 코발트 시드 상의 구리 전기도금을 위한 조성물
EP1199384A2 (en) Plating Bath
EP3074552A1 (en) Electrodeposition of copper
KR101605811B1 (ko) Ｔｓｖ 충전용 전해 구리 도금액 및 이를 이용한 ｔｓｖ의 충전방법
WO2017102834A1 (en) Process for copper metallization and process for forming a cobalt or a nickel silicide
JP2024510819A (ja) 異なる電流密度による銅の電気化学的析出の方法
Chen et al. Direct Cu electroplating on CoWB electroless barrier layer
TW202146708A (zh) 用於電解沉積銅沉積物之酸性水性組合物
TWI638424B (zh) 利用濕式晶圓背側接觸進行銅電鍍矽穿孔的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant