JP2015172239A - 無電解めっき液を用いた貫通電極の形成方法 - Google Patents

無電解めっき液を用いた貫通電極の形成方法 Download PDF

Info

Publication number
JP2015172239A
JP2015172239A JP2015023207A JP2015023207A JP2015172239A JP 2015172239 A JP2015172239 A JP 2015172239A JP 2015023207 A JP2015023207 A JP 2015023207A JP 2015023207 A JP2015023207 A JP 2015023207A JP 2015172239 A JP2015172239 A JP 2015172239A
Authority
JP
Japan
Prior art keywords
plating solution
hole
electroless
copper
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015023207A
Other languages
English (en)
Other versions
JP6394429B2 (ja
Inventor
圭一 田中
Keiichi Tanaka
圭一 田中
プルダナ プトラ プリアンガ
Perdana Putra Priangga
プルダナ プトラ プリアンガ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP2015023207A priority Critical patent/JP6394429B2/ja
Publication of JP2015172239A publication Critical patent/JP2015172239A/ja
Application granted granted Critical
Publication of JP6394429B2 publication Critical patent/JP6394429B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】シリコン基板に貫通電極の形成方法を提供する。
【解決手段】基板に形成された孔の側壁に対し、（１）少なくともコバルトイオン又はニッケルイオン、錯化剤、還元剤及びｐＨ調整剤を含有する無電解コバルトめっき液又は無電解ニッケルめっき液を用いて、前記孔の入り口から前記孔の中央部に銅に対する拡散防止層である金属合金膜を形成する工程、（２）少なくともコバルトイオンまたはニッケルイオン、錯化剤、還元剤、ｐＨ調整剤およびアミノ基を有するポリマーを含有する無電解コバルトめっき液または無電解ニッケルめっき液を用いて、前記孔の中央部から前記孔の底に拡散防止層である金属合金膜を形成する工程、及び（３）無電解銅めっき液を用いて、（１）工程及び（２）工程で形成された拡散防止層上に銅シード層を積層する工程を有する、上記貫通電極の形成方法。
【選択図】図２

Description

本発明は、シリコン基板に貫通電極を形成する方法に関し、詳しくは、基板に形成された孔の側壁に無電解めっき法により銅に対する拡散防止層を形成し、更に該拡散防止層上に銅シード層を積層する方法に関する。
Si貫通電極（through-silicon via、ＴＳＶ）とは、電子部品である半導体の実装技術の1つであり、シリコン製半導体チップの内部を垂直に貫通する電極のことである。
実装面積の省スペース化、処理速度の改善、消費電力の低減といった課題に対応すべく、シリコン、ガラス、セラミック等に貫通電極を形成し、半導体チップを積層する方法が提案されており、中でも基材にシリコンを使用したシリコン貫通ビア（ＴＳＶ）を中心とした研究が盛んである。ＴＳＶは、シリコン基板に貫通孔を開けた後、貫通孔側壁にシリコン酸化膜やポリイミド等の絶縁層を形成し、貫通孔内に導電体である銅を充填することで形成される。
図１にＴＳＶ形成工程の一例を示す。まず、配線層が形成されたウェーハにDRIEなどでビアを形成し（図１a）、絶縁用酸化膜、バリアメタル層、更に導通用シードを成膜した後（図１b）、電気めっきによってビア内部に銅を充填する（図１c）。ウェーハ表層に析出した余剰の銅をＣＭＰで取り除くとともに平坦化し（図１d）、その後ウェーハ裏面を削り込んで薄層化し、裏面まで貫通するＴＳＶを形成する（図１e）。これをはんだなどの接合層を介して積み上げることで一つのパッケージとなる（図１f）。
導電体である銅は通常電気銅めっきにより充填されることから、電気銅めっきを開始するための銅シード層の形成、および、銅がシリコン内に拡散することを防ぐために、絶縁層と銅シード層の間にタンタル（Ｔａ）やチタン（Ｔｉ）合金等の拡散防止層を形成する必要がある。拡散防止層は、通常、物理蒸着（ＰＶＤ）や化学蒸着（ＣＶＤ）により成膜されるが、貫通孔の上部に金属が堆積しやすく、膜のステップカバレッジ（貫通孔底部の膜厚と孔上部の膜厚との比）が低いことが課題となっており、十分なステップカバレッジが必要と言われている。
また、ＰＶＤやＣＶＤに代わる方法として、無電解めっき法による貫通孔側壁に対する拡散防止層、銅シード層の成膜手法が提案されているが（特許文献１）、無電解めっき法においても貫通孔上部において金属が堆積しやすいことに変わりはなく、ステップカバレッジの改善が必要である。
貫通孔側壁の膜厚を均一にし、ステップカバレッジを改善するために、通常ボトムアップ剤が使用される。特許文献２にボトムアップ剤として、ビス−（３−スルホプロピル）ジスルファィドのような硫黄系有機化合物が使用されている。また、特許文献３は、無電解ニッケルめっき液にポリエチレンイミンを添加する方法を提案している。
無電解めっき法による拡散防止層は、特許文献４に硫黄系ボトムアップ剤の添加量を調整しながら処理を行なうことにより、貫通孔側壁に均一な膜厚の層を形成可能であるとしている。しかし、拡散防止層形成時に硫黄系ボトムアップ剤を使用した後、次工程である銅シード層を積層する際、拡散防止層上への銅の無電解堆積反応が抑制され、銅に比べて卑な金属であるコバルト合金またはニッケル合金が、銅による酸化によって溶解し、拡散防止層と銅シード層の積層不良の原因となっている。このことから、拡散防止層を消失させず、かつ銅シード層を積層するための手法が切望されていた。
特開２００３−２０３９１４号公報 特開２０１０−１８５１１３号公報 特表２０１４−５１３２１３号公報 特開２０１３−２５１３４４号公報
本発明は、上記従来技術における問題の少なくとも一つを解決することを課題とする。更に、本発明は、基板に形成された孔の側壁に対し均一な厚みの拡散防止層及び銅シード層を積層して、十分なステップカバレッジを有する貫通電極を形成する方法を提供することを課題とする。
本発明者らは、上記課題を解決すべく、拡散防止層形成時に使用する添加剤の種類、無電解めっき液の組成、成膜手順を鋭意検討した結果、以下の本発明によって孔側壁に再現良く均一な厚みの金属合金膜（拡散防止層）を堆積させることが可能であることを見出した。
すなわち本発明は、以下の通りである。
＜１＞ 貫通電極の形成方法であって、基板に形成された孔の側壁に対し、（１）少なくともコバルトイオンまたはニッケルイオン、錯化剤、還元剤およびｐＨ調整剤を含有する無電解コバルトめっき液または無電解ニッケルめっき液を用いて、前記孔の入り口から前記孔の中央部に銅に対する拡散防止層である金属合金膜を形成する工程、
（２）少なくともコバルトイオンまたはニッケルイオン、錯化剤、還元剤、ｐＨ調整剤およびアミノ基を有するポリマーを含有する無電解コバルトめっき液または無電解ニッケルめっき液を用いて、前記孔の中央部から前記孔の底に拡散防止層である金属合金膜を形成する工程、及び
（３）無電解銅めっき液を用いて、（１）工程及び（２）工程で形成された拡散防止層上に銅シード層を積層する工程を有する、前記貫通電極の形成方法である。
＜２＞ 前記アミノ基を有するポリマーの含有量が、めっき液全量に対して０．０００１質量％〜０．０２質量％である、上記＜１＞に記載の貫通電極の形成方法である。
＜３＞ 前記アミノ基を有するポリマーが、アリルアミン重合体、ジアリルアミン重合体、または、アリルアミンもしくはジアリルアミンを含む共重合体である、上記＜１＞又は＜２＞に記載の貫通電極の形成方法である。
＜４＞ （１）工程および（２）工程で使用するめっき液が、タングステンおよび／またはモリブデンを含有する、上記＜１＞から＜３＞のいずれかに記載の貫通電極の形成方法である。
＜５＞ 前記孔の底における金属合金膜の膜厚（Ｓ）と、前記孔の入り口における金属合金膜の膜厚（Ｃ）との比（ステップカバレッジ（Ｓ／Ｃ）×１００％）が３０〜３００％である、上記＜１＞から＜４＞のいずれかに記載の貫通電極の形成方法である。
本発明における無電解めっき液および貫通電極の形成方法を用いることにより、基板に形成された孔の側壁に対し均一な厚みの拡散防止層、銅シード層を積層することができる。
図１は、従来技術におけるＴＳＶ形成工程の一例を示す概略図である。 図２Ａは、無電解めっき液によって、基材に形成された貫通孔において側壁形成が困難な孔の入り口から中央部に拡散防止層が形成される様子を示す概略図である。図２Ｂは、アミノ基を有するポリマーを添加した無電解めっき液により、孔の中央部から底に拡散防止層が形成される様子を示す概略図である。図２Ｃは、拡散防止層上に無電解銅めっき液により、銅シード層が形成される様子を示す概略図である。
以下、本発明を詳細に説明する。
本発明に使用される拡散防止層形成用の無電解めっき液は、金属塩、錯化剤、還元剤及びｐＨ調整剤を含む水溶液であり、それぞれを任意の割合で混合して用いられる。金属塩は、コバルト化合物またはニッケル化合物が挙げられ、また、金属膜を合金化するためにタングステンおよび／またはモリブデンが含まれる場合もある。錯化剤は金属イオンが水酸化物として沈殿しないように金属イオンを錯体化して無電解めっき液中での安定性を向上させるためのものである。還元剤は、金属イオンを還元するためのものであり、ｐＨ調整剤はめっき液のｐＨを調整するものである。
本発明に使用されるコバルトイオンの供給源としてのコバルト化合物としては、水溶性のコバルト塩を用いることができる。例えば、硫酸コバルト、塩化コバルト、酢酸コバルト、硝酸コバルト等のコバルト塩が好ましく用いられ、これらだけに限定されるものではなく、コバルトイオンを放出する化合物の全てを含む。
無電解めっき液に含まれるコバルトイオン濃度としては０．００５〜０．５ｍｏｌ／Ｌが好適であり、より好ましくは０．０１〜０．４ｍｏｌ／Ｌであり、特に０．０２〜０．３ｍｏｌ／Ｌが好ましいが、これら濃度に限定されることなく、適宜好適な濃度を決定できる。
本発明に使用されるニッケルイオンの供給源としてのニッケル化合物としては、水溶性のニッケル塩を用いることができる。例えば、硫酸ニッケル、塩化ニッケル、酢酸ニッケル、硝酸ニッケル等のニッケル塩が好ましく用いられ、これらだけに限定されるものではなく、ニッケルイオンを放出する化合物の全てを含む。
無電解めっき液に含まれるニッケルイオン濃度としては０．００５〜０．５ｍｏｌ／Ｌが好適であり、より好ましくは０．０１〜０．４ｍｏｌ／Ｌであり、特に０．０２〜０．３ｍｏｌ／Ｌが好ましいが、これら濃度に限定されることなく、適宜好適な濃度を決定できる。
本発明に好ましく使用されるタングステン酸イオンの供給源としてのタングステン化合物としては、例えば、タングステン酸、タングステン酸ナトリウム、タングステン酸アンモニウムが用いられ、これらだけに限定されるものではなく、タングステン酸イオンを放出する化合物の全てを含む。
無電解めっき液に含まれるタングステン酸イオン濃度としては０．００５〜０．５ｍｏｌ／Ｌが好適であり、より好ましくは０．０１〜０．４ｍｏｌ／Ｌであり、特に０．０５〜０．３ｍｏｌ／Ｌが好ましいが、これら濃度に限定されることなく、適宜好適な濃度を決定できる。
本発明に好ましく使用されるモリブデン酸イオンの供給源としてのモリブデン化合物としては、例えば、モリブデン酸、モリブデン酸ナトリウム、モリブデン酸アンモニウムが用いられ、これらだけに限定されるものではなく、モリブデン酸イオンを放出する化合物の全てを含む。
無電解めっき液に含まれるモリブデン酸イオン濃度としては０．００５〜０．５ｍｏｌ／Ｌが好適であり、より好ましくは０．０１〜０．４ｍｏｌ／Ｌであり、特に０．０５〜０．３ｍｏｌ／Ｌが好ましいが、これら濃度に限定されることなく、適宜好適な濃度を決定できる。
本発明で使用される錯化剤としては、コバルトイオンまたはニッケルイオンと錯体を形成するものが用いられる。錯化剤として特に限定されるものではないが、例えば、クエン酸、酒石酸、グルコン酸、リンゴ酸のようなヒドロキシカルボン酸等を好適に用いることができる。
無電解めっき液に含まれる錯化剤の濃度は、コバルトイオン、ニッケルイオン濃度に対して１倍等量以上の濃度である必要があり、２倍以上が好適である。具体的には、０．０１〜１ｍｏｌ／Ｌが好適であり、より好ましくは０．０５〜０．８ｍｏｌ／Ｌであり、特に０．１〜０．６ｍｏｌ／Ｌが好ましい。錯化剤の濃度が０．０１〜１ｍｏｌ／Ｌであるとき、安定的にめっき操作を行うことができる。
本発明で使用される還元剤としては、例えば、次亜リン酸、アルキルボラン類などを用いることができる。アルキルボラン類は、例えば、モノアルキルアミンボラン、ジアルキルアミンボラン、トリアルキルアミンボランなどが挙げられる。
無電解めっき液に含まれる還元剤の濃度は、０．００１〜０．６ｍｏｌ／Ｌが好適であり、より好ましくは０．００５〜０．５ｍｏｌ／Ｌであり、特に０．０１〜０．４ｍｏｌ／Ｌが好ましい。還元剤の濃度が０．００１〜０．６ｍｏｌ／Ｌであるとき、めっき膜の形成を安定的に行うことができる。
本発明で使用されるｐＨ調整剤としては、アルカリ性の化合物を用いることができる。例えば、水酸化カリウム、水酸化ナトリウム、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などが用いられる。
無電解めっき液のｐＨ値としては、７〜１３が好適であり、より好ましくは７．５〜１２であり、特に８〜１１が好ましい。ｐＨ値が７〜１３であるとき、めっき膜の形成を安定的に行うことができる。
さらに本発明で使用される無電解めっき液には、アルキル硫酸塩、アルキルリン酸塩、アルキルスルホン酸塩等の界面活性剤、ポリエチレングリコール等の水溶性高分子を添加することができる。
これらの添加剤は、めっき被膜の平滑性を向上させるレベラーとしての役割を果たす。無電解めっき液に含まれる界面活性剤や水溶性高分子の濃度は１ｐｐｍ〜５０００ｐｐｍが好適である。
本発明で使用される無電解コバルトめっき液または無電解ニッケルめっき液に添加される、アミノ基を有するポリマーとしては、アリルアミン重合体、ジアリルアミン重合体、または、アリルアミンもしくはジアリルアミンを含む共重合体が好ましく挙げられる。これらのポリマーは１種単独で使用してもよく、２種以上を混合して用いてもよい。これらのポリマーは、公的に知られた市販品を使用することができ、例えば、ニットーボーメディカル株式会社製のポリアリルアミン（ＰＡＡシリーズ）、ポリアミン（ＰＡＳシリーズ）等が好ましく挙げられる。
アミノ基を有するポリマーの平均分子量は、特に制限はないが３００〜２０００００が好適であり、より好ましくは５００〜１０００００である。
無電解めっき液中のアミノ基を有するポリマーの濃度は、０．０００１〜０．０２質量％が好適であり、より好ましくは０．０００２〜０．０１質量％であり、特に０．０００３〜０．００５質量％が好ましい。アミノ基を有するポリマーの濃度が０．０００１質量％未満のとき、孔上部での膜成長抑制効果が得られず、均一な膜の成膜が不可能となる。また、アミノ基を有するポリマーの濃度が０．０２質量％を超える場合は、ボトムアップ効果が低下するという不具合に加え、めっき液へのポリマーの溶解性が悪化するという問題も生じる。
本発明に使用される銅シード層形成用の無電解銅めっき液は、銅塩、錯化剤、還元剤及びｐＨ調整剤を含む水溶液であり、それぞれを任意の割合で混合して用いられる。銅塩は銅化合物であり、銅イオンを供給するものである。錯化剤は銅イオンが水酸化物として沈殿しないように銅イオンを錯体化して無電解銅めっき液中での安定性を向上させるためのものである。還元剤は、銅イオンを還元するためのものであり、ｐＨ調整剤はめっき液のｐＨを調整するものである。
本発明に使用される銅イオンの供給源としての銅化合物としては、水溶性の銅塩を用いることができる。例えば、硫酸銅、塩化銅、酢酸銅、硝酸銅等の銅塩が好ましく用いられ、これらだけに限定されるものではなく、銅イオンを放出する化合物の全てを含む。
無電解めっき液に含まれる銅イオン濃度としては０．００１〜０．５ｍｏｌ／Ｌが好適であり、より好ましくは０．００５〜０．４ｍｏｌ／Ｌであり、特に０．０１〜０．３ｍｏｌ／Ｌが好ましいが、これら濃度に限定されることなく、適宜好適な濃度を決定できる。
本発明で使用される錯化剤としては、銅イオンと錯体を形成するものが用いられる。錯化剤として特に限定されるものではないが、例えば、エチレンジアミン四酢酸、エチレンジアミン四酢酸ナトリウム塩のようなエチレンジアミン四酢酸化合物やクエン酸、酒石酸のようなヒドロキシカルボン酸等を好適に用いることができる。
無電解めっき液に含まれる錯化剤の濃度は、銅イオン濃度に対して１倍等量以上の濃度である必要があり、１．５倍以上が好適である。具体的には、０．００１５〜１ｍｏｌ／Ｌが好適であり、より好ましくは０．００７５〜０．８ｍｏｌ／Ｌであり、特に０．０１５〜０．６ｍｏｌ／Ｌが好ましい。錯化剤の濃度が０．００１５〜１ｍｏｌ／Ｌであるとき、安定的にめっき操作を行うことができる。
本発明で使用される還元剤としては、例えば、ホルムアルデヒド、グリオキシル酸、次亜リン酸、アルキルボラン類などを用いることができる。アルキルボラン類は、例えば、モノアルキルアミンボラン、ジアルキルアミンボラン、トリアルキルアミンボランなどが挙げられる。
無電解めっき液に含まれる還元剤の濃度は、０．００１〜０．８ｍｏｌ／Ｌが好適であり、より好ましくは０．００５〜０．７ｍｏｌ／Ｌであり、特に０．０１〜０．６ｍｏｌ／Ｌが好ましい。還元剤の濃度が０．００１〜０．８ｍｏｌ／Ｌであるとき、めっき膜の形成を安定的に行うことができる。
本発明で使用されるｐＨ調整剤としては、アルカリ性の化合物を用いることができる。例えば、水酸化カリウム、水酸化ナトリウム、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などが用いられる。
無電解めっき液のｐＨ値としては、９〜１４が好適であり、より好ましくは１０〜１３．５であり、特に１０.５〜１３が好ましい。ｐＨ値が９〜１４であるとき、めっき膜の形成を安定的に行うことができる。
さらに本発明で使用される無電解銅めっき液には、アルキル硫酸塩、アルキルリン酸塩、アルキルスルホン酸塩等の界面活性剤、ポリエチレングリコール等の水溶性高分子、２、２‘−ビピリジル、フェナントロリンなどを添加することができる。
これらの添加剤は、めっき被膜の平滑性を向上させるレベラーとしての役割を果たす。無電解銅めっき液に含まれる界面活性剤や水溶性高分子の濃度は１ｐｐｍ〜５０００ｐｐｍが好適である。
本発明におけるめっき処理方法は、被めっき箇所にめっき液が接触される手法であれば特に限定されることはなく、一度に複数枚処理するバッチ式、１枚ずつ処理する枚葉式のいずれでも構わない。
無電解めっき処理温度としては、４０℃〜９０℃が好ましく、より好ましくは４５℃〜８０℃であり、特に５０℃〜７０℃が好ましい。
本発明の方法によれば、孔の底における金属合金膜（拡散防止層）の膜厚と孔の入り口における金属合金膜（拡散防止層）の膜厚の比であるステップカバレッジ（（Ｓ／Ｃ）×１００％）は３０％〜３００％が好ましく、さらに好ましくは４０％〜２５０％であり、特に５０％〜２００％が好ましい。
金属合金膜の膜厚を測定する方法としては、金属合金膜形成後の評価基材を孔に対し垂直方向に割断し、合金膜断面を走査型電子顕微鏡（ＳＥＭ）を用いて観察し、測長することで膜厚を求めることができる。
以下に本発明の実施例と比較例により、その実施形態と効果について具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
実施例１〜１１
評価基板
評価用の基材として、シリコンウェハにドライエッチング技術を用いて形成した直径１０μｍ、深さ１００μｍの孔（Ｌ／Ｄ＝１０）の側壁に、絶縁層としてシリコン酸化膜を成膜した。続いて、シリコン酸化膜上にカップリング剤により吸着層を形成した後、パラジウム（Ｐｄ）コロイド溶液に浸漬させることで、反応開始触媒であるＰｄを付着させたウェハを形成した。
無電解コバルトめっき液
硫酸コバルト２質量％（０．１３ｍｏｌ／Ｌ）、錯化剤としてクエン酸６質量％（０．３２ｍｏｌ／Ｌ）、タングステン酸５質量％（０．２ｍｏｌ／Ｌ）、還元剤としてジメチルアミンボラン０．４質量％（０．０７ｍｏｌ／Ｌ）を含有し、ｐＨ調整剤として水酸化テトラメチルアンモニウムでｐＨ値を９．５にした水溶液を調製した。
無電解銅めっき液
硫酸銅０．５質量％（０．０３ｍｏｌ／Ｌ）、エチレンジアミン四酢酸４質量％（０．１４ｍｏｌ／Ｌ）、グリオキシル酸１質量％（０．１４ｍｏｌ／Ｌ）、２，２’ビピリジル０．００５質量％（５０ｐｐｍ）、ポリエチレングリコール０．０５質量％（５００ｐｐｍ）を含有し、水酸化テトラメチルアンモニウムでｐＨ値を１２．５にした水溶液を調製した。
拡散防止層（コバルト合金膜）形成処理
図２に拡散防止層及び銅シード層を積層する際の断面模式図を示す。孔を有する評価基材１を無電解コバルトめっき液（図２Ａの２）に６０℃で１０分間浸漬（１段目処理）し、孔側壁の入り口から中央部にかけてコバルト合金膜（拡散防止層）３を形成した。
次いで、無電解コバルトめっき液２に添加剤４（下記表１に記載のアミノ基を有するポリマー）を添加し、１段目処理した上記基材を６０℃で３０分間浸漬（２段目処理、図２Ｂ）し、孔の側壁の中央部から底にかけてコバルト合金膜（拡散防止層）３を形成した。なお、本実施例で用いたアミノ基を有するポリマーは、すべてニットーボーメディカル株式会社製の市販品である。
銅シード層積層処理
２段目処理した上記基材を無電解銅めっき液５に４５℃で１５分間浸漬し、コバルト合金膜３上に銅シード層６を形成した（図２Ｃの６）。
コバルト合金膜の膜厚測定
コバルト合金膜形成後の評価基材を孔に対し垂直方向に割断し、コバルト合金膜断面を走査型電子顕微鏡（ＳＥＭ）を用いて観察し、測長することで膜厚を求めた。また、孔の底における金属合金膜（拡散防止層）の膜厚と孔の入り口における金属合金膜（拡散防止層）の膜厚との比であるステップカバレッジ（（Ｓ／Ｃ）×１００％）は下記（１）式に従い求めた。
ステップカバレッジは３０％〜３００％を合格と判定した。
（数１）
ステップカバレッジ（％）＝{孔の底における膜厚(nm)}／{孔の入り口における膜厚(nm)}×１００ ・・・（１）

銅シード層成膜確認
拡散防止層（コバルト合金膜）上に銅シード層を積層した後のウェハを孔に対し垂直方向に割断し、走査型電子顕微鏡を用いて、銅の成膜状態およびコバルト合金膜の残存状態を観察した。
表１に２段目処理時の無電解コバルトめっき液添加剤として各種アミノ基を有するポリマーを添加した際の、コバルト合金膜厚およびステップカバレッジ、銅シード層の成長の有無、銅シード層成膜時のコバルト合金膜の消失の有無を表１に示す。
実施例１〜１１では、ステップカバレッジ３０％以上、３００％以下の均一なコバルト合金膜が形成されていた。また、コバルト合金膜が消失することなく、銅シード層が形成されていた。
実施例１２、１３
無電解コバルトめっき液の代わりに下記の無電解ニッケルめっき液を使用した以外は、実施例１と同様に行った。
無電解ニッケルめっき液
硫酸ニッケル２質量％（０．１３ｍｏｌ／Ｌ）、錯化剤としてクエン酸４質量％（０．２１ｍｏｌ／Ｌ）、還元剤としてジメチルアミンボラン０．３質量％（０．０５ｍｏｌ／Ｌ）を含有し、ｐＨ調整剤として水酸化テトラメチルアンモニウムでｐＨ値を８．５の水溶液を調製した。
ニッケル合金膜の膜厚測定
ニッケル合金膜形成後の評価基材を孔に対し垂直方向に割断し、ニッケル合金膜断面を、走査型電子顕微鏡（ＳＥＭ）を用いて観察し、測長することで膜厚を求めた。
また、孔の底における金属合金膜（拡散防止層）の膜厚と孔の入り口における金属合金膜（拡散防止層）の膜厚との比であるステップカバレッジ（（Ｓ／Ｃ）×１００％）を上記（１）式に従い求めた。
ステップカバレッジは３０％〜３００％を合格と判定した。
銅シード層成膜確認
拡散防止層（ニッケル合金膜）上に銅シード層を積層した後のウェハを孔に対し垂直方向に割断し、走査型電子顕微鏡を用いて、銅の成膜状態およびニッケル合金膜の残存状態を観察した。
実施例１２、１３の無電解めっき処理結果を表２に示す。ニッケル合金膜厚およびステップカバレッジ、銅シード層の成長の有無、銅シード層成膜時のニッケル合金膜の消失の有無を示す。
実施例１２及び１３では、ステップカバレッジ３０％以上の均一なニッケル合金膜が成膜可能であった。また、ニッケル合金膜を消失させずに、銅シード層の成膜が可能であった。
比較例１
無電解コバルトめっき液を用いた２段目処理時に添加剤（アミノ基を有するポリマー）を添加しない以外は、実施例１と同様に行った。表３に無電解めっき処理結果を示す。
比較例１では、成膜の結果、孔の入り口の膜厚成長を抑制できず、ステップカバレッジ３０％未満の不均一なコバルト合金膜が成膜された。
比較例２〜７
無電解コバルトめっき液を用いた２段目処理時の添加剤に、アミノ基を有するポリマー以外のアミン化合物を添加した以外は、実施例１と同様に行った。表４に無電解コバルトめっき液添加剤に各種アミン化合物を添加した際の、コバルト合金膜厚およびステップカバレッジ、銅シード層の成長の有無、銅シード層成膜時のコバルト合金膜の消失の有無を示す。
比較例２〜７では、成膜の結果、孔の入り口の膜厚成長を抑制できず、ステップカバレッジ３０％未満の不均一なコバルト合金膜が成膜され不合格であった。
比較例８〜１０
無電解コバルトめっき液を用いた２段目処理時の添加剤に硫黄系化合物を添加した以外は、実施例１と同様に行った。表５に無電解コバルトめっき液添加剤として硫黄系化合物を添加した際の、コバルト合金膜厚およびステップカバレッジ、銅シード層の成長の有無、銅シード層成膜時のコバルト合金膜の消失の有無を示す。
比較例８〜１０では、無電解銅めっき処理を行なった結果、銅めっき膜は成長したが、コバルト合金膜の消失が認められた。
比較例１１
実施例１の拡散防止層形成において、無電解コバルトめっき処理の１段目処理のみ実施した。使用した評価用基材、コバルトめっき液は実施例１と同様のものを使用した。成膜後の膜厚測定結果を表６に示す。
比較例１１では、孔の側壁底部において膜が成長せず、ステップカバレッジ３０％未満の不均一なコバルト合金膜が成膜された。
比較例１２，１３
実施例１の拡散防止層の形成において、無電解コバルトめっき処理の２段目処理のみ実施した。使用した評価用基材、コバルトめっき液は実施例１と同様のものを使用し、表７記載のアミノ基を有するポリマーを添加した。成膜後の膜厚測定結果を表７に示す。
比較例１２及び１３では、貫通孔入り口において膜の成長が認められず、孔の側壁入り口に膜の形成ができなかった。
Ａ 拡散防止層形成工程（１段目）
Ｂ 拡散防止層形成工程（２段目）
Ｃ 銅シード層積層工程
１ 評価基板
２ 無電解コバルトめっき液または無電解ニッケルめっき液
３ 拡散防止層
４ 無電解めっき液添加剤
５ 無電解銅めっき液
６ 銅シード層

Claims (5)

  1. 貫通電極の形成方法であって、基板に形成された孔の側壁に対し、
    （１）少なくともコバルトイオンまたはニッケルイオン、錯化剤、還元剤およびｐＨ調整剤を含有する無電解コバルトめっき液または無電解ニッケルめっき液を用いて、前記孔の入り口から前記孔の中央部に銅に対する拡散防止層である金属合金膜を形成する工程、
    （２）少なくともコバルトイオンまたはニッケルイオン、錯化剤、還元剤、ｐＨ調整剤およびアミノ基を有するポリマーを含有する無電解コバルトめっき液または無電解ニッケルめっき液を用いて、前記孔の中央部から前記孔の底に拡散防止層である金属合金膜を形成する工程、及び
    （３）無電解銅めっき液を用いて、（１）工程及び（２）工程で形成された拡散防止層上に銅シード層を積層する工程を有する、前記貫通電極の形成方法。
  2. 前記アミノ基を有するポリマーの含有量が、めっき液全量に対して０．０００１質量％〜０．０２質量％である、請求項１に記載の貫通電極の形成方法。
  3. 前記アミノ基を有するポリマーが、アリルアミン重合体、ジアリルアミン重合体、または、アリルアミンもしくはジアリルアミンを含む共重合体である、請求項１又は２に記載の貫通電極の形成方法。
  4. （１）工程および（２）工程で使用するめっき液が、タングステンおよび／またはモリブデンを含有する、請求項１から３のいずれかに記載の貫通電極の形成方法。
  5. 前記孔の底における金属合金膜の膜厚（Ｓ）と、前記孔の入り口における金属合金膜の膜厚（Ｃ）との比（ステップカバレッジ（Ｓ／Ｃ）×１００％）が３０〜３００％である、請求項１から４のいずれかに記載の貫通電極の形成方法。
JP2015023207A 2014-02-21 2015-02-09 無電解めっき液を用いた貫通電極の形成方法 Active JP6394429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015023207A JP6394429B2 (ja) 2014-02-21 2015-02-09 無電解めっき液を用いた貫通電極の形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014031241 2014-02-21
JP2014031241 2014-02-21
JP2015023207A JP6394429B2 (ja) 2014-02-21 2015-02-09 無電解めっき液を用いた貫通電極の形成方法

Publications (2)

Publication Number Publication Date
JP2015172239A true JP2015172239A (ja) 2015-10-01
JP6394429B2 JP6394429B2 (ja) 2018-09-26

Family

ID=53882925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023207A Active JP6394429B2 (ja) 2014-02-21 2015-02-09 無電解めっき液を用いた貫通電極の形成方法

Country Status (5)

Country Link
US (1) US9401307B2 (ja)
JP (1) JP6394429B2 (ja)
KR (1) KR102264033B1 (ja)
CN (1) CN104862675B (ja)
TW (1) TWI670395B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133218B1 (en) * 2020-01-23 2021-09-28 Tae Young Lee Semiconductor apparatus having through silicon via structure and manufacturing method thereof
CN111816608B (zh) * 2020-07-09 2023-05-09 电子科技大学 玻璃盲孔加工方法
KR102423936B1 (ko) 2020-11-20 2022-07-22 한국생산기술연구원 전해 구리 도금액 및 이를 이용한 실리콘 관통전극의 충전방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
JP2010031361A (ja) * 2008-07-01 2010-02-12 C Uyemura & Co Ltd 無電解めっき液及びそれを用いた無電解めっき方法、並びに配線基板の製造方法
JP2010185113A (ja) * 2009-02-12 2010-08-26 Kansai Univ 無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法
JP2013251344A (ja) * 2012-05-30 2013-12-12 Tokyo Electron Ltd めっき処理方法、めっき処理装置および記憶媒体
JP2014513213A (ja) * 2011-05-05 2014-05-29 アルスィメール 半導体固体基板へのニッケル系又はコバルト系の金属層の積層方法及びその方法を行うためのキット

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3567377B2 (ja) 2002-01-09 2004-09-22 独立行政法人 科学技術振興機構 半導体集積回路装置の製造方法
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
KR100767942B1 (ko) * 2003-10-17 2007-10-17 닛코킨조쿠 가부시키가이샤 무전해 구리도금액
CN102534582A (zh) * 2010-12-25 2012-07-04 管静 无电镀铜溶液
JP2012175073A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 成膜方法および記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
JP2010031361A (ja) * 2008-07-01 2010-02-12 C Uyemura & Co Ltd 無電解めっき液及びそれを用いた無電解めっき方法、並びに配線基板の製造方法
JP2010185113A (ja) * 2009-02-12 2010-08-26 Kansai Univ 無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法
JP2014513213A (ja) * 2011-05-05 2014-05-29 アルスィメール 半導体固体基板へのニッケル系又はコバルト系の金属層の積層方法及びその方法を行うためのキット
JP2013251344A (ja) * 2012-05-30 2013-12-12 Tokyo Electron Ltd めっき処理方法、めっき処理装置および記憶媒体

Also Published As

Publication number Publication date
CN104862675B (zh) 2018-07-31
US9401307B2 (en) 2016-07-26
TWI670395B (zh) 2019-09-01
TW201534760A (zh) 2015-09-16
JP6394429B2 (ja) 2018-09-26
CN104862675A (zh) 2015-08-26
KR20150099392A (ko) 2015-08-31
US20150243553A1 (en) 2015-08-27
KR102264033B1 (ko) 2021-06-11

Similar Documents

Publication Publication Date Title
US7988774B2 (en) Electroless deposition of cobalt alloys
JP6367322B2 (ja) 湿式ウエハバックコンタクトを使用したシリコンビアを通した銅メッキのための方法
TW200907104A (en) Self-initiated alkaline metal ion free electroless deposition composition for thin co-based and ni-based alloys
JP2002235187A (ja) シ−ド修復及び電解めっき浴
JP2012216722A (ja) 基板中間体、基板及び貫通ビア電極形成方法
US6398855B1 (en) Method for depositing copper or a copper alloy
JP6394429B2 (ja) 無電解めっき液を用いた貫通電極の形成方法
US7582557B2 (en) Process for low resistance metal cap
TWI737880B (zh) 用於高縱橫比模式之銅電沉積溶液及方法
TW200949010A (en) Electroless deposition of barrier layers
TW200835804A (en) Manufacture of electroless cobalt deposition compositions for microelectronics applications
ES2684353T3 (es) Método para depositar una capa de siembra de cobre sobre una capa de barrera y baño de cobreado
KR101092667B1 (ko) 니켈-인-텅스텐 삼원합금 무전해 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 니켈-인-텅스텐 삼원합금피막
TWI342591B (en) Compositions for the electroless deposition of ternary materials for the semiconductor industry
JP4202016B2 (ja) 電気めっき浴を準備する方法および関連した銅めっきプロセス
TWI633627B (zh) 用於銅金屬化之方法及用於形成鈷或鎳矽化物之方法
TWI638424B (zh) 利用濕式晶圓背側接觸進行銅電鍍矽穿孔的方法
KR101224205B1 (ko) 반도체 배선용 무전해 은 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 은 피막
KR20100129052A (ko) 무전해 니켈-코발트-붕소 삼원합금 도금액, 이를 이용한 무전해 도금공정, 이에 의해 제조된 니켈-코발트-붕소 삼원합금 피막
EP1022355A2 (en) Deposition of copper on an activated surface of a substrate
JP2000204481A (ja) 基質活性面上の銅析出
JP2004197169A (ja) 基板の銅配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180813

R151 Written notification of patent or utility model registration

Ref document number: 6394429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151