KR102424817B1 - 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체 - Google Patents

금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체 Download PDF

Info

Publication number
KR102424817B1
KR102424817B1 KR1020197006809A KR20197006809A KR102424817B1 KR 102424817 B1 KR102424817 B1 KR 102424817B1 KR 1020197006809 A KR1020197006809 A KR 1020197006809A KR 20197006809 A KR20197006809 A KR 20197006809A KR 102424817 B1 KR102424817 B1 KR 102424817B1
Authority
KR
South Korea
Prior art keywords
substrate
plating layer
forming
catalyst
metal wiring
Prior art date
Application number
KR1020197006809A
Other languages
English (en)
Other versions
KR20190064569A (ko
Inventor
케이이치 후지타
카즈토시 이와이
노부타카 미즈타니
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190064569A publication Critical patent/KR20190064569A/ko
Application granted granted Critical
Publication of KR102424817B1 publication Critical patent/KR102424817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1619—Apparatus for electroless plating
    • C23C18/1628—Specific elements or parts of the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C23C18/1692—Heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1889—Multistep pretreatment with use of metal first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/52—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating using reducing agents for coating with metallic material not provided for in a single one of groups C23C18/32 - C23C18/50
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판의 오목부 내에 금속 배선층을 형성할 수 있고, 기판 표면에 이물 도금층이 남지 않는다. 금속 배선층 형성 방법은, 기판(2)의 오목부(3)의 저면(3a)에 마련된 텅스텐 또는 텅스텐 합금(4) 상에, 보호층으로서의 제 1 도금층(7)을 형성하는 공정과, 기판(2)의 표면(2a) 상의 이물 도금층(7a)을 세정하여 제거하는 공정과, 오목부(3) 내의 제 1 도금층(7) 상에 제 2 도금층(8)을 형성하는 공정을 구비하고 있다.

Description

금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
본 발명은 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체에 관한 것이다.
최근, LSI 등의 반도체 장치는, 실장 면적의 공간 절약화 및 처리 속도의 개선과 같은 과제에 대응하기 위하여, 보다 한층 고밀도화될 것이 요구되고 있다. 고밀도화를 실현하는 기술의 일례로서, 복수의 배선 기판을 적층함으로써 삼차원 LSI 등의 다층 기판을 제작하는 다층 배선 기술이 알려져 있다.
다층 배선 기술에 있어서는 일반적으로, 배선 기판 간의 도통을 확보하기 위하여, 배선 기판을 관통하고 또한 구리(Cu) 등의 도전성 재료가 매립된 관통 비아홀이 배선 기판에 마련되어 있다.
그런데 배선 기판을 제작하는 경우, 도전성 재료로서 Cu를 이용하여, 기판의 오목부에 Cu를 매립하고 있는데, 이 경우, 오목부 내에 Cu 확산 방지막으로서의 배리어막을 형성하고, 이 배리어막 상에 시드막을 무전해 Cu 도금에 의해 형성할 필요가 있다. 이 때문에 배선층의 배선 용적이 저하되거나, 매립된 Cu 중에 보이드가 발생하는 경우가 있다. 한편, 기판의 오목부 내에 촉매를 부여하고, 또한 Cu 대신에 Co계 금속을 무전해 도금법에 의해 오목부 내에 매립하여 배선층으로서 이용하는 기술이 개발되고 있다. 이 경우, 오목부 내의 Co계 합금은 오목부 저면에 마련된 하부 전극 상에 보텀 업 형상으로 매립되어 간다.
그러나, 기판의 오목부 내에 촉매를 부여할 경우, 이 촉매가 오목부 측벽 혹은 기판 표면에도 부착하는 경우가 있으며, 이 경우에는, 특히 기판 표면에 부착된 촉매에도 Co계 합금이 성장해 가게 되어, 이 기판 표면에 형성된 Co계 합금의 도금층이 이물 도금층으로서 남는다. 이 경우, 이 이물 도금층은 그 후의 화학 기계 연마법을 이용하여 제거할 필요가 있다.
일본특허공개공보 2010-185113호
본 발명은 이러한 점을 고려하여 이루어진 것으로, 기판 표면에 이물 도금층을 남기지 않고, 기판의 오목부 내에 도금 처리에 의해 금속 배선층을 용이하고 또한 간단하게 형성할 수 있는 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체를 제공하는 것을 목적으로 한다.
본 발명은, 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법에 있어서, 저면에 하부 전극이 형성된 오목부를 가지는 기판을 준비하는 공정과, 상기 기판에 대하여 제 1 도금 처리를 실시함으로써, 적어도 상기 오목부의 하부 전극 상에 보호층으로서의 제 1 도금층을 형성하는 공정과, 상기 기판을 세정하여 상기 제 1 도금층과 동시에 형성된 기판 표면에 부착되는 이물 도금층을 제거하는 공정과, 상기 기판에 대하여 제 2 도금 처리를 실시함으로써, 상기 오목부 내의 상기 제 1 도금층 상에 제 2 도금층을 형성하는 공정을 구비한 것을 특징으로 하는 금속 배선층 형성 방법이다.
본 발명은, 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 장치에 있어서, 저면에 하부 전극이 형성된 오목부를 가지는 기판에 대하여 제 1 도금 처리를 실시함으로써, 적어도 상기 오목부의 하부 전극 상에 보호층으로서의 제 1 도금층을 형성하는 제 1 도금층 형성부와, 상기 기판을 세정하여 상기 제 1 도금층과 동시에 형성된 기판 표면에 부착되는 이물 도금층을 제거하는 이물 도금층 세정부와, 상기 기판에 대하여 제 2 도금 처리를 실시함으로써, 상기 오목부 내의 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금층 형성부를 구비한 것을 특징으로 하는 금속 배선층 형성 장치이다.
본 발명은, 컴퓨터에 금속 배선 형성 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 금속 배선층 형성 방법은, 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법에 있어서, 저면에 하부 전극이 형성된 오목부를 가지는 기판을 준비하는 공정과, 상기 기판에 대하여 제 1 도금 처리를 실시함으로써, 적어도 상기 오목부의 하부 전극 상에 보호층으로서의 제 1 도금층을 형성하는 공정과, 상기 기판을 세정하여 상기 제 1 도금층과 동시에 형성된 기판 표면에 부착되는 이물 도금층을 제거하는 공정과, 상기 기판에 대하여 제 2 도금 처리를 실시함으로써, 상기 오목부 내의 상기 제 1 도금층 상에 제 2 도금층을 형성하는 공정을 구비한 것을 특징으로 하는 기억 매체이다.
본 발명에 따르면, 기판 표면에 이물 도금층을 남기지 않고, 기판의 오목부 내에 금속 배선층을 용이하고 또한 간단하게 형성할 수 있다.
도 1의 (a) ~ (g)는 본 발명의 일실시의 형태에 있어서의 금속 배선층 형성 방법이 실시되는 기판을 나타내는 도이다.
도 2는 본 발명의 일실시의 형태에 있어서의 금속 배선층 형성 방법을 나타내는 순서도이다.
도 3은 본 발명의 일실시의 형태에 있어서의 금속 배선층 형성 장치를 나타내는 블록도이다.
이하, 도 1 내지 도 3에 의해 본 발명의 일실시의 형태에 대하여 설명한다.
본 발명에 따른 금속 배선층 형성 방법은, 도 1의 (a), (b), (c), (d), (e), (f), (g)에 나타내는 바와 같이, 오목부(3)를 가지는 반도체 웨이퍼 등으로 이루어지는 실리콘 기판(이하, 기판이라고도 함)(2)에 대하여 금속 배선층을 형성하는 것이다.
도 1의 (a), (b), (c), (d), (e), (f), (g)에 나타내는 바와 같이, 기판(2)에는 저면(3a)과 측면(3b)을 가지는 오목부(3)가 형성되어 있다.
이 경우, 기판(2)은 Si 산화막으로 이루어지며, 오목부(3)의 저면(3a)에는 하부 전극으로서의 텅스텐(W) 또는 텅스텐 합금이 매립되어 있다(도 1의 (a) 참조).
이러한 구성으로 이루어지는 기판(2)은, 공지의 방법에 의해 얻을 수 있다.
먼저 Si 산화막으로 이루어지는 실리콘 기판(2)을 준비한다. 이어서 기판(2)에 에칭에 의해 오목부(3)가 형성된다.
이 후 기판(2)의 오목부(3)의 저면(3a)에 CVD에 의해 텅스텐(W) 또는 텅스텐 합금(4)이 매립된다.
이어서 상술한 오목부(3)를 가지는 기판(2)에 대하여 금속 배선층을 형성하는 금속 배선층 형성 장치(10)에 대하여, 도 3에 의해 설명한다.
이러한 금속 배선층 형성 장치(10)는, 기판(2)에 촉매를 부여하는 촉매 부여부(11)와, 기판(2)을 예비 세정하여 오목부(3)의 저면(3a)에 마련된 텅스텐 또는 텅스텐 합금(4)에 형성된 촉매 이외의 촉매를 제거하는 촉매 세정부(12)와, 기판(2)에 대하여 제 1 도금 처리를 실시하여 적어도 텅스텐 또는 텅스텐 합금(4) 상에 보호층으로서의 제 1 도금층(7)을 형성하는 제 1 도금층 형성부(13)와, 기판(2)을 세정하여 제 1 도금층(7)과 동시에 형성된 기판(2)의 표면에 부착되는 이물 도금층(7a)을 제거하는 이물 도금층 세정부(15)와, 기판(2)에 대하여 제 2 도금 처리를 실시함으로써, 오목부(3) 내의 제 1 도금층(7) 상에 제 2 도금층(8)을 형성하는 제 2 도금층 형성부(16)를 구비하고 있다.
또한 제 1 도금층 형성부(13)와 이물 도금층 세정부(15)와의 사이에, 기판(2)에 대하여 UV 처리 또는 가열 처리를 실시함으로써, 이물 도금층(7a)의 제거를 용이하게 하는 UV 처리부 또는 가열 처리부(14)가 마련되어 있다.
또한 상술한 금속 배선층 형성 장치(10)의 각 구성 부재, 예를 들면 촉매 부여부(11), 촉매 세정부(12), 제 1 도금층 형성부(13), UV 처리부 또는 가열 처리부(14), 이물 도금층 세정부(15) 및 제 2 도금층 형성부(16)는 모두 제어 장치(20)에 마련된 기억 매체(21)에 기록된 각종의 프로그램에 따라 제어 장치(20)로 구동 제어되고, 이에 의해 기판(2)에 대한 다양한 처리가 행해진다. 여기서, 기억 매체(21)는 각종의 설정 데이터 또는 후술하는 금속 배선층 형성 프로그램 등의 각종의 프로그램을 저장하고 있다. 기억 매체(21)로서는, 컴퓨터로 판독 가능한 ROM 또는 RAM 등의 메모리, 또는 하드 디스크, CD-ROM, DVD-ROM 또는 플렉시블 디스크 등의 디스크 형상 기억 매체 등의 공지의 것이 사용될 수 있다.
이어서 이러한 구성으로 이루어지는 본 실시의 형태의 작용에 대하여, 도 1 내지 도 3에 의해 설명한다.
상술한 바와 같이 반도체 웨이퍼 등으로 이루어지는 기판(실리콘 기판)(2)에 대하여 오목부(3)가 형성되고, 오목부(3)의 저면(底面)(3a)에 텅스텐 또는 텅스텐 합금(4)이 마련된 기판(2)이 본 발명에 따른 금속 배선층 형성 장치(10) 내로 반송된다. 이 경우, 기판(2)에는 저면(3a)을 가지는 오목부(3)가 형성되고, 이 오목부(3)의 저면(3a)은 텅스텐 또는 텅스텐 합금이 마련되어 있다(도 1의 (a) 참조).
여기서 기판(2)에 오목부(3)를 형성하는 방법으로서는, 종래 공지의 방법으로부터 적절히 채용할 수 있다. 구체적으로, 예를 들면 드라이 에칭 기술로서, 불소계 또는 염소계 가스 등을 이용한 범용적 기술을 적용할 수 있는데, 특히 애스펙트비(홀의 깊이 / 홀의 직경)가 큰 홀을 형성하기 위해서는, 고속의 심굴 에칭이 가능한 ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching : 유도 결합 플라즈마-반응성 이온 에칭)의 기술이 채용된 방법을 보다 적합하게 채용할 수 있으며, 특히, 육불화 유황(SF6)을 이용한 에칭 단계와 C4F8 등의 테플론(등록 상표)계 가스를 이용한 보호 단계를 반복하면서 행하는 보슈 프로세스라고 칭해지는 방법을 적합하게 채용할 수 있다.
이어서 금속 배선층 형성 장치(10) 내에 있어서, 도 2 및 도 3에 나타내는 바와 같이 오목부(3)를 가지는 기판(2)이 촉매 부여부(11)로 보내지고, 이 촉매 부여부(11)에 있어서 기판(2)에 대하여 촉매가 부여된다(도 1의 (b) 참조).
이어서 촉매 부여부(11)에 있어서의 촉매 부여 공정에 대하여 더 기술한다.
도 1의 (b)에 나타내는 바와 같이, 촉매 부여 공정에 있어서는, 예를 들면 기판(2)에 대하여, 염화 팔라듐을 원료로 하는 Pd 이온을 포함하는 수용액을 노즐에 의해 분사하여, 촉매가 되는 Pd 이온을 기판(2)의 표면에 흡착시킨다. Pd 이온은 표면의 재료에 대하여, 부여하기 쉬운 재료와 부여하기 어려운 재료가 있으며, 저면(3a)의 텅스텐 또는 텅스텐 합금에는 부여하기 쉽고, 실리콘 산화막에는 부여하기 어렵기 때문에, 그 차이를 이용하여 저면(3a)에 많이 부여시키는 것이 가능하다.
혹은 기판(2)의 오목부(3)의 텅스텐 또는 텅스텐 합금(4) 상 및 오목부(3)의 측면(3b) 및 기판(2)의 표면(2a)에 촉매(5)를 형성하는 경우, 도금 반응을 촉진할 수 있는 촉매 작용을 가지는 촉매, 예를 들면 나노 입자로 이루어지는 촉매를 포함하는 촉매 용액을 이용해도 된다. 여기서 나노 입자란, 촉매 작용을 가지는 입자로, 평균 입경이 20 nm 이하, 예를 들면 0.5 nm ~ 20 nm의 범위 내로 되어 있는 입자이다. 나노 입자를 구성하는 원소로서는, 예를 들면 팔라듐, 금, 백금 등을 들 수 있다.
또한, 나노 입자를 구성하는 원소로서, 루테늄이 이용되어도 된다.
나노 입자의 평균 입경을 측정하는 방법이 특별히 한정되지는 않으며, 다양한 방법이 이용될 수 있다. 예를 들면, 촉매 용액 내의 나노 입자의 평균 입경을 측정하는 경우, 동적 광산란법 등이 이용될 수 있다. 동적 광산란법이란, 촉매 용액 내에 분산되어 있는 나노 입자에 레이저광을 조사하고, 그 산란광을 관찰함으로써, 나노 입자의 평균 입경 등을 산출하는 방법이다.
또한, 기판(2)의 오목부(3)에 흡착된 나노 입자의 평균 입경을 측정하는 경우, TEM 또는 SEM 등을 이용하여 얻어진 화상으로부터, 정해진 개수의 나노 입자, 예를 들면 20 개의 나노 입자를 검출하고, 이들 나노 입자의 입경의 평균치를 산출할 수도 있다.
이어서, 나노 입자로 이루어지는 촉매가 포함되는 촉매 용액에 대하여 설명한다. 촉매 용액은, 촉매가 되는 나노 입자를 구성하는 금속의 이온을 함유하는 것이다. 예를 들면 나노 입자가 팔라듐으로 구성되어 있는 경우, 촉매 용액에는, 팔라듐 이온원으로서 염화 팔라듐 등의 팔라듐 화합물이 함유되어 있다.
촉매 용액의 구체적인 조성은 특별히 한정되지는 않지만, 바람직하게는, 촉매 용액의 점성 계수가 0.01 Pa·s 이하가 되도록 촉매 용액의 조성이 설정되어 있다. 촉매 용액의 점성 계수를 상기 범위 내로 함으로써, 기판(2)의 오목부(3)의 직경이 작은 경우라도, 기판(2)의 오목부(3)의 저면(3a)까지 촉매 용액을 충분히 확산시킬 수 있다. 이에 의해, 기판(2)의 오목부(3)의 저면(3a)까지 촉매를 보다 확실히 흡착시킬 수 있다.
바람직하게는, 촉매 용액 중의 촉매는, 분산제에 의해 피복되어 있다. 이에 의해, 촉매의 계면에 있어서의 계면 에너지를 작게 할 수 있다. 따라서, 촉매 용액 내에 있어서의 촉매의 확산을 보다 촉진할 수 있으며, 이에 의해, 기판(2)의 오목부(3)의 저면(3a)까지 촉매를 보다 단시간에 도달시킬 수 있다고 상정된다. 또한, 복수의 촉매가 응집하여 그 입경이 커지는 것을 방지할 수 있으며, 이에 의해서도, 촉매 용액 내에 있어서의 촉매의 확산을 보다 촉진할 수 있다고 상정된다.
분산제로 피복된 촉매를 준비하는 방법이 특별히 한정되지는 않는다. 예를 들면, 미리 분산제로 피복된 촉매를 포함하는 촉매 용액을 이용해도 된다.
분산제로서는, 구체적으로 폴리비닐 피롤리돈(PVP), 폴리 아크릴산(PAA), 폴리에틸렌이민(PEI), 테트라메틸 암모늄(TMA), 구연산 등이 바람직하다.
그 외에, 특성을 조정하기 위한 각종 약제가 촉매 용액에 첨가되어 있어도 된다.
이와 같이 하여 촉매 부여부(11)에 있어서, 오목부(3)의 저면(3a)에 형성된 텅스텐 또는 텅스텐 합금(4), 오목부(3)의 측면(3b) 및 기판(2)의 표면(2a) 상에 촉매(5)가 부여된다.
이어서 기판(2)은 촉매 부여부(11)로부터 촉매 세정부(12)로 보내지고, 이 촉매 세정부(12)에 있어서, 예를 들면 DHF와 같은 세정액을 이용하여 기판(2)이 예비 세정된다. 이 때 텅스텐 또는 텅스텐 합금(4) 상에 형성된 촉매(5) 이외의 촉매, 즉 오목부(3)의 측면(3b) 및 기판(2)의 표면(2a)에 형성된 촉매(5)가 제거된다(도 1의 (c) 참조).
이 경우, 상술한 바와 같이 텅스텐 또는 텅스텐 합금(4)에 대한 촉매(5)의 흡착력은, 오목부(3)의 측면(3b) 및 기판(2)의 표면(2a)에 대한 촉매(5)의 흡착력보다 커져 있기 때문에, 오목부(3)의 측면(3b) 및 기판(2)의 표면(2a)에 형성된 촉매(5)를 선택적으로 세정하여 제거할 수 있다.
이어서 기판(2)은 촉매 세정부(12)로부터 제 1 도금층 형성부(13)로 보내지고, 이 제 1 도금층 형성부(13)에 있어서, 기판(2)에 대하여 도금액을 공급하여 제 1 도금 처리를 실시함으로써, 적어도 오목부(3)의 저면(3a)에 마련된 텅스텐 또는 텅스텐 합금(4) 상에, 보호층으로서의 제 1 도금층(7)이 형성된다.
이 때 도 1의 (d)에 나타내는 바와 같이, 오목부(3)의 측면(3b) 및 기판(2)의 표면(2a) 상에 형성된 촉매(5)는 전공정에서 제거되어 있으므로, 제 1 도금 처리를 실시해도 오목부(3)의 측면(3b) 및 기판(2)의 표면(2a) 상에 제 1 도금층(7)이 형성되기 어렵게 되어 있다. 그러나, 촉매 세정부(12)에서 촉매(5)를 제거해도, 예를 들면 기판(2)의 표면(2a) 상에 촉매(5)가 일부 남는 것도 상정되며, 이 경우는 제 1 도금 처리를 실시할 시, 기판(2)의 표면(2a) 상에 남는 촉매(5)를 개재하여 도금층(7a)이 형성된다. 이 기판(2)의 표면(2a) 상에 남는 도금층(7a)은 이물 도금층(7a)이며, 이물 결함이 되기 때문에, 제거할 필요가 있다.
또한 제 1 도금층(7)으로서는, 촉매(5)를 개재하여 형성된 Co, CoB, CoP와 같은 코발트 또는 코발트 합금, 혹은 Ni, NiB, NiP와 같은 니켈 또는 니켈 합금제의 도금층이 상정된다.
이어서 기판(2)은 제 1 도금층 형성부(13)로부터 UV 처리부 또는 가열 처리부(14)로 보내지고, 이 UV 처리부 또는 가열 처리부(14)에 있어서 기판(2)에 대하여 UV 처리 또는 가열 처리가 실시되어, 기판(2)의 표면(2a)에 형성된 이물 도금층(7a)이 가열되고, 후술의 이물 도금층 세정부(15)에서 기판(2)을 세정함으로써 이물 도금층(7a)을 용이하게 제거할 수 있다(도 1의 (e) 참조).
이어서 기판(2)은 UV 처리부 또는 가열 처리부(14)로부터 이물 도금층 세정부(15)로 보내지고, 이 이물 도금층 세정부(15)에 있어서 기판(2)에 대하여 유기산을 포함하는 세정액을 이용하여 세정 처리가 실시된다. 이 경우, 기판(2)의 표면(2a)에 형성된 이물 도금층(7a)은 미리 UV 처리 또는 가열 처리되어 있기 때문에, 이 이물 도금층(7a)을 용이하고 또한 간단하게 제거할 수 있다(도 1의 (f) 참조).
이어서 기판(2)은 이물 도금층 세정부(15)로부터 제 2 도금층 형성부(16)로 보내지고, 이 제 2 도금층 형성부(16)에 있어서, 기판(2)의 오목부(3) 내의 텅스텐 또는 텅스텐 합금(4) 상에 형성된 제 1 도금층(7) 상에, 이 제 1 도금층(7)을 촉매로서 보텀 업 형상으로 제 2 도금층(8)을 형성한다(도 1의 (g) 참조).
이와 같이 하여 기판(2)의 오목부(3) 내에 제 2 도금층(8)을 매립할 수 있다. 이 경우, 제 2 도금층(8)을 구성하는 재료는, 제 1 도금층(7)을 구성하는 재료와 동일하게 되어 있다. 그리고 제 1 도금층(7)과, 제 1 도금층(7) 상에 형성된 제 2 도금층(8)에 의해 금속 배선층(7, 8)이 얻어진다.
본 실시의 형태에 따르면, 기판(2)의 오목부(3) 내에 하부 전극으로서 텅스텐 또는 텅스텐 합금(4)을 형성하고, 이 텅스텐 또는 텅스텐 합금(4) 상에 제 1 도금층(7)과 제 2 도금층(8)을 형성하여, 이들 제 1 도금층(7)과 제 2 도금층(8)을 오목부(3) 내에 매립할 수 있다. 또한, 텅스텐 또는 텅스텐 합금(4) 상에 제 1 도금층(7)을 보호층으로서 형성하고, 이어서 제 1 도금층(7)과 동시에 형성된 기판(2)의 표면(2a) 상의 이물 도금층(7a)을 제거하고, 이 후 오목부(3) 내의 제 1 도금층(7) 상에 제 2 도금층(8)을 중첩하여 형성했으므로, 기판(2)의 표면(2a)에 형성된 이물 도금층(7a)이 이물 결함으로서 남거나 성장하지 않는다.
또한 기판(2)의 표면(2a)에 형성된 이물 도금층(7a)이 이상 결함으로서 남는 것을 미연에 방지할 수 있다.
또한 기판(2)의 표면(2a)에 이상 결함으로서 이물 도금층(7a)이 남지 않으므로, 이 이상 도금층(7a)을 화학 기계 연마에 의해 제거할 필요는 없다.
또한 상기 실시의 형태에 있어서, 제 1 도금층 형성부(13), 이물 도금층 세정부(15) 및 제 2 도금층 형성부(16)는 동일한 스피너를 이용하여 구성할 수 있다.
또한 상기 실시의 형태에 있어서, UV 처리부 또는 가열 처리부(14)는 반드시 이용할 필요는 없다. 또한, 기판(2)의 오목부(3)의 저면(3a)에 미리 텅스텐 또는 텅스텐 합금(4)을 마련한 예를 나타냈지만, 도금층의 재료에 따라서는 이 텅스텐 또는 텅스텐 합금(4)을 제외해도 된다.
2 : 기판
2a : 표면
3 : 오목부
3a : 저면
3b : 측면
4 : 텅스텐 또는 텅스텐 합금
5 : 촉매
7 : 제 1 도금층
7a : 이물 도금층
8 : 제 2 도금층
10 : 금속 배선층 형성 장치
11 : 촉매 부여부
12 : 촉매 세정부
13 : 제 1 도금층 형성부
14 : UV 처리부 또는 가열 처리부
16 : 제 2 도금층 형성부
20 : 제어 장치
21 : 기억 매체

Claims (8)

  1. 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법에 있어서,
    저면에 하부 전극이 형성된 오목부를 가지는 기판을 준비하는 공정과,
    상기 기판에 대하여 촉매를 부여하는 공정과,
    상기 기판을 예비 세정하여 상기 하부 전극에 형성된 촉매 이외의 촉매를 제거하는 공정과,
    상기 기판에 대하여 제 1 도금 처리를 실시함으로써, 적어도 상기 오목부의 하부 전극 상에 보호층으로서의 제 1 도금층을 형성하는 공정과,
    상기 기판을 세정하여 상기 제 1 도금층과 동시에 형성된 상기 오목부의 외부의 도금층을 제거하는 공정과,
    상기 기판에 대하여 제 2 도금 처리를 실시함으로써, 상기 오목부 내의 상기 제 1 도금층 상에 제 2 도금층을 형성하는 공정을 구비한 것을 특징으로 하는 금속 배선층 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 도금층을 형성하는 공정과 상기 오목부의 외부의 도금층을 제거하는 공정의 사이에, 상기 기판에 대하여 UV 처리 또는 가열 처리를 실시하여 상기 오목부의 외부의 도금층의 제거를 용이하게 하는 것을 특징으로 하는 금속 배선층 형성 방법.
  4. 제 1 항에 있어서,
    상기 하부 전극은 텅스텐 또는 텅스텐 합금을 포함하고, 상기 제 1 도금층 및 상기 제 2 도금층은 코발트 또는 코발트 합금을 포함하는 것을 특징으로 하는 금속 배선층 형성 방법.
  5. 저면에 하부 전극이 형성된 오목부를 가지는 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 장치에 있어서,
    상기 기판에 대하여 촉매를 부여하는 촉매 부여부와,
    상기 기판을 예비 세정하여 상기 하부 전극에 형성된 촉매 이외의 촉매를 제거하는 촉매 세정부와,
    상기 기판에 대하여 제 1 도금 처리를 실시함으로써, 적어도 상기 오목부의 하부 전극 상에 보호층으로서의 제 1 도금층을 형성하는 제 1 도금층 형성부와,
    상기 기판을 세정하여 상기 제 1 도금층과 동시에 형성된 상기 오목부의 외부의 도금층을 제거하는 이물 도금층 세정부와,
    상기 기판에 대하여 제 2 도금 처리를 실시함으로써, 상기 오목부 내의 상기 제 1 도금층 상에 제 2 도금층을 형성하는 제 2 도금층 형성부를 구비한 것을 특징으로 하는 금속 배선층 형성 장치.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 기판에 대하여 UV 처리 또는 가열 처리를 실시하여 상기 오목부의 외부의 도금층의 제거를 용이하게 하는 UV 처리부 또는 가열 처리부를 마련한 것을 특징으로 하는 금속 배선층 형성 장치.
  8. 컴퓨터에 금속 배선 형성 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    금속 배선층 형성 방법은,
    기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법에 있어서,
    저면에 하부 전극이 형성된 오목부를 가지는 기판을 준비하는 공정과,
    상기 기판에 대하여 촉매를 부여하는 공정과,
    상기 기판을 예비 세정하여 상기 하부 전극에 형성된 촉매 이외의 촉매를 제거하는 공정과,
    상기 기판에 대하여 제 1 도금 처리를 실시함으로써, 적어도 상기 오목부의 하부 전극 상에 보호층으로서의 제 1 도금층을 형성하는 공정과,
    상기 기판을 세정하여 상기 제 1 도금층과 동시에 형성된 상기 오목부의 외부의 도금층을 제거하는 공정과,
    상기 기판에 대하여 제 2 도금 처리를 실시함으로써, 상기 오목부 내의 상기 제 1 도금층 상에 제 2 도금층을 형성하는 공정을 구비한 것을 특징으로 하는 기억 매체.
KR1020197006809A 2016-10-17 2017-08-29 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체 KR102424817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016203758 2016-10-17
JPJP-P-2016-203758 2016-10-17
PCT/JP2017/030991 WO2018074072A1 (ja) 2016-10-17 2017-08-29 金属配線層形成方法、金属配線層形成装置および記憶媒体

Publications (2)

Publication Number Publication Date
KR20190064569A KR20190064569A (ko) 2019-06-10
KR102424817B1 true KR102424817B1 (ko) 2022-07-25

Family

ID=62018342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197006809A KR102424817B1 (ko) 2016-10-17 2017-08-29 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체

Country Status (6)

Country Link
US (1) US10755973B2 (ko)
JP (1) JP6776367B2 (ko)
KR (1) KR102424817B1 (ko)
CN (1) CN109715852B (ko)
TW (1) TWI745443B (ko)
WO (1) WO2018074072A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090108455A1 (en) 2007-10-24 2009-04-30 Intel Corporation Integrated circuit and process for fabricating thereof
JP2015161020A (ja) 2014-02-28 2015-09-07 東京エレクトロン株式会社 めっきの前処理方法、記憶媒体およびめっき処理システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166939A (ja) 1991-12-19 1993-07-02 Nissan Motor Co Ltd 多層配線層の形成方法
KR100434946B1 (ko) * 2001-09-28 2004-06-10 학교법인 성균관대학 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법
US20050067295A1 (en) * 2003-09-25 2005-03-31 Dory Thomas S. Deep via seed repair using electroless plating chemistry
JP5166939B2 (ja) 2008-03-31 2013-03-21 旭化成建材株式会社 建物の開口部の構造
JP5486821B2 (ja) 2009-02-12 2014-05-07 学校法人 関西大学 無電解銅めっき方法、及び埋め込み配線の形成方法
US8895441B2 (en) * 2012-02-24 2014-11-25 Lam Research Corporation Methods and materials for anchoring gapfill metals
KR102245104B1 (ko) * 2013-06-17 2021-04-26 어플라이드 머티어리얼스, 인코포레이티드 웨트 웨이퍼 백 콘택을 사용하여 실리콘 관통 비아들을 구리 도금하기 위한 방법
JP6054279B2 (ja) * 2013-10-17 2016-12-27 東京エレクトロン株式会社 金属配線層形成方法、金属配線層形成装置および記憶媒体
JP6527030B2 (ja) * 2015-06-19 2019-06-05 東京エレクトロン株式会社 めっき処理方法及びめっき処理部品並びにめっき処理システム
WO2017127197A1 (en) * 2016-01-21 2017-07-27 Applied Materials, Inc. Process and chemistry of plating of through silicon vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090108455A1 (en) 2007-10-24 2009-04-30 Intel Corporation Integrated circuit and process for fabricating thereof
JP2015161020A (ja) 2014-02-28 2015-09-07 東京エレクトロン株式会社 めっきの前処理方法、記憶媒体およびめっき処理システム

Also Published As

Publication number Publication date
WO2018074072A1 (ja) 2018-04-26
US10755973B2 (en) 2020-08-25
CN109715852A (zh) 2019-05-03
TW201830486A (zh) 2018-08-16
US20190229016A1 (en) 2019-07-25
TWI745443B (zh) 2021-11-11
JP6776367B2 (ja) 2020-10-28
CN109715852B (zh) 2021-09-21
KR20190064569A (ko) 2019-06-10
JPWO2018074072A1 (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
JP6054279B2 (ja) 金属配線層形成方法、金属配線層形成装置および記憶媒体
JP5897425B2 (ja) 触媒の吸着処理方法および吸着処理装置
JP6328576B2 (ja) 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体
CN105355566B (zh) 焊盘的表面处理方法及焊盘的制作方法
TWI663286B (zh) 觸媒層形成方法、觸媒層形成系統及記憶媒體
KR102369080B1 (ko) 도금의 전처리 방법, 기억 매체 및 도금 처리 시스템
KR102424817B1 (ko) 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
KR102384772B1 (ko) 도금의 전처리 방법, 무전해 도금 방법 및 기억 매체
KR102560933B1 (ko) 배선층 형성 방법, 배선층 형성 시스템 및 기억 매체
TWI679301B (zh) 緊密層形成方法、緊密層形成系統及記憶媒體
JP2018073949A (ja) 金属配線層形成方法、金属配線層形成装置および記憶媒体

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant