JP2001332558A - 半導体フィーチャを形成する方法 - Google Patents

半導体フィーチャを形成する方法

Info

Publication number
JP2001332558A
JP2001332558A JP2001098341A JP2001098341A JP2001332558A JP 2001332558 A JP2001332558 A JP 2001332558A JP 2001098341 A JP2001098341 A JP 2001098341A JP 2001098341 A JP2001098341 A JP 2001098341A JP 2001332558 A JP2001332558 A JP 2001332558A
Authority
JP
Japan
Prior art keywords
group
tungsten
dielectric material
plating
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001098341A
Other languages
English (en)
Inventor
J Sanbasetsutei Carlos
カルロス・ジェイ・サンバセッティ
H Boecher Steven
スティーヴン・エイチ・ボエッチャー
S Locke Peter
ピーター・エス・ロック
M Rabino Judith
ジュディス・エム・ラビノ
Seo Suun-Cheon
スーン−チェオン・セオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001332558A publication Critical patent/JP2001332558A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ライナーの完全性と、関連するレベルと他の
金属レベルとの間の電気的連続性を有する単一の層を与
える改良された構造を提供する。 【解決手段】 開口を有する半導体誘電体材料1を備え
た半導体構造である。開口を裏打ちする第1の材料15
は、MXYからなり、ここで、Mは、コバルトおよびニ
ッケルよりなる群から選択され、Xは、タングステンお
よびシリコンよりなる群から選択され、Yは、りんおよ
びほう素よりなる群から選択され、第2の材料20は、
裏打ちされた誘電体材料を充填する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に、相互接続
集積回路の高密度システムのようなマイクロエレクトロ
ニク・コンポーネントの製造に関し、特に、集積回路内
の金属フィーチャのための、ライナー,シード層,およ
びバリアの作製に関する。
【0002】
【従来の技術】デバイスのサイズおよびメタラジ(me
tallurgy)が、変化し、縮小するにつれて、一
定レベルのラインおよびバイアの側壁および底部におけ
るライナー/シード層のステップ・カバレッジが、複雑
になってきている。現在の傾向が、高アスペクト比およ
び小全体寸法に向かうにつれて、現在の付着方法および
付着材料では、必要な側壁表面の全てにおいて、完全な
カバレッジには及ばないライナーおよびシード層を作製
することがある。カバレッジが不完全な場合には、ライ
ンおよびバイアを充填する金属が、ライン/バイアを囲
む誘電体材料の中に拡散し、不連続部に隣接する誘電体
材料を事実上“汚染(poisoning)”し、電気
的接続部が、劣化する。
【0003】現在、ライナー層付着に対しては、物理蒸
着(PVD)および化学蒸着(CVD)が、一般的な方
法である。ライナー層については、関連するレベルのラ
インおよびバイアが占有する開口をエッチングした後
に、半導体材料上のパターニングされた誘電体材料上に
付着された層を意味する。フィーチャについては、金属
で充填された開口を意味する。ユーザが決定した構造
は、ラインおよびバイアの配置を制御するであろう。ラ
イナーおよびシード層は、しばしば、多くの理由で必要
である。ライナーの不完全なカバレッジによって、エッ
チングされた開口を最終的には充填する金属が、誘電体
材料の中に拡散することがある。このことは、結果的
に、デバイス性能を劣化する。また、金属が、誘電体材
料に接着しないこともある。幾つかのケースでは、ライ
ナーは、2種以上の材料、または1種の材料の2相以上
よりなることができる。シード層は、完全な金属充填を
確保するために必要とされる。シード層の必要性は、付
着方法に依存する。ライナー/シード層については、2
つの目的にかなう単一の付着層を意味する。ライナー/
シード層は、金属を囲む誘電体材料への金属の拡散を防
止する層であり、良好な導電率を有し、良好な金属接着
特性を有する。
【0004】銅,アルミニウム,およびAlCuに対す
る普通のライナー材料は、タンタル,タングステン,チ
タン、および、窒化タンタルおよび窒化チタンのよう
な、チタンタングステンおよびタンタルを有する化合物
を含む。銅,アルミニウム,およびAlCuに対する他
のライナー材料は、いずれかの金属が用いられるシード
層付着を含む。付着方法が、不均衡な結果を生じ、連続
するカバレッジがない場合に、困難が生じる。また、寸
法縮小として、ライナーおよびライナー/シード層を含
む全ての層の厚さを最小にすることは有利である。さら
に、付着プロセスをできるだけ簡略化することも有利で
ある。単一層の付着が、2〜3工程のライナーおよびシ
ード層・プロセスに取って代わることができるならば、
コスト節約および増大された効率につながるであろう。
従って、ライナー層およびライナー/シード層として働
くことができ、金属と、開口を囲む誘電体材料との間
に、連続界面を与える材料の必要性が残る。
【0005】
【発明が解決しようとする課題】従って、本発明の目的
は、ライナーの完全性と、関連するレベルと他の金属レ
ベルとの間の電気的連続性を有する単一の層を与える改
良された構造を提供することにある。
【0006】また、本発明の目的は、高アスペクト比お
よび小寸法において連続表面カバレッジを与える新規な
ライナー材料を有する構造を提供することにある。
【0007】
【課題を解決するための手段】上述のおよび他の目的に
よれば、本発明は、半導体フィーチャを形成する方法を
含むマイクロエレクトロニク方法を開示しクレームす
る。
【0008】この方法は、誘電体材料内の開口を、第1
の材料でメッキする工程を含む、第1の材料は、CoX
Y(ここで、Xは、タングステンおよびシリコンよりな
る群から選択され、Yは、りんおよびほう素よりなる群
から選択される)からなる。
【0009】また、上述のおよび他の目的によれば、本
発明は、開口を有する半導体誘電体材料からなるマイク
ロエレクトロニク構造を開示し、クレームする。
【0010】第1の材料は、開口を裏打ちし、第1の材
料は、MXY(ここで、Mは、コバルトおよびニッケル
よりなる群から選択され、Xは、タングステンおよびシ
リコンよりなる群から選択され、Yは、りんおよびほう
素よりなる群から選択される)からなる。
【0011】第2の材料は、裏打ちされた誘電体材料を
充填する。
【0012】本発明のこれらのおよび他の目的,特徴,
および利点は、図面を参照して本発明を実施する好適な
実施の形態の以下の説明によって明らかになる。
【0013】
【発明の実施の形態】銅メタラジを有する高密度集積回
路のようなマイクロエレクトロニク・コンポーネントの
製造に有用なものとして、本発明は、銅ライナー、およ
び新規なライナーを有する銅構造を与える改良された方
法を提供する。図1に示す構造は、半導体誘電体材料1
と、関連する金属レベルのライン/バイア・フィーチャ
10(技術上知られた方法によって既にエッチングされ
ている)とを示す。このフィーチャは、無電解メッキさ
れたCo−W−P層15で裏打ちされている。
【0014】概略的に言えば、改良された方法は、約5
0〜500Åの厚さを有する層を形成するCo−W−P
(コバルト−タングステン−りん)合金による金属フィ
ーチャの無電解メッキを意図している。この層は、好適
には約70〜約80℃の温度,約8〜約9のpHを有す
る水成メッキ浴内で、約40〜約150Å/分の速度で
付着される。水成メッキ浴は、低濃度のコバルトイオン
およびタングステン酸イオン,次亜りん酸塩,緩衝剤お
よび錯化剤,および界面活性剤を含む。界面活性剤は、
約0.01〜約0.2g/リットル、次亜りん酸塩は、
約5〜約15g/リットル、緩衝剤は、約10〜約30
g/リットル、錯化剤は、約15〜約50g/リット
ル、コバルト塩は、約5〜約15g/リットル、タング
ステン酸塩は、約1〜約10g/リットル存在する。適
切な還元剤は、次亜りん酸塩およびジメチルアミノボラ
ンを含む。適切な緩衝剤は、ほう酸を含む。適切な錯化
剤は、クエン酸ナトリウムを含み、適切な界面活性剤
は、ペルフルオロアルキルスルフォン酸を含む。適切な
タングステン酸塩は、タングステン酸アンモニウムを含
む。適切なコバルト塩は、硫酸コバルトを含む。
【0015】改良された方法を用いると、コンフォーマ
ルなライナー層および/またはシード層を付着すること
ができる。本発明の方法は、完全なホール充填性能のた
めの、有効なバリア層および連続導電層を提供する。
【0016】本発明を実施するための好適な実施の形態
に用いられる水成メッキ浴内では、コバルト塩は、8g
/リットルの量の硫酸コバルトであり、タングステン塩
は、約3g/リットルの量のタングステン酸アンモニウ
ムである。コバルト塩をその元素形体に変換する還元剤
として働く次亜りん酸は、約10g/リットルの量の次
亜りん酸ナトリウムである。緩衝剤は、約15g/リッ
トルの量のほう酸である。錯化剤は、約30g/リット
ルの量のクエン酸ナトリウムである。有害副成物を残さ
ない緩衝剤および錯化剤を用いることは、重要である。
界面活性剤として、約0.1g/リットルの量のMin
nesota Mining andManufact
uring Company,Industrial
Chemical Products Divisio
n,St.Paul Minnesotaによって市販
されている、Fluorad(登録商標)FC−98界
面活性剤(ペルフルオロアルカリスルフォン酸カルシウ
ム)が、適切である。他の界面活性剤もまた、有用であ
る。水成メッキ浴は、約72℃の温度と、約8.1のp
Hとを有する。
【0017】半導体誘電体材料内に存在するエッチング
されたライン/バイアが、前のパラグラフで説明した水
成メッキ浴内で無電解メッキされると、Co−W−P合
金層15が、約50Å/分の速度で、約50〜約500
Åの厚さに達するように、誘電体材料1に付着される。
合金層15が、このような厚さに達した後、誘電体材料
1と、エッチングされたフィーチャのメッキ・ライナー
15とが、水成メッキ浴から取り出され、洗浄される。
【0018】図2は、前に示した例によって得られた最
終的な金属充填構造を示す。金属フィーチャ20は、前
に付着された金属層5の上に形成され、処理される関連
のレベルに電気的に接触する金属フィーチャを含んでも
よいし、含まなくてもよい。フィーチャ20は、非金属
材料すなわち半導体材料1上に付着される。ライナー1
5は、金属層20の金属と誘電体材料との間に付着され
る。この実施例では、無電解メッキされたCo−W−P
層は、金属フィーチャのためのライナー層として働く。
この実施例では、金属が銅である場合、Co−W−P層
は、シード層としても働く。好適な実施例では、Co−
W−P層は、約150〜300Åの厚さである。
【0019】図3は、本発明を用いる他の構造を示す。
図3では、Co−W−P層15を無電解メッキする前
に、ライナー層25が付着される。ライナー層25は、
ライナー層に接触している、基板および金属と融和する
組成物よりなることができる。例えば、下層5と、関連
レベルの金属20とが、共に銅である場合は、Taおよ
びTaNの組合せの銅ライナー層を付着することができ
る。次に、Co−W−P層の無電解付着は、前に説明し
たように行うことができる。Co−W−P層は、フィー
チャ寸法の縮小に対して有用である。関連する技術およ
び材料でライン/バイアの側壁全体を十分に覆うことは
益々困難となっており、無電解メッキのCo−W−P層
は、連続シード層およびライナーを形成する代替物であ
る。
【0020】図2および図3に示した構造のいずれに
も、同じ材料を用いることができる。本発明のライナー
/シード材料は、Co−W−Pに限定されない。ライナ
ー/シード層として用いることができる好適な材料の例
は、コバルト,ニッケル,タングステン,シリコン,
錫,りんおよびほう素のような元素よりなる薄膜合金、
一般には、Co−X−Yの形の合金(ここで、Xは、
W,Sn,またはSiのような第二級成分であり、Y
は、りんまたはほう素である)を形成する材料、例え
ば、CoWB,CoSiP,CoSnP,CoSnB,
およびCoSiBを含む。同様の結果を有する他の合金
は、NiWP,NiSiP,NiSiB,NiWB,N
iSnP,およびNiSnBを含む。
【0021】本発明を特定の好適な実施例によって詳細
に説明したが、当業者によれば、多くの変更および変形
を実施できる。従って、特許請求の範囲は、本発明の真
の趣旨および範囲に入るこのような変更および変形の全
てを含むことを意図している。
【0022】まとめとして、本発明の構成に関して以下
の事項を開示する。 (1)半導体フィーチャを形成する方法であって、誘電
体材料内の開口を、第1の材料でメッキする工程を含
み、前記材料は、CoXYからなり、Xは、タングステ
ン,錫,およびシリコンよりなる群から選択され、Y
は、りん,ほう素よりなる群から選択される、方法。 (2)前記メッキは、無電解メッキである、上記(1)
に記載の方法。 (3)前記第1の材料は、前記誘電体材料に隣接してい
る、上記(1)に記載の方法。 (4)前記メッキ工程の前に、第2の材料を付着する工
程をさらに含む、上記(1)に記載の方法。 (5)前記第2の材料は、タンタル,チタン,タングス
テン,窒化タングステン,窒化タンタル,および窒化チ
タンよりなる群から選択される部材からなる、上記
(4)に記載の方法。 (6)前記第1の材料の厚さは、約50〜約500Åで
ある、上記(1)に記載の方法。 (7)前記第1の材料の厚さは、約150〜約300Å
である、上記(6)に記載の方法。 (8)半導体フィーチャを形成する方法であって、誘電
体材料内の開口を、第1の材料でメッキする工程を含
み、前記材料は、NiXYからなり、Xは、タングステ
ン,錫,およびシリコンよりなる群から選択され、Y
は、りんおよびほう素よりなる群から選択される、方
法。 (9)前記メッキする工程は、無電解メッキである、上
記(8)に記載の方法。 (10)前記第1の材料は、前記誘電体材料に隣接して
いる、上記(8)に記載の方法。 (11)前記メッキする工程の前に、第2の材料を付着
する工程をさらに含む、上記(8)に記載の方法。 (12)前記第2の材料は、タンタル,チタン,タング
ステン,窒化タングステン,窒化タンタル,および窒化
チタンよりなる群から選択される、上記(11)に記載
の方法。 (13)前記第1の材料の厚さは、約50〜約500Å
である、上記(8)に記載の方法。 (14)前記第1の材料の厚さは、約150〜約300
Åである、上記(13)に記載の方法。 (15)開口を有する半導体誘電体材料と、前記開口を
裏打ちする第1の材料とを備え、前記第1の材料は、M
XYからなり、Mは、コバルト,ニッケルよりなる群か
ら選択され、Xは、タングステン,錫,およびシリコン
よりなる群から選択され、Yは、りんおよびほう素より
なる群から選択され、前記裏打ちされた誘電体材料を充
填する第2の材料を備えた、半導体構造。 (16)前記第2の材料は、金属である、上記(15)
に記載の構造。 (17)前記第2の材料は、銅である、上記(16)に
記載の構造。 (18)前記第1の材料は、前記誘電体材料に隣接し、
前記第2の材料は、前記第1の材料に隣接している、上
記(15)に記載の構造。 (19)前記誘電体材料と前記第1の材料との間に配置
された第3の材料をさらに備えた、上記(15)に記載
の構造。 (20)前記第3の材料は、前記誘電体材料に隣接し、
前記第1の材料は、前記第3の材料に隣接し、前記第2
の材料は、前記第1の材料に隣接している、上記(1
9)に記載の構造。 (21)前記第3の材料は、タンタル,チタン,タング
ステン,窒化タングステン,窒化タンタル,および窒化
チタンよりなる群から選択された部材からなる、上記
(19)に記載の構造。
【図面の簡単な説明】
【図1】本発明の方法における中間工程を示す部分断面
図(実際の寸法ではない)である。
【図2】本発明の一実施例の部分断面図(実際の寸法で
はない)である。
【図3】本発明の他の実施例の部分断面図(実際の寸法
ではない)である。
【符号の説明】
1 半導体材料 5 下層 10 ライン/バイア・フィーチャ 15 Co−W−P層(第1の材料) 20 金属フィーチャ 25 ライナー層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カルロス・ジェイ・サンバセッティ アメリカ合衆国 10420 ニューヨーク州 クロトン−オン−ハドソン サッシ ド ライブ 4 (72)発明者 スティーヴン・エイチ・ボエッチャー アメリカ合衆国 12524 ニューヨーク州 フィッシュキル ベッドフォード アヴ ェニュー 12 (72)発明者 ピーター・エス・ロック アメリカ合衆国 12524 ニューヨーク州 ホープウェル ジャンクション ドッグ ウッド ロード 89 (72)発明者 ジュディス・エム・ラビノ アメリカ合衆国 10562 ニューヨーク州 オッシニング ウォータービュー ドラ イブ 11 (72)発明者 スーン−チェオン・セオ アメリカ合衆国 10601 ニューヨーク州 ホワイト プレインズ ヒルサイド テ ラス 19シー

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】半導体フィーチャを形成する方法であっ
    て、 誘電体材料内の開口を、第1の材料でメッキする工程を
    含み、前記材料は、CoXYからなり、Xは、タングス
    テン,錫,およびシリコンよりなる群から選択され、Y
    は、りん,ほう素よりなる群から選択される、方法。
  2. 【請求項2】前記メッキは、無電解メッキである、請求
    項1に記載の方法。
  3. 【請求項3】前記第1の材料は、前記誘電体材料に隣接
    している、請求項1に記載の方法。
  4. 【請求項4】前記メッキ工程の前に、第2の材料を付着
    する工程をさらに含む、請求項1に記載の方法。
  5. 【請求項5】前記第2の材料は、タンタル,チタン,タ
    ングステン,窒化タングステン,窒化タンタル,および
    窒化チタンよりなる群から選択される部材からなる、請
    求項4に記載の方法。
  6. 【請求項6】前記第1の材料の厚さは、約50〜約50
    0Åである、請求項1に記載の方法。
  7. 【請求項7】前記第1の材料の厚さは、約150〜約3
    00Åである、請求項6に記載の方法。
  8. 【請求項8】半導体フィーチャを形成する方法であっ
    て、 誘電体材料内の開口を、第1の材料でメッキする工程を
    含み、前記材料は、NiXYからなり、Xは、タングス
    テン,錫,およびシリコンよりなる群から選択され、Y
    は、りんおよびほう素よりなる群から選択される、方
    法。
  9. 【請求項9】前記メッキする工程は、無電解メッキであ
    る、請求項8に記載の方法。
  10. 【請求項10】前記第1の材料は、前記誘電体材料に隣
    接している、請求項8に記載の方法。
  11. 【請求項11】前記メッキする工程の前に、第2の材料
    を付着する工程をさらに含む、請求項8に記載の方法。
  12. 【請求項12】前記第2の材料は、タンタル,チタン,
    タングステン,窒化タングステン,窒化タンタル,およ
    び窒化チタンよりなる群から選択される、請求項11に
    記載の方法。
  13. 【請求項13】前記第1の材料の厚さは、約50〜約5
    00Åである、請求項8に記載の方法。
  14. 【請求項14】前記第1の材料の厚さは、約150〜約
    300Åである、請求項13に記載の方法。
  15. 【請求項15】開口を有する半導体誘電体材料と、 前記開口を裏打ちする第1の材料とを備え、前記第1の
    材料は、MXYからなり、Mは、コバルト,ニッケルよ
    りなる群から選択され、Xは、タングステン,錫,およ
    びシリコンよりなる群から選択され、Yは、りんおよび
    ほう素よりなる群から選択され、 前記裏打ちされた誘電体材料を充填する第2の材料を備
    えた、半導体構造。
  16. 【請求項16】前記第2の材料は、金属である、請求項
    15に記載の構造。
  17. 【請求項17】前記第2の材料は、銅である、請求項1
    6に記載の構造。
  18. 【請求項18】前記第1の材料は、前記誘電体材料に隣
    接し、前記第2の材料は、前記第1の材料に隣接してい
    る、請求項15に記載の構造。
  19. 【請求項19】前記誘電体材料と前記第1の材料との間
    に配置された第3の材料をさらに備えた、請求項15に
    記載の構造。
  20. 【請求項20】前記第3の材料は、前記誘電体材料に隣
    接し、前記第1の材料は、前記第3の材料に隣接し、前
    記第2の材料は、前記第1の材料に隣接している、請求
    項19に記載の構造。
  21. 【請求項21】前記第3の材料は、タンタル,チタン,
    タングステン,窒化タングステン,窒化タンタル,およ
    び窒化チタンよりなる群から選択された部材からなる、
    請求項19に記載の構造。
JP2001098341A 2000-04-14 2001-03-30 半導体フィーチャを形成する方法 Pending JP2001332558A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/549907 2000-04-14
US09/549,907 US20020081842A1 (en) 2000-04-14 2000-04-14 Electroless metal liner formation methods

Publications (1)

Publication Number Publication Date
JP2001332558A true JP2001332558A (ja) 2001-11-30

Family

ID=24194858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098341A Pending JP2001332558A (ja) 2000-04-14 2001-03-30 半導体フィーチャを形成する方法

Country Status (6)

Country Link
US (1) US20020081842A1 (ja)
JP (1) JP2001332558A (ja)
KR (1) KR20010096602A (ja)
CN (1) CN1320953A (ja)
GB (1) GB2366912A (ja)
TW (1) TW477014B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203914A (ja) * 2002-01-09 2003-07-18 Japan Science & Technology Corp 半導体集積回路装置及びその製造方法
JP2005072139A (ja) * 2003-08-21 2005-03-17 Sony Corp 磁気記憶装置及びその製造方法
JP2009538003A (ja) * 2006-06-28 2009-10-29 インテル・コーポレーション 軟磁性を有するフィルム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821324B2 (en) * 2002-06-19 2004-11-23 Ramot At Tel-Aviv University Ltd. Cobalt tungsten phosphorus electroless deposition process and materials
DE10241154A1 (de) 2002-09-05 2004-03-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Zwischenmaterialien und zugehörige Komponenten
CN100428453C (zh) * 2003-01-29 2008-10-22 国际商业机器公司 含有低k介电阻挡膜的互连结构及其制造方法
US20060188659A1 (en) * 2005-02-23 2006-08-24 Enthone Inc. Cobalt self-initiated electroless via fill for stacked memory cells
KR100859259B1 (ko) * 2005-12-29 2008-09-18 주식회사 엘지화학 캡층 형성을 위한 코발트 계열 합금 무전해 도금 용액 및이를 이용하는 무전해 도금 방법
US20090120584A1 (en) * 2007-11-08 2009-05-14 Applied Materials, Inc. Counter-balanced substrate support
GB2462589B (en) * 2008-08-04 2013-02-20 Sony Comp Entertainment Europe Apparatus and method of viewing electronic documents
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) * 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
SG11201610662QA (en) * 2014-07-25 2017-01-27 Intel Corp Tungsten alloys in semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583073A (en) * 1995-01-05 1996-12-10 National Science Council Method for producing electroless barrier layer and solder bump on chip
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US5942799A (en) * 1997-11-20 1999-08-24 Novellus Systems, Inc. Multilayer diffusion barriers
US6093628A (en) * 1998-10-01 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203914A (ja) * 2002-01-09 2003-07-18 Japan Science & Technology Corp 半導体集積回路装置及びその製造方法
JP2005072139A (ja) * 2003-08-21 2005-03-17 Sony Corp 磁気記憶装置及びその製造方法
JP2009538003A (ja) * 2006-06-28 2009-10-29 インテル・コーポレーション 軟磁性を有するフィルム

Also Published As

Publication number Publication date
GB2366912A (en) 2002-03-20
GB0106693D0 (en) 2001-05-09
TW477014B (en) 2002-02-21
CN1320953A (zh) 2001-11-07
KR20010096602A (ko) 2001-11-07
US20020081842A1 (en) 2002-06-27

Similar Documents

Publication Publication Date Title
JP2001332558A (ja) 半導体フィーチャを形成する方法
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
US6066892A (en) Copper alloy seed layer for copper metallization in an integrated circuit
US7008872B2 (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
TWI251921B (en) Designs and methods for conductive bumps
TWI290736B (en) Semiconductor device and method for production thereof
US20050230263A1 (en) Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
US20060076244A1 (en) Barrier enhancement process for copper interconnects
JP2000150647A (ja) 配線構造およびその製造方法
US6998342B2 (en) Electronic device manufacturing method
US6911229B2 (en) Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
US20060001160A1 (en) Surface treatment of metal interconnect lines
JP2002075913A (ja) 無電解銅メッキ浴およびそれを用いた銅付着方法
US20020092673A1 (en) Tungsten encapsulated copper interconnections using electroplating
US6875260B2 (en) Copper activator solution and method for semiconductor seed layer enhancement
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
US6555171B1 (en) Cu/Sn/Pd activation of a barrier layer for electroless CU deposition
JP3554665B2 (ja) 半導体基板配線のバリア層及び配線構造
KR100633685B1 (ko) 반도체 소자의 금속배선 형성방법
US20010053596A1 (en) Method of fabricating vias
TW512490B (en) Insitu diffusion barrier and copper metallization for improving reliability of semiconductor devices
JPH10261708A (ja) 半導体素子の多層配線及びその製造方法
KR100195239B1 (ko) 반도체장치의 금속배선층 구조 및 그 형성방법
JPH11345879A (ja) 半導体素子の金属配線形成方法
JP2003332339A (ja) 集積されたデバイスの中の層の間の接着を改善する方法と装置