CN1320953A - 无电镀金属衬层形成方法 - Google Patents

无电镀金属衬层形成方法 Download PDF

Info

Publication number
CN1320953A
CN1320953A CN01116590A CN01116590A CN1320953A CN 1320953 A CN1320953 A CN 1320953A CN 01116590 A CN01116590 A CN 01116590A CN 01116590 A CN01116590 A CN 01116590A CN 1320953 A CN1320953 A CN 1320953A
Authority
CN
China
Prior art keywords
lining
coated
tungsten
dielectric material
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01116590A
Other languages
English (en)
Inventor
C·J·萨姆布策蒂
S·H·博特彻
P·S·洛克
J·M·鲁滨洛
徐顺天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1320953A publication Critical patent/CN1320953A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

一种具有带窗口的半导体介质材料的半导体结构。第一材料对窗口进行衬里,第一材料包含MXY,其中M选自钴及镍,X选自钨及硅,而Y选自磷及硼,并且第二材料填充被衬里的介质材料。

Description

无电镀金属衬层形成方法
本发明一般涉及到微电子部件的制造,如由集成电路互连而成的高密度系统,更确切地说是涉及到集成电路中金属零件的衬层、籽晶层及势垒层的形成。
当器件尺寸和冶金术改变并缩小时,在给定层的线路与通道的侧壁及底部处的衬层/籽晶层的台阶覆盖变得很复杂。由于流行倾向于更高的纵横比和更小的整体尺寸,故采用目前的淀积方法和材料,在所有必需的侧壁表面上能够产生覆盖不完全的衬层及籽晶层。在覆盖不完全的地方填充线路及通道的金属会渗入线路/通道周围的介质材料中,实际上“毒害”邻近不连续性的介质材料,并能够危及电学连接。
物理汽相淀积(PVD)与化学汽相淀积(CVD)是当前流行的衬层淀积方法。所谓衬层指的是在腐蚀当前层的线路与通道要占用的窗口之后淀积在半导体材料上的图形化的介电材料上的层。所谓零件指的是填充窗口的金属。用户规定的设计将控制线路与通道的位置,出于诸多的理由,这些衬层与籽晶层常常是必不可少的。由于衬层覆盖不完全,故最后填充被刻蚀的窗口的金属,可能扩散进入介质材料中。最终可能使器件性能恶化。同时,金属层可能不粘附于介质材料。在某些情况下,该衬层可以包含一种以上的材料或者单一材料的一个以上的相,籽晶层可能是必不可少的,以保证完全的金属填充。对籽晶层的需求依赖于淀积方法。所谓衬层/籽晶层指的是用于双重目的的单一淀积层。衬层/籽晶层是防止金属扩散进入周围的介质材料中的具有良好的电学导电性与良好的金属粘附性质的层。
用于铜、铝、及AlCu的普通衬层材料,包括钽、钨、钛、及含有钛、钨、及钽的化合物如氮化钽和氮化钛。用于铜、铝、及AlCu的其它衬层材料,包括随便用哪种金属组成的籽晶层淀积物,当淀积方法产生不均匀的结果且没有连续的覆盖时,就出现了困难。当器件尺寸缩小时,将所有层的甚至衬层及衬层/籽晶层的厚度减薄至最小,将是有利的。将淀积工艺尽可能地加以简化,也将是有利的。如果单一层淀积能够取代2-3步的衬层及籽晶层工艺,则会导致节省成本且提高效率。因此,对既能起衬层及衬层/籽晶层的作用,又可以在窗口周围的金属与介质材料之间提供连续的界面的材料,一直有所需求。
因此本发明的目的在于提供一种改进型结构,该结构提供了一种单一层,该单一层具有衬层完整性,以及当前层与其他金属层之间的电学连续性。
本发明的目的还在于提供一种结构,该结构具有在高纵横比和微小尺寸情况下提供连续性表面覆盖的新颖的衬层材料。
按照上面所述及别的目的,本发明公开并要求专利保护一种微电子方法,它包括形成半导体零件的方法,它包含:
用第一材料镀涂介质材料中的窗口,该材料包含CoXY,其中X选自钨和硅,Y选自磷和硼。
按照上面所述及别的目的,本发明还公开并要求专利保护一种微电子结构,该结构包含带有窗口的半导体介质材料;
第一材料对窗口加衬层,第一材料包含MXY,其中M选自钴和镍,X选自钨和硅,Y选自磷和硼;以及
第二材料填充被加了衬层的介质材料。
从参照附图对用来实现本发明的优选模式进行的下列描述中,本发明的这些及其他的目的、特征、及优点是显而易见的。
图1,未按比例尺或真实比率描绘,该图是本发明方法的中间步骤的局部剖面图。
图2,未按比例尺或真实比率描绘,该图是本发明一个实施例的局部剖面图。
图3,未按比例尺或真实比率描绘,该图是本发明另一实施例的局部剖面图。
本发明可应用于诸如具有铜冶金的高密度集成电路的微电子元件的制造,参见图1,本发明提供了一种改进的方法,用来提供铜衬层和带有新颖衬层的铜结构。图1所示的结构示出了半导体介质材料1,其当前金属层衬层/通道零件10已经用本技术已知的任何方法刻蚀好。用无电镀涂的Co-W-P层15,对此零件作衬层。
概括来说,此改进方法试图用Co-W-P(钴-钨-磷)合金对金属零件进行无电镀涂,在温度范围优选为大约70至大约80℃,且pH值范围为大约8至大约9的含水镀涂池中,以大约每分钟40至大约每分钟150的速率,形成大约50-500厚度范围的层。含水镀涂池包含低浓度的钴和钨离子、次磷酸盐、缓冲剂、络合剂、及表面活化剂。表面活化剂的范围为大约每升0.01克至大约每升0.2克,次磷酸盐范围为大约每升5克至大约每升15克,缓冲剂范围为大约每升10克至大约每升30克,络合剂范围为大约每升15克至大约每升50克,钴盐范围为大约每升5克至大约每升15克,钨盐范围为大约每升1克至大约每升10克。适合的还原剂包括次磷酸盐和二甲胺基硼烷(dimethyl aminoborane)。适合的缓冲剂包括硼酸,适合的络合剂包括柠檬酸钠,而适合的表面活化剂包括全氟烷基磺酸钾(potassium perfluoroalkyl sulfonate)。适合的钨盐包括钨酸铵。适合的钴盐包括硫酸钴。
当应用本改进方法时,可以淀积出共形的衬层和/或籽晶层。本发明的方法提供了有效的势垒层和连续的导电层,用以完成孔的填充特性。
在实行本发明的优选模式所使用的含水镀涂池中,钴盐是硫酸钴,剂量为每升8克,而钨盐是钨酸铵,剂量为大约每升3克。次磷酸盐是次磷酸钠,其剂量为大约每升10克,起还原剂作用,将隐藏的钴还原成它的元素形式。缓冲剂是硼酸,其剂量为大约每升15克。络合剂是柠檬酸钠,其剂量为大约每升30克。重要的是使用不留下有害副产品的缓冲剂及络合剂。可以从明尼苏达波尔大街的明尼苏达矿业制造公司工业化学产品部(Minnesota Mining and ManufacturingCompany,Industrial Chemical Products Division,St.PaulMinnesota)购到的剂量为大约每升0.1克的表面活化剂FluoradTMFC-98(全氟烷基磺酸钾)适合于用作表面活化剂。其他的表面活化剂也可以使用。含水镀涂池的温度约为72℃,而pH值约为8.1。
当半导体介质材料中存在的刻蚀好的线路/通道在前文所述的含水镀涂池中经历无电镀涂时,Co-W-P合金层15被淀积在介质材料1上,从而以大约每分钟50的速率达到大约50至大约500范围的厚度。在合金层15达到这一厚度之后,再将被腐蚀零件10上的带有镀涂的衬层15的介质材料1,从含水镀涂池中移出来,并进行冲洗。
图2表示按上述例子得到的最后填充好金属的结构。金属零件20制作在先期淀积的层5上,该淀积层5可以含有也可以不含有与正在进行处理的当前层电接触的金属零件。该零件20被排列在非金属材料或半导体材料1上。衬层15被淀积于金属层20的金属与介质材料之间。在本实施例中,无电镀涂的Co-W-P层起金属零件的衬层的作用。在本实施例中,金属是铜,Co-W-P层也起籽晶层的作用。在优选实施方案中,Co-W-P层的厚度应为大约150-300。
图3表示利用本发明的一种变通结构。在图3中,在无电镀涂Co-W-P层15之前淀积衬层25。该衬层25可以由任何与衬底和接触于衬层的金属相容的合成物组成。例如,在下方层5是金属,而当前层上的金属20是铜的地方,可以淀积由Ta和TaN的组合组成的衬层。然后如前面所述进行的Co-W-P无电镀涂。当零件尺寸缩小时,Co-W-P是有用的。采用目前的技术和材料,越来越难以完全覆盖线路/通道的所有侧壁,而无电镀涂的Co-W-P提供了一种形成连续籽晶层和衬层的变通方法。
可以将相同的材料使用于图2及图3所示的任一种结构。本发明的衬层/籽晶材料不局限于Co-W-P。可以用作衬层/籽晶层的优选材料的例子包括由诸如钴、镍、钨、硅、锡、磷、和硼之类的元素组成的薄膜合金,以及通常形成Co-X-Y形式的合金的材料,其中X为次要组分,例如W、Sn、或Si,而Y为磷或硼,例如CoWB、CoSiP、CoSnP、CoSnB、及CoSiB。具有类似结果的其他合金包括NiWP、NiSiP、NiSiB、NiWB、NiSnP、及NiSnB。
虽然此处根据某些优选实施例已经详细阐述了本发明,但本技术领域熟练人员可以实现其中的许多修正和改变。因此,所附权利要求被用来覆盖本发明实际构思与范围内的所有这种修正和改变。

Claims (21)

1.一种制作半导体零件的方法,包含:
采用第一材料镀涂介质材料中的窗口,该材料包括CoXY,其中X选自钨、锡、及硅,而Y选自磷和硼。
2.根据权利要求1的方法,其特征是其中的镀涂是无电镀涂。
3.根据权利要求1的方法,其特征是其中第一材料邻接于介质材料。
4.根据权利要求1的方法,其特征是进一步包括在镀涂步骤之前淀积第二材料的步骤。
5.根据权利要求4的方法,其特征是其中第二材料包括选自钽、钛、钨、氮化钨、氮化钽、氮化钛中的一个。
6.根据权利要求1的方法,其特征是其中第一材料的厚度约为50至大约500。
7.根据权利要求6的方法,其特征是其中第一材料的厚度约为150至大约300。
8.一种制作半导体零件的方法,包含:
用第一材料镀涂介质材料中的窗口,该材料包括NiXY,其中X选自钨、锡、及硅,而Y选自磷及硼。
9.根据权利要求8的方法,其特征是其中的镀涂是无电镀涂。
10.根据权利要求8的方法,其特征是其中第一材料邻接于介质材料。
11.根据权利要求8的方法,其特征是进一步包括在镀涂步骤之前淀积第二材料的步骤。
12.根据权利要求11的方法,其特征是其中第二材料包括选自钽、钛、钨、氮化钨、氮化钽、及氮化钛中的一个。
13.根据权利要求8的方法,其特征是其中第一材料的厚度约为50至大约500。
14.根据权利要求13的方法,其特征是其中第一材料的厚度约为150至大约300。
15.一种半导体结构,包括:
具有窗口的半导体介质材料;
对窗口进行衬里的第一材料,此第一材料包含MXY,其中M选自钴和镍,X选自钨、锡和硅,而Y选自磷及硼;以及
填充被衬里的介质材料的第二材料。
16.根据权利要求15的结构,其特征是其中第二材料是金属。
17.根据权利要求16的结构,其特征是其中第二材料是铜。
18.根据权利要求15的结构,其特征是其中第一材料邻接于介质材料,而第二材料邻接于第一材料。
19.根据权利要求15的结构,其特征是进一步包含第三材料,该第三材料排列在介质材料与第一材料之间。
20.根据权利要求19的结构,其特征是其中第三材料邻接于介质材料,第一材料邻接于第三材料,而第二材料邻接于第一材料。
21.根据权利要求19的结构,其特征是其中第三材料包含选自钽、钛、钨、氮化钨、氮化钽、及氮化钛中的一个。
CN01116590A 2000-04-14 2001-04-13 无电镀金属衬层形成方法 Pending CN1320953A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/549,907 US20020081842A1 (en) 2000-04-14 2000-04-14 Electroless metal liner formation methods
US09/549907 2000-04-14

Publications (1)

Publication Number Publication Date
CN1320953A true CN1320953A (zh) 2001-11-07

Family

ID=24194858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01116590A Pending CN1320953A (zh) 2000-04-14 2001-04-13 无电镀金属衬层形成方法

Country Status (6)

Country Link
US (1) US20020081842A1 (zh)
JP (1) JP2001332558A (zh)
KR (1) KR20010096602A (zh)
CN (1) CN1320953A (zh)
GB (1) GB2366912A (zh)
TW (1) TW477014B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428453C (zh) * 2003-01-29 2008-10-22 国际商业机器公司 含有低k介电阻挡膜的互连结构及其制造方法
CN101336309B (zh) * 2005-12-29 2011-06-08 Lg化学株式会社 钴基合金化学镀液以及使用该化学镀液的化学镀法
CN106463368A (zh) * 2014-07-25 2017-02-22 英特尔公司 半导体器件中的钨合金

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3567377B2 (ja) * 2002-01-09 2004-09-22 独立行政法人 科学技術振興機構 半導体集積回路装置の製造方法
US6821324B2 (en) * 2002-06-19 2004-11-23 Ramot At Tel-Aviv University Ltd. Cobalt tungsten phosphorus electroless deposition process and materials
DE10241154A1 (de) 2002-09-05 2004-03-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Zwischenmaterialien und zugehörige Komponenten
JP2005072139A (ja) * 2003-08-21 2005-03-17 Sony Corp 磁気記憶装置及びその製造方法
US20060188659A1 (en) * 2005-02-23 2006-08-24 Enthone Inc. Cobalt self-initiated electroless via fill for stacked memory cells
US20080003698A1 (en) * 2006-06-28 2008-01-03 Park Chang-Min Film having soft magnetic properties
US20090120584A1 (en) * 2007-11-08 2009-05-14 Applied Materials, Inc. Counter-balanced substrate support
GB2462589B (en) * 2008-08-04 2013-02-20 Sony Comp Entertainment Europe Apparatus and method of viewing electronic documents
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) * 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583073A (en) * 1995-01-05 1996-12-10 National Science Council Method for producing electroless barrier layer and solder bump on chip
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US5942799A (en) * 1997-11-20 1999-08-24 Novellus Systems, Inc. Multilayer diffusion barriers
US6093628A (en) * 1998-10-01 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428453C (zh) * 2003-01-29 2008-10-22 国际商业机器公司 含有低k介电阻挡膜的互连结构及其制造方法
CN101336309B (zh) * 2005-12-29 2011-06-08 Lg化学株式会社 钴基合金化学镀液以及使用该化学镀液的化学镀法
CN106463368A (zh) * 2014-07-25 2017-02-22 英特尔公司 半导体器件中的钨合金
CN106463368B (zh) * 2014-07-25 2020-06-16 英特尔公司 半导体器件中的钨合金
US11195798B2 (en) 2014-07-25 2021-12-07 Intel Corporation Tungsten alloys in semiconductor devices

Also Published As

Publication number Publication date
US20020081842A1 (en) 2002-06-27
GB2366912A (en) 2002-03-20
JP2001332558A (ja) 2001-11-30
GB0106693D0 (en) 2001-05-09
TW477014B (en) 2002-02-21
KR20010096602A (ko) 2001-11-07

Similar Documents

Publication Publication Date Title
CN1320953A (zh) 无电镀金属衬层形成方法
KR100496711B1 (ko) 표면 코팅에 의하여 구리 배선들의 전기 이동 및스트레스에 의한 이동을 감소시키는 방법
US7199052B2 (en) Seed layers for metallic interconnects
US20060076244A1 (en) Barrier enhancement process for copper interconnects
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
US5989623A (en) Dual damascene metallization
EP0954027B1 (en) Copper interconnection structure incorporating a metal seed layer
US6066892A (en) Copper alloy seed layer for copper metallization in an integrated circuit
US6680540B2 (en) Semiconductor device having cobalt alloy film with boron
US20080237053A1 (en) Structure comprising a barrier layer of a tungsten alloy comprising cobalt and/or nickel
CN1477695A (zh) 半导体器件的制造方法
EP1063687A2 (en) Titanium-tantalum barrier layer film and method for forming the same
US6395164B1 (en) Copper seed layer repair technique using electroless touch-up
CN1867411A (zh) 用于在工件上无电沉积NiFe的组合物和方法
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN101023514A (zh) 用于beol的同质铜互连
CN1149654C (zh) 与半导体上绝缘通孔中的铜金属化层接触的方法和结构
US6955984B2 (en) Surface treatment of metal interconnect lines
Vollmer et al. Recent advances in the application of collimated sputtering
CN1200451C (zh) 一种双大马士革结构中铜阻挡层的淀积方法
JP3554665B2 (ja) 半導体基板配線のバリア層及び配線構造
JP4023955B2 (ja) 半導体装置の製造方法
CN1614777A (zh) 利用无电镀化学的深通孔晶种修复
CN1421916A (zh) 金属内连线的制造方法
KR940002766B1 (ko) 평탄한 금속 배선의 형성 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication