CN1200451C - 一种双大马士革结构中铜阻挡层的淀积方法 - Google Patents
一种双大马士革结构中铜阻挡层的淀积方法 Download PDFInfo
- Publication number
- CN1200451C CN1200451C CN 02137195 CN02137195A CN1200451C CN 1200451 C CN1200451 C CN 1200451C CN 02137195 CN02137195 CN 02137195 CN 02137195 A CN02137195 A CN 02137195A CN 1200451 C CN1200451 C CN 1200451C
- Authority
- CN
- China
- Prior art keywords
- copper
- barrier layer
- layer
- thickness
- technology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明是一种双大马士革结构铜阻挡层的沉积方法。铜作为新的连线材料运用在集成电路制造工艺中。由于铜对半导体器件的危害性，所以淀积铜之前，应先淀积一层阻挡层，以防止铜的扩散。目前一般采用离子化物理气相淀积工艺淀积阻挡层。阻挡层在介质层与铜之间，起到了阻止铜扩散的作用。但是，阻挡层也存在于上下两层铜之间，且阻挡层的电阻率比铜大很多，因此增加了两层铜之间的接触电阻。本发明利用现有的I-PVD工艺，将阻挡层淀积分成两步，使用不同的衬底偏压、金属靶功率和氩气流量，从而有效地减少上下两层铜之间的阻挡层厚度，并增加介质层侧壁上的阻挡层厚度，同时保证介质层上方有足够的阻挡层。
Description
技术领域
本发明属于集成电路制造工艺技术领域，具体涉及一种双大马士革结构中铜阻挡层的淀积方法。
背景技术
随着集成电路制造技术的不断发展，半导体芯片的特征线宽不断缩小，目前先进的CMOS(互补型金属氧化物半导体)生产工艺已达到0.13μm水平。同时，随着芯片内的晶体管数不断增加，功能越来越强，芯片的金属连线在越来越细的同时，也越来越长，层次越来越多。这就使得由连线电阻R和连线间介质层电容C产生的RC延迟对芯片速度的影响越来越大，甚至超过了决定晶体管本身速度的栅延迟。因此，设法减少连线电阻及降低连线间电容，已成为进一步提高芯片速度的关键。
长期以来，铝一直是主要的连线材料。在一般的亚微米和深亚微米技术中，淀积的铝膜经过光刻、刻蚀后形成的铝条组成了同一层的金属布线。相邻两层的铝条，则由填充钨的通孔(钨塞，Tungsten Plug)连接。随着0.18μm及更新技术的运用，铜正取代铝成为新的连线材料，其原因在于：首先，铜的电阻率(1.7μΩ*cm)明显小于铝(2.7μΩ*cm)，因此可大大降低连线的电阻，减少RC延迟对芯片速度的影响。其次，铝条容易受电迁移效应的影响而形成空洞甚至断裂，这在线条越来越细时显得更加突出。相比之下，铜抗电迁移的能力要明显好于铝；采用铜连线，可以显著提高芯片的可靠性。
由于尚未找到刻蚀铜的好办法，所以在多层铜布线技术中运用了“双大马士革”(dualdamascene)方法，即先淀积层与层之间的介质层，然后用光刻、刻蚀的方法在介质层上形成孔(上下金属层之间的通孔)和槽(上一层金属条)。随后将铜填充进孔槽中，并用“化学机械抛光”(CMP)工艺将高于槽的铜磨去，这样就完成了铜布线。由于孔和槽的铜是同时填充的，所以“大马士革”技术的工艺步骤要比传统的“铝条钨塞”技术简单。同时，由于通孔内也主要是铜，上下两层铜之间的接触电阻要比远小于由钨塞连接的铝条，从而进一步降低连线电阻。
铜对于晶体管是有害的，所以采用铜连线技术时，必须防止其扩散到器件中去。因此在“大马士革”技术中，在填充铜之前，会先淀积一层扩散阻挡层。阻挡层材料较多选用的是Ta或TaN，目前一般采用离子化物理气相淀积(I-PVD)工艺淀积。图1所示是“电感耦合”式离子化PVD原理示意：将氩气通入工艺腔室，通过在金属靶(标号2)上加一定的功率(标号1)，使得在金属靶与硅片之间形成氩气等离子体(标号3)。氩气离子轰击金属靶，将金属原子从靶上溅射出来，淀积在硅片(标号5)上，这就是传统物理气相淀积(PVD)的工作原理。而在“电感耦合”式离子化PVD工艺中，在氩气等离子体周围增加了一个金属线圈，并连接射频电源(标号4)，通过电感耦合，增加了等离子体的密度，从而增加金属原子的离化率。同时，在硅片片座(标号6)上连接了衬底电源(标号7)，可使硅片表面带负偏压。在负偏压的吸引下，正的金属离子会以较垂直的方向淀积到硅片上，从而更好地覆盖较深孔、槽的底部和侧壁下方。
目前采用的离子化物理气相淀积(I-PVD)工艺淀积，以美国应用材料公司的离子化PVD设备IMPTM上的阻挡层淀积工艺为例，以1kw靶功率，300w衬底偏压淀积30纳米厚的TaN阻挡层，其在1.2μm深、0.25μm*0.25μm大小的通孔底部的厚度约10纳米，而在介质层侧壁上最薄处只有约5纳米厚。TaN的电阻率约250μΩ*cm，因此两层铜之间的阻挡层电阻约0.4Ω。由于在铜连线技术中，总的通孔电阻一般只有1Ω左右，所以通孔底部阻挡层的电阻占了相当大的比例。采用其他的设备或工艺参数，总体效果同上。
发明内容
本发明的目的在于利用现成的I-PVD工艺，提出一种双大马士革结构中铜阻挡层的沉积方法，使得“双大马士革”结构中通孔底部的阻挡层很薄，而在介质层的侧壁和上方保持足够厚的阻挡，从而有效降低两层铜之间的阻挡层电阻。
本发明提出的双大马士革结构中铜阻挡层的淀积方法，分为两步，先用离子化物理气相淀积(I-PVD)工艺淀积铜阻挡层后(第一步)，然后不离开工艺腔室，再依次进行反溅射和淀积工艺(第二步)，通过上述二步的离子化物理气相淀积(I-PVD)淀积铜阻挡工艺，控制在介质层上方的阻挡层的厚度为25～35纳米时，其在通孔底部的厚度小于5纳米，而在介质层侧壁上的厚度大于7纳米。
本发明中，按一般离子化物理气相淀积(I-PVD)工艺条件淀积约30nm厚的阻挡层(TaN)。此时保持较低的衬底功率(0～200w)，靶功率为0.5～2kw，氩气流量为30～70sccm，使得通孔底部的阻挡层厚度约为10nm，而侧壁上阻挡层的最薄处在最靠近底部处，其厚度约5纳米。然后，保持外加电磁场功率，减少靶功率，靶功率为0.2～0.5kw；增大氩气流量，氩气流量为50～100sccm，并在硅片衬底上加很大的偏压功率(550～600w)，进行反溅射+再淀积工艺。该工艺的控制时间为15～25秒。由于外加电磁场的存在，氩气在靶功率减少情况下仍能保持较高的电离率。由于衬底有很大的负偏压，使得氩离子在轰击金属靶的同时，也大量轰击硅片表面，在已淀积的阻挡层上产生溅射效应，即“反溅射”过程。介质层表面的阻挡层原子，在被溅射出来后，可能重新淀积在介质层表面，或淀积到工艺腔室的内壁上。由于氩离子受衬底偏压的牵引，以较垂直的角度入射，所以介质层侧壁受到的反溅射效应较小。而在通孔的底部，阻挡层不断被氩离子溅射出来，厚度不断减少。由于通孔较深，被溅射出的阻挡层原子更可能淀积在通孔的侧壁上靠近底部处，从而增加该处的厚度。
同时，较小的靶功率和较大的氩气流量，使得金属靶上仍有少量阻挡层原子被溅射出来，由于与氩原子有大量的碰撞过程，最终达到热平衡，使得溅射出的阻挡层原子以近似扩散的方式淀积到硅片表面，入射的方向也呈各向同性。这样，介质层上方会淀积较多的阻挡层，从而抵消溅射效应造成的阻挡层变薄。在介质层侧壁，由于入射原子的各向同性，仍会有一定的阻挡层淀积。在通孔的底部，由于孔的高宽比很大，只有很少的阻挡层原子能淀积到通孔底部。最终，在“反溅射”效应和再淀积过程的双重影响下，阻挡层(TaN)在介质层上的厚度变化下表：
| 第一步淀积的厚度 | 反溅射效应 | 再淀积厚度 | 最终厚度 | |
| 介质层上方 | 30nm | 强 | 厚 | ～30nm |
| 介质层侧壁 | 5nm | 弱 | 较厚 | ＞7nm |
| 通孔底部 | 10nm | 较强 | 很薄 | ＜5nm |
因此，按照本发明所淀积的阻挡层，其在通孔底部的厚度可由10纳米减至5纳米以下，对于0.25μm*0.25μm的通孔，上下两层铜之间的通孔电阻可减少0.2Ω，总的通孔电阻可保持在1Ω以下。同时，介质层上方和侧壁上仍能保持足够厚的阻挡层，起到了防止铜扩散的作用。
附图说明
图1为“电感耦合”式离子化物理气相淀积原理示意
图2为铜连线的“双大马士革”结构，其中上一层铜已淀积，但尚未磨平
附图标号：1靶电源、2金属靶、3氩气等离子体、4射频电源、5硅片、6静电吸附式片座、7衬底电源 8上一层铜(未磨平)、9阻挡层、10中间介质层、11下一层铜、12槽、13通孔。
具体实施方式
本发明的实施过程如下：
1、按“双大马士革”方法在介质层上刻蚀出孔和槽。
2、先淀积30纳米厚的阻挡层TaN，其工艺条件为：靶功率为1kw，氩气流量为50sccm，衬底偏压功率为100w。
3、在第一步淀积完后，不离开工艺腔室，直接进行第二步“反溅射+再淀积”过程，工艺条件为：靶功率为0.3kw，氩气流量为70sccm，衬底偏压功率为570w，时间为20秒。
Claims (3)
1、一种在“双大马士革”结构中淀积铜阻挡层的方法，其特征是在用离子化物理气相淀积工艺淀积铜阻挡层后，不离开工艺腔室，再依次进行反溅射和再淀积工艺，控制使介质层上方的阻挡层的厚度为25～35纳米时，其在通孔底部的厚度小于5纳米，而在介质层侧壁上的厚度大于7纳米。
2、根据权利要求1所述淀积阻挡层的方法，其特征在于上述的离子化物理气相淀积工艺采用如下参数：靶功率为0.5～2kw；氩气流量为30～70sccm；衬底偏压功率为0～200w；上述的反溅射和再淀积工艺采用如下参数：靶功率为0.2～0.5kw；氩气流量为50～100sccm，衬底偏压功率为550～600w。
3、根据权利要求2所述淀积阻挡层的方法，其特征在于上述的反溅射和再淀积工艺的控制时间为15～25秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02137195 CN1200451C (zh) | 2002-09-27 | 2002-09-27 | 一种双大马士革结构中铜阻挡层的淀积方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02137195 CN1200451C (zh) | 2002-09-27 | 2002-09-27 | 一种双大马士革结构中铜阻挡层的淀积方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1414614A CN1414614A (zh) | 2003-04-30 |
| CN1200451C true CN1200451C (zh) | 2005-05-04 |
Family
ID=4748913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02137195 Expired - Fee Related CN1200451C (zh) | 2002-09-27 | 2002-09-27 | 一种双大马士革结构中铜阻挡层的淀积方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1200451C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740478B (zh) * | 2008-11-14 | 2013-03-27 | 中芯国际集成电路制造(北京)有限公司 | 双镶嵌方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328781C (zh) * | 2004-09-08 | 2007-07-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| CN1855418B (zh) * | 2005-04-20 | 2010-05-12 | 上海集成电路研发中心有限公司 | 应用大马士革工艺制造集成电路的方法 |
| CN101651117B (zh) * | 2008-08-14 | 2011-06-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 大马士革互连工艺中的铜金属填充方法 |
| CN106158733A (zh) * | 2015-04-22 | 2016-11-23 | 中国科学院微电子研究所 | 一种铜互连结构及其制造方法 |
| CN109887879B (zh) * | 2017-12-06 | 2021-12-17 | 北京北方华创微电子装备有限公司 | 一种在孔内覆盖薄膜的方法及半导体加工设备 |
-
2002
- 2002-09-27 CN CN 02137195 patent/CN1200451C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740478B (zh) * | 2008-11-14 | 2013-03-27 | 中芯国际集成电路制造(北京)有限公司 | 双镶嵌方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1414614A (zh) | 2003-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066892A (en) | Copper alloy seed layer for copper metallization in an integrated circuit | |
| US6238533B1 (en) | Integrated PVD system for aluminum hole filling using ionized metal adhesion layer | |
| US5969422A (en) | Plated copper interconnect structure | |
| US5968333A (en) | Method of electroplating a copper or copper alloy interconnect | |
| US7381643B2 (en) | Wiring structure forming method and semiconductor device | |
| US6306732B1 (en) | Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier | |
| EP0558004A2 (en) | Refractory metal capped low resistivity metal conductor lines and vias | |
| JP2001068433A (ja) | 連続的で塊状化していない種層の障壁層への接着 | |
| CN106486416A (zh) | 金属互联结构的形成方法 | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| US6448657B1 (en) | Structure for reducing junction spiking through a wall surface of an overetched contact via | |
| CN1200451C (zh) | 一种双大马士革结构中铜阻挡层的淀积方法 | |
| CN103000570A (zh) | 铜互连线的形成方法 | |
| US20070243708A1 (en) | Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill | |
| US7018919B2 (en) | Method of manufacturing a semiconductor integrated circuit device including a hole formed in an insulating film and a first conductive film formed over a bottom region and sidewalls of the hole | |
| EP1800335A1 (en) | Homogeneous copper interconnects for beol | |
| CN101764084B (zh) | 铜阻挡层-籽晶层薄膜制备的方法 | |
| US7157795B1 (en) | Composite tantalum nitride/tantalum copper capping layer | |
| CN102437100A (zh) | 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 | |
| CN1317755C (zh) | 制作钨插塞的方法 | |
| Vollmer et al. | Recent advances in the application of collimated sputtering | |
| US7169706B2 (en) | Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition | |
| CN1414623A (zh) | 基于a1材料的掺铜金属布线工艺 | |
| US20030017696A1 (en) | Method for improving capability of metal filling in deep trench | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG (GROUP) CO., LTD.; SHANGHAI IC R Free format text: FORMER OWNER: SHANGHAI HUAHONG (GROUP) CO., LTD. Effective date: 20060922 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20060922 Address after: 201203 No. 177 blue wave road, Zhangjiang hi tech park, Shanghai, Pudong New Area Co-patentee after: Shanghai integrated circuit research and Development Center Co., Ltd. Patentee after: Shanghai Huahong (Group) Co., Ltd. Address before: 18, Huaihai Road, Shanghai, No. 200020, building 918 Patentee before: Shanghai Huahong (Group) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050504 Termination date: 20140927 |
|
| EXPY | Termination of patent right or utility model |