CN101740478B - 双镶嵌方法 - Google Patents
双镶嵌方法 Download PDFInfo
- Publication number
- CN101740478B CN101740478B CN 200810226382 CN200810226382A CN101740478B CN 101740478 B CN101740478 B CN 101740478B CN 200810226382 CN200810226382 CN 200810226382 CN 200810226382 A CN200810226382 A CN 200810226382A CN 101740478 B CN101740478 B CN 101740478B
- Authority
- CN
- China
- Prior art keywords
- diapire
- adhesive linkage
- hole
- dual
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种双镶嵌方法,包括:在介质层中形成具有通孔和沟槽的双镶嵌结构;确定包含沉积标准功率在内的沉积工艺参数,所述沉积工艺参数用以在所述通孔和沟槽的底壁及侧壁上形成具有确定厚度的粘接层,形成于所述侧壁和所述沟槽的底壁的粘接层用以防止在其上覆盖的金属层扩散至所述介质层中;调整所述沉积工艺参数,确定小于所述沉积标准功率的沉积反应功率;利用调整后的沉积工艺参数在所述通孔和沟槽的底壁及侧壁上形成粘接层,使形成于所述通孔的底壁的粘接层的厚度小于形成于所述沟槽的底壁的粘接层的厚度;去除形成于所述通孔的底壁的粘接层;形成填充所述双镶嵌结构的金属层。可减小接触电阻。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种双镶嵌方法。
背景技术
在集成电路设计和制造过程中,随着铜在芯片性能方面取得明显的优势,铜互连线逐渐取代铝金属化成为集成电路互连技术发展的新趋势。由于应用常规的等离子体刻蚀工艺,不易使铜形成图形,且干法刻蚀铜时,在它的化学反应期间不产生挥发性的副产物,因此,通常采用双镶嵌工艺形成铜互连线,即,首先,在介质层中形成具有通孔和沟槽的双镶嵌结构;继而,形成覆盖所述双镶嵌结构的粘接层;最后,形成覆盖所述粘接层并填充所述双镶嵌结构的铜。
实践中,为防止填充的铜扩散至所述介质层中,通常利用具有足够厚度的所述粘接层覆盖所述双镶嵌结构的侧壁,以作为铜的扩散阻挡层,形成所述粘接层的具体步骤包括,步骤11:如图1所示,在所述通孔20和沟槽30的底壁及侧壁上形成具有确定厚度的粘接层40,所述厚度使覆盖所述侧壁的粘接层40可防止在其上覆盖的铜扩散至所述介质层10中;实践中,由于所述双镶嵌结构的开口的角度较大,覆盖所述底壁的粘接层的厚度通常大于覆盖所述侧壁的粘接层的厚度,且覆盖所述通孔的底壁的粘接层42的厚度大于或等于覆盖所述沟槽的底壁的粘接层44的厚度,由于覆盖所述通孔的底壁的粘接层对器件的接触电阻影响较大,且在相同条件下,所述粘接层材料(如TaN/Ta)的电阻率高于铜的电阻率,使得应用上述方法形成铜互连线后,器件的接触电阻较大,易导致电学性能变差;由此,形成所述粘接层的具体步骤还应包括,去除覆盖所述通孔的底壁的粘接层;但是,覆盖所述沟槽的底壁的粘接层仍将起到扩散阻挡层的作用,不应被完全去除;而且,实际生产中,若实现覆盖所述通孔的底壁的粘接层的完全去除,而仅去除部分厚度的覆盖所述沟槽的底壁的粘接层,需引入多步附加操作(如,形成新的掩膜层,以保护覆盖所述沟槽的底壁的粘接层在覆盖所述通孔的底壁的粘接层的去除过程中受到较少的损伤),严重增加成本并降低生产效率,因此,通常,覆盖所述沟槽的底壁的粘接层和覆盖所述通孔的底壁的粘接层的去除操作同步进行,但获得的结果是:应用传统工艺只能去除部分厚度的覆盖所述通孔和沟槽的底壁的粘接层;即,形成所述粘接层的具体步骤还包括,步骤12:如图2所示,去除部分厚度的覆盖所述通孔和沟槽的底壁的粘接层40;最后,形成覆盖所述粘接层并填充所述双镶嵌结构的金属层。
但是,随着器件临界尺寸的缩小,即使去除部分厚度的覆盖所述底壁的粘接层,剩余的所述粘接层在修复后仍然具有相当的厚度,仍然难以使器件的接触电阻满足产品要求,由此,如何减小器件的接触电阻成为本领域技术人员致力解决的主要问题。
2005年6月8日公布的公告号为“CN1624895A”的中国专利申请中提供了一种低电阻通道接触的形成方法,通过在所述基片上的单镶嵌或双镶嵌腐蚀开口内凝结一层可凝结的清洗剂(CCA),以增强粘接性能,减小器件的接触电阻。但应用此方法是需增加额外的步骤,易导致生产效率的降低和废品的增加。
发明内容
本发明提供了一种双镶嵌方法,可减小器件的接触电阻。
本发明提供的一种双镶嵌方法,包括:
在介质层中形成具有通孔和沟槽的双镶嵌结构;
确定包含沉积标准功率在内的沉积工艺参数,所述沉积工艺参数用以在所述通孔和沟槽的底壁及侧壁上形成具有确定厚度的粘接层,形成于所述侧壁和所述沟槽的底壁的粘接层用以防止在其上覆盖的金属层扩散至所述介质层中;
调整所述沉积工艺参数,确定小于所述沉积标准功率的沉积反应功率;
利用调整后的沉积工艺参数在所述通孔和沟槽的底壁及侧壁上形成粘接层,使形成于所述通孔的底壁的粘接层的厚度小于形成于所述沟槽的底壁的粘接层的厚度;
去除形成于所述通孔的底壁的粘接层;
形成填充所述双镶嵌结构的金属层。
可选地,在去除形成于所述通孔的底壁的粘接层和形成填充所述双镶嵌结构的金属层的步骤之间,还包括:形成覆盖所述通孔的底壁及形成于所述侧壁和沟槽底壁的粘接层上的粘接分层。
可选地,所述金属层材料为铜。
可选地,所述沉积反应功率为所述沉积标准功率的1/2-2/3。
可选地,所述沉积标准功率为15KW时,所述沉积反应功率为8KW-10KW。
可选地,在去除形成于所述通孔的底壁的粘接层之前,还包括:确定包含刻蚀标准功率在内的刻蚀工艺参数,所述刻蚀工艺参数用以去除具有所述确定厚度的粘接层。
可选地,去除形成于所述通孔的底壁的粘接层的步骤包括:
调整所述刻蚀工艺参数,确定大于所述刻蚀标准功率的刻蚀反应功率;
利用调整后的刻蚀工艺参数去除形成于所述通孔的底壁的粘接层,使经历所述去除操作后所述沟槽的底壁仍形成有粘接层。
可选地,所述刻蚀反应功率为所述刻蚀标准功率的1.2倍-1.6倍。
可选地,所述刻蚀标准功率为500W时,所述刻蚀反应功率为600W-800W。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案提供的双镶嵌方法,通过确定小于所述沉积标准功率的沉积反应功率,以调整所述沉积工艺参数,并利用调整后的沉积工艺参数在所述通孔和沟槽的底壁及侧壁上形成粘接层,可使形成于所述通孔的底壁的粘接层的厚度小于形成于所述沟槽的底壁的粘接层的厚度;继而,可在同步去除覆盖所述通孔和沟槽的底壁的粘接层的过程中,在覆盖所述通孔的底壁的粘接层被完全去除后,残留的覆盖所述沟槽的底壁的粘接层仍未被完全去除,仍可起到扩散阻挡层及其他作用,可防止在其上覆盖的金属层扩散至所述介质层中;即,可在同步沉积、刻蚀覆盖所述通孔和沟槽的底壁的粘接层的前提下,完全去除覆盖所述通孔的底壁的粘接层,而减小器件的接触电阻。
附图说明
图1-图2为说明现有技术中双镶嵌流程的结构示意图;
图3-图6为说明本发明第一实施例中双镶嵌流程的结构示意图;
图7为应用本发明优选实施例和应用现有技术时形成双镶嵌互连线后的光学检测结果对比示意图;
图8为应用本发明优选实施例和应用现有技术时形成双镶嵌互连线后的晶片可接受性测试检测结果对比示意图;
图9为应用本发明优选实施例和应用现有技术时形成双镶嵌互连线后的可靠性检测结果对比示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
作为本发明的第一实施例,执行双镶嵌操作的具体步骤包括:
首先,如图3所示,在介质层100中形成具有通孔120和沟槽140的双镶嵌结构;
可采用PECVD(等离子体增强化学气相淀积)、SACVD(亚常压化学气相淀积)或LPCVD(低压化学气相淀积)等传统工艺形成所述介质层100。所述介质层100可为低介电常数材料,所述低介电常数材料包括但不限于黑钻石(Black Diamond,BD)或coral中的一种。所述介质层材料也可包含但不限于未掺杂的二氧化硅(SiO2)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或具有低介电常数材料中的一种或其组合。
所述双镶嵌结构为:为在所述介质层100中形成互连线而预先去除部分介质层材料后在所述介质层100中形成的缺失结构。术语“镶嵌”意指:先刻蚀所述介质层100以在其中形成缺失结构、再在所述缺失结构中填充金属材料的工艺。所述双镶嵌结构既包含先形成通孔120(via)、再形成沟槽140(trench)后获得的结构;也包含先形成沟槽140、再形成通孔120后获得的结构。
随后,确定包含沉积标准功率在内的沉积工艺参数,所述沉积工艺参数用以在所述通孔120和沟槽140的底壁及侧壁上形成具有确定厚度的粘接层,形成于所述侧壁和所述沟槽140的底壁的粘接层用以防止在其上覆盖的金属层扩散至所述介质层100中;
所述沉积工艺参数包含沉积标准功率、反应温度(如热分解TDMAT{Ti[N(CH3)2]4,四二甲基胺钛}以形成TiN粘接层时所需的350摄氏度~450摄氏度)、反应所需辅助气体(如为无机化上述示例中形成的TiN粘接层所需的氢气和氮气)的流速和功率等。
所述沉积标准功率意指对应于任意确定的所述沉积工艺参数执行所述沉积操作时所需的等离子体解离功率。实践中,对于任一制程,所述沉积标准功率是确定的。如,对于65纳米工艺,形成TaN/Ta粘接层时,所述沉积标准功率为15KW。
所述粘接层可为TaN/Ta、TiN/Ti或业内惯用的其他粘接材料。
所述确定厚度意指对应于任意确定的所述沉积工艺参数而形成的所述粘接层的厚度,只是,通常,在传统的工艺条件下,利用所述沉积工艺参数而形成的覆盖所述通孔的底壁的粘接层的厚度高于覆盖所述沟槽的底壁及侧壁的粘接层的厚度,由此,本文件内,所述确定厚度实质上意指覆盖所述通孔的底壁的厚度高于覆盖所述沟槽的底壁及侧壁的厚度的粘接层的厚度。
实践中,考虑到制程及成本需要,通常同步沉积、刻蚀所述粘接层。然而,实际生产发现,应用传统工艺,同步沉积所述粘接层时,其覆盖所述通孔的底壁的厚度高于其覆盖所述沟槽的底壁及侧壁的厚度;使得为在后续经历所述刻蚀操作后,在所述沟槽的底壁仍保留有厚度符合产品要求的所述粘接层,在所述通孔的底壁上保留的所述粘接层的厚度仍易于高于在所述沟槽的底壁保留的所述粘接层的厚度,由于在相同条件下,所述粘接层材料(如TaN/Ta)的电阻率高于互连金属(如铜)的电阻率,使得应用传统工艺形成互连线后,器件的接触电阻较大。
本发明的发明人分析后认为,减小接触电阻的关键在于减小在所述通孔的底壁上保留的所述粘接层的厚度,而在所述通孔的底壁上保留的所述粘接层的厚度的关键则在于减小经由沉积操作形成的覆盖所述通孔的底壁的厚度。如何减小经由沉积操作形成的覆盖所述通孔的底壁的粘接层的厚度成为本发明的发明人着手解决的首要问题。
本发明的发明人分析后认为,通过改善所述沉积工艺成为减小经由所述沉积操作形成的覆盖所述通孔的底壁的粘接层的厚度的指导方向。
由此,本发明的发明人提出,由于相比于所述沟槽的底壁,沉积物质易于到达所述通孔的底壁(实际生产发现),那么,通过减小所述沉积标准功率,以弱化所述沉积操作进行的程度,可减弱所述沉积物质到达所述通孔的底壁的程度,即,通过减小所述沉积标准功率,以弱化所述沉积操作,可使所述沉积物质更易于到达所述沟槽的底壁。由此,本发明的发明人提出了一种双镶嵌方法,在执行其包含的沉积操作时,通过选用小于所述沉积标准功率的沉积反应功率,可在经历所述沉积操作后,形成覆盖所述通孔的底壁的厚度低于覆盖所述沟槽的底壁及侧壁的厚度的粘接层,继而,可在覆盖所述通孔的底壁的粘接层被完全去除后,覆盖所述沟槽的底壁的粘接层仍未被完全去除,仍可起到扩散阻挡层及其他作用,可防止在其上覆盖的金属层扩散至所述介质层中;换言之,可在同步沉积、刻蚀覆盖所述通孔和沟槽的底壁的粘接层的前提下,完全去除覆盖所述通孔的底壁的粘接层,而减小器件的接触电阻。
再后,调整所述沉积工艺参数,确定小于所述沉积标准功率的沉积反应功率;
作为示例,对于65纳米工艺,传统工艺中,形成TaN/Ta粘接层时,所述沉积标准功率为15KW;则,调整所述沉积工艺参数后,所述沉积反应功率可为8KW-10KW,如8KW、9KW或10KW。
然后,如图4所示,利用调整后的沉积工艺参数在所述通孔120和沟槽140的底壁及侧壁上形成粘接层160,使形成于所述通孔120的底壁的粘接层162的厚度小于形成于所述沟槽140的底壁的粘接层164的厚度;
形成于所述通孔的底壁的粘接层162的厚度小于形成于所述沟槽的底壁的粘接层164的厚度,继而,可利用后续刻蚀操作更好地去除覆盖所述通孔底壁的粘接层162,并保留部分厚度的覆盖所述沟槽的底壁的粘接层164,以防止在其上覆盖的金属层扩散至所述介质层100中。
本领域技术人员可通过控制所述沉积标准功率与沉积反应功率之间的差值,确定形成于所述通孔的底壁的粘接层与形成于所述沟槽的底壁的粘接层之间的厚度差。在此不再赘述。
而后,如图5所示,去除形成于所述通孔的底壁的粘接层;
最后,如图6所示,形成填充所述双镶嵌结构的金属层180。
去除所述粘接层和形成所述金属层的工艺可采用任何传统的方法。
此外,在去除形成于所述通孔的底壁的粘接层和形成填充所述双镶嵌结构的金属层的步骤之间,还包括:形成覆盖所述通孔的底壁及形成于所述侧壁和沟槽底壁的粘接层上的粘接分层。
作为示例,对于65纳米工艺,传统工艺中,所述粘接层为TaN/Ta时,所述粘接分层可为Ta。所述粘接分层用以修复经历上述刻蚀操作后被损伤的所述粘接层。形成所述粘接分层的工艺可与所述粘接层的形成工艺相同,即,形成所述粘接分层时采用的沉积反应功率可小于沉积标准功率,既可简化操作,又可避免在形成所述粘接分层后,在所述通孔的底壁形成较厚的所述粘接分层而阻止接触电阻的进一步减小。
作为本发明的其他实施例,所述沉积反应功率优选为所述沉积标准功率的1/2-2/3,即,所述沉积反应功率可为所述沉积标准功率的1/2、3/5或2/3;本领域技术人员可灵活选择所述沉积反应功率与沉积标准功率之间的比值,确定形成于所述通孔的底壁的粘接层与形成于所述沟槽的底壁的粘接层之间的厚度差。在此不再赘述。
此外,在去除形成于所述通孔的底壁的粘接层之前,还包括:确定包含刻蚀标准功率在内的刻蚀工艺参数,所述刻蚀工艺参数用以去除具有所述确定厚度的粘接层。
所述在去除形成于所述通孔的底壁的粘接层之前,意指所述确定包含刻蚀标准功率在内的刻蚀工艺参数的步骤可置于执行所述去除形成于所述通孔的底壁的粘接层的操作之前所需的任一步骤之后,如,可置于确定包含沉积标准功率在内的沉积工艺参数的步骤之后,或者,可置于利用调整后的沉积工艺参数形成粘接层的步骤之后,或者,其他步骤之后。
所述刻蚀标准功率意指对应于任意确定的所述刻蚀工艺参数执行所述刻蚀操作时所需的等离子体偏置功率(bias power)。实践中,对于任一制程,所述刻蚀标准功率是确定的。如,对于65纳米工艺,形成TaN/Ta粘接层时,所述刻蚀标准功率可为500W。
本发明的发明人进一步分析后认为,增加所述刻蚀标准功率易于实现覆盖所述通孔的底壁的粘接层的完全去除。这是因为,采用高于所述刻蚀标准功率的刻蚀反应功率执行刻蚀操作,刻蚀作用增强,刻蚀粒子更易于到达所述通孔的底壁。此外,通过采用高于所述刻蚀标准功率的刻蚀反应功率执行刻蚀操作而使刻蚀作用增强后,被刻蚀掉的所述粘接层更易于附着于所述通孔和沟槽的侧壁,即,利用被刻蚀掉的所述粘接层可适当地修复由于经历等离子体刻蚀操作而受到损伤的位于所述侧壁表面的粘接层。
具体地,去除形成于所述通孔的底壁的粘接层的步骤包括:
调整所述刻蚀工艺参数,确定大于所述刻蚀标准功率的刻蚀反应功率;
利用调整后的刻蚀工艺参数去除形成于所述通孔的底壁的粘接层,使经历所述去除操作后所述沟槽的底壁仍形成有粘接层。
实践中,所述刻蚀反应功率可为所述刻蚀标准功率的1.2倍-1.6倍;作为示例,对于65纳米工艺,为刻蚀TaN/Ta粘接层而选用的所述刻蚀标准功率为500W时,所述刻蚀反应功率可为600W-800W,如600W、700W或800W。
为验证上述技术方案对所述接触电阻的改善效果,本发明的发明人对应用上述优选方案与应用传统方案获得的执行双镶嵌操作后的晶片进行了检测:
如图7所示,光学显微镜分析表明,与应用传统方案相比,应用上述优选方案后,在完成双镶嵌后,残留的粘接层及/或粘接分层的厚度由40埃减为10埃。
本发明的发明人对应用上述优选方案与应用传统方案执行双镶嵌操作时获得的(已检测合格)晶片进行了晶片可接受性测试(WAT),具体测试了形成的互连线的方块电阻(Rc),如图8所示,结果表明,与应用传统方案执行双镶嵌操作时相比,应用上述优选方案执行双镶嵌操作后,形成的互连线的方块电阻的变化可降低约15%。
本发明的发明人对应用上述优选方案与应用传统方案执行双镶嵌操作时获得的(已检测合格)晶片进行了可靠性试验(试验条件为250摄氏度,168小时),如图9所示,可见,与应用传统方案获得的器件1-5相比,应用本发明提供的技术方案获得的器件6和7的电阻变化率更小(纵坐标表示对应任一如横坐标所示的电阻变化率时存在缺陷的芯片占可比芯片总数的百分比),即性能更稳定。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (8)
1.一种双镶嵌方法,其特征在于,包括:
在介质层中形成具有通孔和沟槽的双镶嵌结构;
确定包含等离子体解离功率在内的沉积工艺参数,所述沉积工艺参数用以在所述通孔和沟槽的底壁及侧壁上形成具有确定厚度的粘接层,形成于所述侧壁和所述沟槽的底壁的粘接层用以防止在其上覆盖的金属层扩散至所述介质层中;
调整所述沉积工艺参数,确定小于所述等离子体解离功率的沉积反应功率;
利用调整后的沉积工艺参数在所述通孔和沟槽的底壁及侧壁上形成粘接层,使形成于所述通孔的底壁的粘接层的厚度小于形成于所述沟槽的底壁的粘接层的厚度;
去除形成于所述通孔的底壁的粘接层;
形成填充所述双镶嵌结构的金属层。
2.根据权利要求1所述的双镶嵌方法,其特征在于,在去除形成于所述通孔的底壁的粘接层和形成填充所述双镶嵌结构的金属层的步骤之间,还包括:形成覆盖所述通孔的底壁及形成于所述侧壁和沟槽底壁的粘接层上的粘接分层。
3.根据权利要求1所述的双镶嵌方法,其特征在于:所述金属层材料为铜。
4.根据权利要求1所述的双镶嵌方法,其特征在于:所述沉积反应功率为所述等离子体解离功率的1/2-2/3。
5.根据权利要求1所述的双镶嵌方法,其特征在于:所述等离子体解离功率为15KW,所述沉积反应功率为8KW-10KW。
6.根据权利要求1或2所述的双镶嵌方法,其特征在于,去除形成于所述通孔的底壁的粘接层的步骤包括:
调整刻蚀工艺参数,确定大于等离子体偏置功率的刻蚀反应功率;
利用调整后的刻蚀工艺参数去除形成于所述通孔的底壁的粘接层,使经历所述去除操作后所述沟槽的底壁仍形成有粘接层。
7.根据权利要求6所述的双镶嵌方法,其特征在于:所述刻蚀反应功率为所述等离子体偏置功率的1.2倍-1.6倍。
8.根据权利要求6所述的双镶嵌方法,其特征在于:所述等离子体偏置功率为500W,所述刻蚀反应功率为600W-800W。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810226382 CN101740478B (zh) | 2008-11-14 | 2008-11-14 | 双镶嵌方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810226382 CN101740478B (zh) | 2008-11-14 | 2008-11-14 | 双镶嵌方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101740478A CN101740478A (zh) | 2010-06-16 |
CN101740478B true CN101740478B (zh) | 2013-03-27 |
Family
ID=42463725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810226382 Expired - Fee Related CN101740478B (zh) | 2008-11-14 | 2008-11-14 | 双镶嵌方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101740478B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021035698A1 (zh) * | 2019-08-30 | 2021-03-04 | 京东方科技集团股份有限公司 | 背板、背光源、显示装置及背板的制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
CN1200451C (zh) * | 2002-09-27 | 2005-05-04 | 上海华虹(集团)有限公司 | 一种双大马士革结构中铜阻挡层的淀积方法 |
-
2008
- 2008-11-14 CN CN 200810226382 patent/CN101740478B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
CN1200451C (zh) * | 2002-09-27 | 2005-05-04 | 上海华虹(集团)有限公司 | 一种双大马士革结构中铜阻挡层的淀积方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101740478A (zh) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100444329C (zh) | 镶嵌结构与其形成方法 | |
US8101524B2 (en) | Technique for enhancing the fill capabilities in an electrochemical deposition process by edge rounding of trenches | |
KR100337580B1 (ko) | 반도체장치및그제조방법 | |
US7259091B2 (en) | Technique for forming a passivation layer prior to depositing a barrier layer in a copper metallization layer | |
US7015133B2 (en) | Dual damascene structure formed of low-k dielectric materials | |
CN102082114B (zh) | 双大马士革结构的形成方法 | |
US7563719B2 (en) | Dual damascene process | |
US7323408B2 (en) | Metal barrier cap fabrication by polymer lift-off | |
US20060205207A1 (en) | Method for forming dual damascene with improved etch profiles | |
US8623762B2 (en) | Semiconductor device and a method for making the semiconductor device | |
US20020041030A1 (en) | Semiconductor device for suppressing detachment of conductive layer and method for manufacturing the semiconductor device | |
US6503827B1 (en) | Method of reducing planarization defects | |
US20060211240A1 (en) | Method of enhancing adhesion between dielectric layers | |
US20060292860A1 (en) | Prevention of post cmp defects in cu/fsg process | |
US20070249164A1 (en) | Method of fabricating an interconnect structure | |
US7172962B2 (en) | Method of manufacturing a semiconductor device | |
US7135408B2 (en) | Metal barrier integrity via use of a novel two step PVD-ALD deposition procedure | |
CN101740478B (zh) | 双镶嵌方法 | |
US20070123034A1 (en) | Method for removing a passivation layer prior to depositing a barrier layer in a copper metallization layer | |
US7282436B2 (en) | Plasma treatment for silicon-based dielectrics | |
US20080090408A1 (en) | Methods for controlling the profile of a trench of a semiconductor structure | |
CN101764082A (zh) | 金属互连线形成方法 | |
KR100691105B1 (ko) | 듀얼 다마신 공정을 이용한 구리 배선 형성 방법 | |
CN101494191B (zh) | 一种双镶嵌结构的制造方法 | |
CN103165513B (zh) | 互连结构的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130327 Termination date: 20181114 |
|
CF01 | Termination of patent right due to non-payment of annual fee |