CN101764084B - 铜阻挡层-籽晶层薄膜制备的方法 - Google Patents
铜阻挡层-籽晶层薄膜制备的方法 Download PDFInfo
- Publication number
- CN101764084B CN101764084B CN2008102408293A CN200810240829A CN101764084B CN 101764084 B CN101764084 B CN 101764084B CN 2008102408293 A CN2008102408293 A CN 2008102408293A CN 200810240829 A CN200810240829 A CN 200810240829A CN 101764084 B CN101764084 B CN 101764084B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- crystal layer
- seed crystal
- deposition
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种铜阻挡层—籽晶层薄膜制备的方法,首先在基板上形成通孔和沟槽,并对通孔和沟槽进行去气处理;然后进行氮化钽薄膜沉积和金属钽薄膜沉积;之后进行离子溅射;再进行籽晶层沉积。通过离子溅射步骤,可以去掉预清洗步骤和重溅射步骤,简化了工艺和设备,且不会对基片产生污染。可以应用于45nm以下技术节点的铜双大马士革互连工艺,实现向32nm以下技术节点扩展,并避免向更小技术节点扩展时芯片制造设备升级的成本支出。
Description
技术领域
本发明涉及一种半导体加工技术,尤其涉及一种铜阻挡层-籽晶层薄膜制备的方法。
背景技术
随着CMOS晶体管尺寸不断缩小到次微米级,在高效率、高密度集成电路中的晶体管数量上升到几千万个。这些数量庞大的有源元件的信号集成需要高密度金属连线,然而这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路速度的主要因素。
目前,半导体工业采用金属铜互连线,减少了金属连线层间的电阻、增强了电路稳定性;同时采用低介电常数介质材料替代二氧化硅作为金属层间的绝缘介质,减少了金属连线层之间的寄生电容。
但是,对铜的刻蚀非常困难。现有技术中,铜互连采用双嵌入式工艺,又称双大马士革工艺(Dual Damascene),首先,在基板上沉积一定厚度的低介电常数介质材料,并在低介电常数介质材料上刻出通孔和沟槽等;然后,在沟槽和通孔中填充铜金属,形成了一层金属互连线。铜金属的填充工艺是由阻挡层/籽晶层的制备与铜电镀填充共同完成的,其中,阻挡层/籽晶层的制备工艺是关键环节。
如图1所示,现有技术中,阻挡层/籽晶层的制备的工艺流程如下:
i)去气:通过加热的方式去除前道工艺及大气传输过程中残留的可挥发性气体杂质,以保证铜金属层的电学性能;
ii)预清洗:通过等离子反应刻蚀的方法去除前道工艺及大气传输过程中,残留在下层金属表面的不可挥发性杂质和铜的氧化物,以保证铜金属层的电学性能;
iii)阻挡层沉积:用于阻挡铜金属与介质材料的直接接触(铜原子在现有介质材料中的扩散速度非常快,直接接触会导致金属互连线的短路或断路),并起到介质材料与铜金属之间的过渡粘结作用;
iv)籽晶层沉积,为后续的铜电镀工艺提供导电层。
如图2所示,上述的阻挡层沉积的工艺流程包括:
1)氮化钽薄膜沉积=>2)金属钽薄膜沉积=>3)重溅射刻蚀=>4)钽闪沉积。
阻挡层沉积工艺在阻挡层沉积腔室中进行。其中,在重溅射刻蚀步骤3)中,通过加载在钽重溅射线圈上的射频能量施加于腔室内的氩气气氛形成等离子体,并通过射频偏压对该等离子体进行控制,对已经沉积的金属薄膜进行轰击,刻蚀去除通孔底部的金属薄膜并调整已经沉积的金属薄膜的台阶覆盖状态,同时起到刻蚀和重溅射的双重作用。
上述现有技术至少存在以下缺点:
阻挡层沉积腔室技术复杂,成本昂贵,同时,由于加入钽重溅射线圈引起的颗粒增加降低系统生产良率;实现反应预清洗技术的设备结构复杂,价格高昂;同时,由于过程中存在化学反应,对基片产生污染的可能性相对较高。
发明内容
本发明的目的是提供一种技术简单、成本低、不会对基片产生污染的半导体加工铜互连的方法。
本发明的目的是通过以下技术方案实现的:
本发明的铜阻挡层-籽晶层薄膜制备的方法,包括在基板上形成通孔和沟槽,包括步骤:
首先,在所述形成通孔和沟槽的基板上沉积阻挡层,具体包括氮化钽薄膜沉积、金属钽薄膜沉积;
然后,进行离子溅射,所述离子为惰性气体离子;
之后,进行籽晶层沉积。
由上述本发明提供的技术方案可以看出,本发明所述的铜阻挡层-籽晶层薄膜制备的方法,由于首先进行氮化钽薄膜沉积和金属钽薄膜沉积;然后进行离子溅射;之后进行籽晶层沉积。可以去掉预清洗步骤和重溅射步骤,简化了工艺和设备,且不会对基片产生污染。
附图说明
图1为现有技术中铜阻挡层/铜籽晶层的制备的工艺流程示意图;
图2为现有技术中阻挡层沉积的工艺流程示意图;
图3为本发明中铜阻挡层/铜籽晶层的制备的工艺流程示意图。
具体实施方式
本发明的铜阻挡层-籽晶层薄膜制备的方法,其较佳的具体实施方式如图3所示,首先,在基板上形成通孔和沟槽,然后进行步骤:
首先,在形成通孔和沟槽的基板上沉积阻挡层,铜阻挡层可以为氮化钽/钽(TaN/Ta)双层阻挡层,具体可以首先进行氮化钽薄膜沉积,再进行金属钽薄膜沉积;
然后,进行离子溅射,离子可以为惰性气体离子,惰性气体可以包括氩气、氦气或氮气中的一种或多种气体;
之后,进行籽晶层沉积。在籽晶层沉积之后还可以根据需要进行二次离子溅射,也可以不进行二次离子溅射。
在沉积阻挡层之前,可以首先对通孔和沟槽进行去气处理,阻挡层的沉积可以通过PVD(物理气相/溅射沉积)的方法进行,也可以通过其它的方法进行。
本发明可以去掉预清洗步骤和重溅射步骤,采用简化的阻挡层工艺腔室设计,去除钽重溅射系统(包括重溅射线圈及相关硬件),简化了工艺和设备,且不会对基片产生污染。可以满足45纳米以下技术节点的工艺要求。
离子溅射步骤可以起到预清洗、刻蚀、重溅射三重目的;二次离子溅射可以起到重溅射目的。
具体实施例一:
铜阻挡层/籽晶层薄膜制备工艺流程为:去气=>阻挡层沉积=>离子溅射=>籽晶层沉积=>二次离子溅射2。
首先,进行去气工艺;
接着,进行阻挡层沉积工艺:先进行氮化钽薄膜沉积,再进行金属钽薄膜沉积。进行氮化钽/钽双层阻挡层薄膜沉积工艺之后,在通孔底部的下层铜金属表面上依次存在氧化铜等杂质层、氮化钽/钽双层阻挡层;
随后,进行离子溅射工艺步骤,通过溅射的方式,将同时去除上述两层物质,暴露出下层金属表面;而且,离子溅射将起到重溅射技术的作用,对沉积在其他区域的阻挡层薄膜进行溅射轰击,调整已经沉积在通孔、沟槽侧壁的阻挡层台阶覆盖形貌,改善等离子PVD阻挡层薄膜沉积过程中造成的顶部悬挂(Overhang)和底部拐角填充不足的问题。此外,由于此时低介电常数介质材料已经为阻挡层薄膜所保护,离子溅射不会对其造成损伤,而且,同样由于低介电常数介质材料已经为阻挡层薄膜所保护,再溅射至底部侧壁的微量铜金属不会与介质材料直接接触,还可以在一定程度上帮助提高铜籽晶层的底部拐角侧壁覆盖;
然后,进行籽晶层沉积工艺;
最后,进行二次离子溅射2工艺,主要目的在于对已经沉积的籽晶层薄膜进行重溅射,优化籽晶层薄膜孔隙填充覆盖,对籽晶层沉积的要求也可在一定程度上降低。
上述工艺中,离子溅射工艺步骤的工艺条件为:上射频功率为300~800W,下射频功率为200~700W,氩气流量为20~150sccm;
二次离子溅射2工艺步骤的工艺条件为:上射频功率为300~800W,下射频功率为200~750W,氩气流量为20~150sccm。
具体实施例二:
铜阻挡层/籽晶层薄膜制备工艺流程为:去气=>阻挡层沉积=>离子溅射=>籽晶层沉积。其中,离子溅射工艺步骤工艺条件为:上射频功率为300~800W,下射频功率为200~700W,氩气流量为20~150sccm。
与具体实施例一相比,简化了工艺步骤,可以满足预清洗与优化阻挡层薄膜孔隙填充覆盖的双重效果。
本发明采用简化的阻挡层腔室设计与阻挡层沉积工艺流程,降低了成本;同时,避免了由于加入钽重溅射线圈引起的颗粒增加问题;
采用低成本的离子溅射预清洗技术,通过工艺流程的优化,在保证工艺整合性能的前提下有效的降低了设备及芯片制造成本;
通过离子溅射的重溅射技术效果改善阻挡层/籽晶层薄膜沉积孔隙填充性能,满足45nm以下技术节点铜双大马士革互连工艺的要求;
降低对阻挡层/籽晶层薄膜沉积要求,有利于在现有技术条件下实现向32纳米以下技术节点扩展,避免了向更小技术代扩展时芯片制造设备升级的成本支出。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种铜阻挡层-籽晶层薄膜制备的方法,包括在基板上形成通孔和沟槽,其特征在于,包括步骤:
首先,在去除钽重溅射系统的阻挡层工艺腔室内进行工艺:在所述形成通孔和沟槽的基板上沉积阻挡层,具体包括氮化钽薄膜沉积、金属钽薄膜沉积;
然后,进行离子溅射,同时去除所述通孔和沟槽底部的氮化钽薄膜和金属钽薄膜及下层金属表面的杂质层,暴露出所述下层金属表面,所述离子为惰性气体离子;
之后,进行籽晶层沉积。
2.根据权利要求1所述的铜阻挡层-籽晶层薄膜制备的方法,其特征在于,所述惰性气体包括氩气、氦气或氮气中的至少一种气体。
3.根据权利要求2所述的铜阻挡层-籽晶层薄膜制备的方法,其特征在于,所述离子溅射步骤的工艺条件为:
上射频功率为300~800W,下射频功率为200~700W,所述氩气的流量为20~150sccm。
4.根据权利要求2所述的铜阻挡层-籽晶层薄膜制备的方法,其特征在于,所述籽晶层沉积之后进行二次离子溅射。
5.根据权利要求4所述的铜阻挡层-籽晶层薄膜制备的方法,其特征在于,所述二次离子溅射步骤的工艺条件为:
上射频功率为300~800W,下射频功率为200~750W,所述氩气的流量为20~150sccm。
6.根据权利要求1所述的铜阻挡层-籽晶层薄膜制备的方法,其特征在于,在沉积所述阻挡层之前,首先对所述通孔和沟槽进行去气处理。
7.根据权利要求1所述的铜阻挡层-籽晶层薄膜制备的方法,其特征在于,所述阻挡层的沉积通过物理气相沉积的方法进行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102408293A CN101764084B (zh) | 2008-12-24 | 2008-12-24 | 铜阻挡层-籽晶层薄膜制备的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102408293A CN101764084B (zh) | 2008-12-24 | 2008-12-24 | 铜阻挡层-籽晶层薄膜制备的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101764084A CN101764084A (zh) | 2010-06-30 |
CN101764084B true CN101764084B (zh) | 2011-12-07 |
Family
ID=42495168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102408293A Active CN101764084B (zh) | 2008-12-24 | 2008-12-24 | 铜阻挡层-籽晶层薄膜制备的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101764084B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102560406B (zh) * | 2010-12-24 | 2013-10-30 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Pvd设备及采用该pvd设备进行晶片处理的方法 |
CN104233202B (zh) * | 2013-06-06 | 2016-07-13 | 北大方正集团有限公司 | 一种金属薄膜的制作方法及装置 |
CN104282618A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
US9613819B2 (en) * | 2014-06-06 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process chamber, method of preparing a process chamber, and method of operating a process chamber |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1477695A (zh) * | 2002-07-25 | 2004-02-25 | ���µ�����ҵ��ʽ���� | 半导体器件的制造方法 |
-
2008
- 2008-12-24 CN CN2008102408293A patent/CN101764084B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1477695A (zh) * | 2002-07-25 | 2004-02-25 | ���µ�����ҵ��ʽ���� | 半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101764084A (zh) | 2010-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256121B2 (en) | Contact resistance reduction by new barrier stack process | |
WO2018231337A2 (en) | Process integration approach of selective tungsten via fill | |
US6391774B1 (en) | Fabrication process of semiconductor device | |
CN101764084B (zh) | 铜阻挡层-籽晶层薄膜制备的方法 | |
US5849367A (en) | Elemental titanium-free liner and fabrication process for inter-metal connections | |
US20030203615A1 (en) | Method for depositing barrier layers in an opening | |
CN103000570A (zh) | 铜互连线的形成方法 | |
US8946087B2 (en) | Electroless copper deposition | |
CN105575888A (zh) | 金属互连结构的形成方法 | |
KR102118580B1 (ko) | 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들 | |
US11923244B2 (en) | Subtractive metals and subtractive metal semiconductor structures | |
CN1200451C (zh) | 一种双大马士革结构中铜阻挡层的淀积方法 | |
US6528419B1 (en) | Process of fabricating an integrated circuit | |
CN111834331B (zh) | 半导体结构及其形成方法 | |
KR101180977B1 (ko) | 콘택 형성 동안에 콘택홀 폭 증가를 방지하는 방법 | |
CN101740480A (zh) | 半导体加工铜互连的方法 | |
US6903026B2 (en) | Sputter etch methods | |
CN112530857A (zh) | 半导体结构及其形成方法 | |
KR100673648B1 (ko) | 텅스텐 플러그와 구리배선간의 접촉저항을 감소시키는 방법 | |
US10381307B1 (en) | Method of forming barrier layer over via, and via structure formed thereof | |
KR100484253B1 (ko) | 반도체 장치의 타이타늄막 형성방법 | |
CN103094187B (zh) | 硅通孔的形成方法 | |
US6576555B2 (en) | Method of making upper conductive line in dual damascene having lower copper lines | |
KR100735524B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100602789B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016, building 2, block M5, No. 1 East Jiuxianqiao Road, Beijing, Chaoyang District Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
CP03 | Change of name, title or address |