CN106935511B - 薄膜晶体管、显示基板及其制作方法、显示装置 - Google Patents

薄膜晶体管、显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN106935511B
CN106935511B CN201710320624.5A CN201710320624A CN106935511B CN 106935511 B CN106935511 B CN 106935511B CN 201710320624 A CN201710320624 A CN 201710320624A CN 106935511 B CN106935511 B CN 106935511B
Authority
CN
China
Prior art keywords
metal layer
protective film
conductive protective
layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710320624.5A
Other languages
English (en)
Other versions
CN106935511A (zh
Inventor
李海旭
曹占锋
姚琪
汪建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710320624.5A priority Critical patent/CN106935511B/zh
Publication of CN106935511A publication Critical patent/CN106935511A/zh
Application granted granted Critical
Publication of CN106935511B publication Critical patent/CN106935511B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种薄膜晶体管、显示基板及其制作方法、显示装置,属于显示技术领域,薄膜晶体管的制作方法,包括:制备金属层;对所述金属层进行化学处理,在所述金属层表面形成一层导电保护膜;对覆盖有导电保护膜的金属层进行构图,形成薄膜晶体管的电极。本发明的技术方案能够在不影响导电图形的导电率的情况下,增加导电图形的抗氧化能力。在导电保护膜为利用硅烷偶联剂与金属层结合后形成时,导电保护膜还是优异的粘结促进剂,在对金属层和导电保护膜进行刻蚀、在导电保护膜上涂覆光刻胶时,导电保护膜还能够增加光刻胶的粘附力。

Description

薄膜晶体管、显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域,特别是指一种薄膜晶体管、显示基板及其制作方法、显示装置。
背景技术
薄膜晶体管或显示基板通常会选择电阻尽量小、导电性强的材料来制作电极及信号传输线,以减少功耗、降低压降及提高响应速度。Cu具有较低的电阻率及良好的抗电迁移能力,可满足显示终端大尺寸、高分辨率及高驱动频率的要求,常被选择作为薄膜晶体管的电极材料以及显示基板的信号传输线材料。但是,在对Cu进行构图形成电极或信号传输线时,Cu与氧气或水分接触后易发生氧化,将会影响薄膜晶体管的电极性能以及显示基板的信号传输线电阻。因此,在采用Cu制作薄膜晶体管的电极以及显示基板的信号传输线时,如何防止Cu被氧化很重要。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管、显示基板及其制作方法、显示装置,能够在不影响导电图形的导电率的情况下,增加导电图形的抗氧化能力。
为解决上述技术问题,本发明的实施例提供技术方案如下:
一方面,提供一种薄膜晶体管的制作方法,包括:
制备金属层;
对所述金属层进行化学处理,在所述金属层表面形成一层导电保护膜;
对覆盖有导电保护膜的金属层进行构图,形成薄膜晶体管的电极。
进一步地,所述金属层的表层为铜层,所述对所述金属层进行化学处理包括:
在所述金属层上喷淋或涂覆包括有硅烷偶联剂的化学药液,使所述硅烷偶联剂的乙氧基与铜层中的铜原子结合,在所述铜层表面形成一层导电保护膜。
进一步地,所述化学药液中还包括有乙炔黑。
进一步地,
所述化学药液中,硅烷偶联剂与乙炔黑的质量比为5:1-10:1。
本发明实施例还提供了一种薄膜晶体管,采用如上所述的制作方法制作得到,所述薄膜晶体管的电极由金属层和覆盖所述金属层的导电保护膜组成。
本发明实施例还提供了一种显示基板的制作方法,包括:
沉积金属层;
对所述金属层进行化学处理,在所述金属层表面形成一层导电保护膜;
对覆盖有导电保护膜的金属层进行构图,形成显示基板的导电图形。
进一步地,
所述金属层的表层为铜层,所述对所述金属层进行化学处理包括:
在所述金属层上喷淋或涂覆包括有硅烷偶联剂的化学药液,使所述硅烷偶联剂的乙氧基与铜层中的铜原子结合,在所述铜层表面形成一层导电保护膜。
进一步地,所述化学药液中还包括有乙炔黑。
进一步地,
所述化学药液中,硅烷偶联剂与乙炔黑的质量比为5:1-10:1。
本发明实施例还提供了一种显示基板,采用如上所述的制作方法制作得到,所述显示基板的导电图形由金属层和覆盖所述金属层的导电保护膜组成。
本发明实施例还提供了一种显示装置,包括如上所述的显示基板。
本发明的实施例具有以下有益效果:
上述方案中,在制备金属层后,在金属层上形成覆盖金属层的导电保护膜,再对覆盖有导电保护膜的金属层进行刻蚀形成薄膜晶体管的电极,该导电保护膜能够防止金属层与氧气或水分接触,从而能够避免金属层被氧化,并且该导电保护膜为导电的,因此,并不影响薄膜晶体管的电极的导电性能。
附图说明
图1和图2为本发明实施例薄膜晶体管的结构示意图;
图3和图4为本发明实施例显示基板的结构示意图。
附图标记
1 衬底基板 2 栅金属层 3 栅绝缘层 4 有源层
5 源漏金属层 6 导电保护膜 7 钝化层 8 像素电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中在对铜进行构图形成电极或信号传输线时,铜与氧气或水分接触后易发生氧化的问题,提供一种薄膜晶体管、显示基板及其制作方法、显示装置,能够在不影响导电图形的导电率的情况下,增加导电图形的抗氧化能力。
本发明实施例提供一种薄膜晶体管的制作方法,包括:
制备金属层;
对所述金属层进行化学处理,在所述金属层表面形成一层导电保护膜;
对覆盖有导电保护膜的金属层进行构图,形成薄膜晶体管的电极。
本实施例中,在制备金属层后,在金属层上形成覆盖金属层的导电保护膜,再对覆盖有导电保护膜的金属层进行刻蚀形成薄膜晶体管的电极,该导电保护膜能够防止金属层与氧气或水分接触,从而能够避免金属层被氧化,并且该导电保护膜为导电的,因此,并不影响薄膜晶体管的电极的导电性能。
由于铜具有良好的导电性,因此,金属层的主体结构可以采用铜,当然,金属层还可以采用其他金属,比如铝等。在金属层采用铜时,为了防止铜离子扩散到其他膜层,金属层的底层可以为Mo和Nb的双层结构,铜层位于金属层的表层。
具体地,可以在所述金属层上喷淋或涂覆包括有硅烷偶联剂的化学药液,使所述硅烷偶联剂的乙氧基与铜层中的铜原子结合,在所述铜层表面形成一层导电保护膜。硅烷偶联剂一端的乙氧基可以与铜结合形成导电保护膜,另一端可以与高分子有机物通过发生化学键和、吸附等来进行连接,生成的导电保护膜用来偶联有机高分子和无机材料,增强其粘结性、是优异的粘结促进剂,可用于聚氨酯、环氧、腈类、酚醛胶粘剂和密封材料,可改善颜料的分散性并提高对玻璃、金属的粘合性,也适用于聚氨酯、环氧和丙烯酸乳胶。这样后续在对金属层和导电保护膜进行刻蚀、在导电保护膜上涂覆光刻胶时,能够增加光刻胶的粘附力,从而能够提高刻蚀线宽的尺寸,使刻蚀线宽可达到1.0微米左右,提高薄膜晶体管的制作精度。
进一步地,所述化学药液中还包括有乙炔黑,乙炔黑与硅烷偶联剂均可溶于有机溶剂中,并且乙炔黑能够提高导电保护膜的导电性。
优选地,硅烷偶联剂与乙炔黑的质量比为5:1-10:1,这样一方面能够保证足够的硅烷偶联剂与铜层发生反应生成导电保护膜,另一方面能够保证有足够数量的乙炔黑来提高导电保护膜的导电性。
当然,本发明实施例的导电保护膜并不限定为采用硅烷偶联剂与铜层中的铜原子结合后生成,只要具有导电性能并且能够在刻蚀过程中起到保护作用的薄膜均可作为导电保护膜。
具体地,金属层中铜层的厚度可以为此时的电阻率约为0.1-0.05Ω/□,生成的导电保护膜的厚度在左右,在硅烷偶联剂与乙炔黑的质量比为5:1-10:1时,导电保护膜的电阻率在0.55-0.25Ω/□左右,导电保护膜和铜层的整体电阻率在0.15-0.05Ω/□左右,可以看出,导电保护膜对电极的导电性能的影响可忽略不计。同时,由于导电保护膜的厚度较小,因此可在250℃以下稳定存在。经过实验发现,采用硅烷偶联剂与铜层中的铜原子结合后生成的导电保护膜不能被碱性溶液刻蚀,因此,在对覆盖有导电保护膜的金属层进行刻蚀形成薄膜晶体管的电极时,可以采用酸性刻蚀液来进行刻蚀。
本发明实施例还提供了一种薄膜晶体管,采用如上所述的制作方法制作得到,所述薄膜晶体管的电极由金属层和覆盖所述金属层的导电保护膜组成。
本实施例薄膜晶体管的电极上覆盖有导电保护膜,这样在对覆盖有导电保护膜的金属层进行刻蚀形成薄膜晶体管的电极时,该导电保护膜能够防止金属层与氧气或水分接触,从而能够避免金属层被氧化,并且该导电保护膜为导电的,因此,并不影响薄膜晶体管的电极的导电性能。
其中,薄膜晶体管的电极包括薄膜晶体管的栅电极、源电极和漏电极。
优选地,导电保护膜为硅烷偶联剂的乙氧基与金属层结合后形成,比如为硅烷偶联剂的乙氧基与铜层中的铜原子结合后形成,硅烷偶联剂一端的乙氧基可以与铜结合形成导电保护膜,另一端可以与高分子有机物通过发生化学键和、吸附等来进行连接,生成的导电保护膜用来偶联有机高分子和无机材料,增强其粘结性、是优异的粘结促进剂,可用于聚氨酯、环氧、腈类、酚醛胶粘剂和密封材料,可改善颜料的分散性并提高对玻璃、金属的粘合性,也适用于聚氨酯、环氧和丙烯酸乳胶。这样后续在对金属层和导电保护膜进行刻蚀、在导电保护膜上涂覆光刻胶时,能够增加光刻胶的粘附力,从而能够提高刻蚀线宽的尺寸,使刻蚀线宽可达到1.0微米左右,提高薄膜晶体管的制作精度。
如图1所示,本实施例的薄膜晶体管包括位于衬底基板1上的由栅金属层2形成的栅电极、栅绝缘层3、有源层4、由源漏金属层5形成的源电极和漏电极,其中,源漏金属层5上覆盖有导电保护膜6,导电保护膜6能够防止铜层与氧气或水分接触,从而能够避免铜层被氧化。
进一步地,如图2所示,栅金属层2上也覆盖有导电保护膜6,导电保护膜6能够防止铜层与氧气或水分接触,从而能够避免铜层被氧化。
本发明实施例还提供了一种显示基板的制作方法,包括:
沉积金属层;
对所述金属层进行化学处理,在所述金属层表面形成一层导电保护膜;
对覆盖有导电保护膜的金属层进行构图,形成显示基板的导电图形。
本实施例中,在制备金属层后,在金属层上形成覆盖金属层的导电保护膜,再对覆盖有导电保护膜的金属层进行刻蚀形成显示基板的导电图形,该导电保护膜能够防止金属层与氧气或水分接触,从而能够避免金属层被氧化,并且该导电保护膜为导电的,因此,并不影响显示基板的导电图形的导电性能。
其中,导电图形包括栅线、数据线、薄膜晶体管的源电极、漏电极和栅电极。
由于铜具有良好的导电性,因此,金属层的主体结构可以采用铜,当然,金属层还可以采用其他金属,比如铝等。在金属层采用铜时,为了防止铜离子扩散到其他膜层,金属层的底层可以为Mo和Nb的双层结构,铜层位于金属层的表层,具体地,可以在所述金属层上喷淋或涂覆包括有硅烷偶联剂的化学药液,使所述硅烷偶联剂的乙氧基与铜层中的铜原子结合,在所述铜层表面形成一层导电保护膜。硅烷偶联剂一端的乙氧基可以与铜结合形成导电保护膜,另一端可以与高分子有机物通过发生化学键和、吸附等来进行连接,生成的导电保护膜用来偶联有机高分子和无机材料,增强其粘结性、是优异的粘结促进剂,可用于聚氨酯、环氧、腈类、酚醛胶粘剂和密封材料,可改善颜料的分散性并提高对玻璃、金属的粘合性,也适用于聚氨酯、环氧和丙烯酸乳胶。这样后续在对金属层和导电保护膜进行刻蚀、在导电保护膜上涂覆光刻胶时,能够增加光刻胶的粘附力,从而能够提高刻蚀线宽的尺寸,使刻蚀线宽可达到1.0微米左右,提高显示基板的制作精度。
进一步地,所述化学药液中还包括有乙炔黑,乙炔黑与硅烷偶联剂均可溶于有机溶剂中,并且乙炔黑能够提高导电保护膜的导电性。
优选地,硅烷偶联剂与乙炔黑的质量比为5:1-10:1,这样一方面能够保证足够的硅烷偶联剂与铜层发生反应生成导电保护膜,另一方面能够保证有足够数量的乙炔黑来提高导电保护膜的导电性。
当然,本发明实施例的导电保护膜并不限定为采用硅烷偶联剂与铜层中的铜原子结合后生成,只要具有导电性能并且能够在刻蚀过程中起到保护作用的薄膜均可作为导电保护膜。
具体地,金属层中铜层的厚度可以为此时的电阻率约为0.1-0.05Ω/□,生成的导电保护膜的厚度在左右,在硅烷偶联剂与乙炔黑的质量比为5:1-10:1时,导电保护膜的电阻率在0.55-0.25Ω/□左右,导电保护膜和铜层的整体电阻率在0.15-0.05Ω/□左右,可以看出,导电保护膜对导电图形的导电性能的影响可忽略不计。同时,由于导电保护膜的厚度较小,因此可在250℃以下稳定存在。经过实验发现,采用硅烷偶联剂与铜层中的铜原子结合后生成的导电保护膜不能被碱性溶液刻蚀,因此,在对覆盖有导电保护膜的金属层进行刻蚀形成显示基板的导电图形时,可以采用酸性刻蚀液来进行刻蚀。
本发明实施例还提供了一种显示基板,采用如上所述的制作方法制作得到,所述显示基板的导电图形由金属层和覆盖所述金属层的导电保护膜组成。
本实施例显示基板的导电图形上覆盖有导电保护膜,这样在对覆盖有导电保护膜的金属层进行刻蚀形成显示基板的导电图形时,该导电保护膜能够防止金属层与氧气或水分接触,从而能够避免金属层被氧化,并且该导电保护膜为导电的,因此,并不影响显示基板的导电图形的导电性能。
其中,导电图形包括栅线、数据线、薄膜晶体管的源电极、漏电极和栅电极。
优选地,导电保护膜为硅烷偶联剂的乙氧基与金属层结合后形成,比如为硅烷偶联剂的乙氧基与铜层中的铜原子结合后形成,硅烷偶联剂一端的乙氧基可以与铜结合形成导电保护膜,另一端可以与高分子有机物通过发生化学键和、吸附等来进行连接,生成的导电保护膜用来偶联有机高分子和无机材料,增强其粘结性、是优异的粘结促进剂,可用于聚氨酯、环氧、腈类、酚醛胶粘剂和密封材料,可改善颜料的分散性并提高对玻璃、金属的粘合性,也适用于聚氨酯、环氧和丙烯酸乳胶。这样后续在对金属层和导电保护膜进行刻蚀、在导电保护膜上涂覆光刻胶时,能够增加光刻胶的粘附力,从而能够提高刻蚀线宽的尺寸,使刻蚀线宽可达到1.0微米左右,提高薄膜晶体管的制作精度。
如图3所示,本实施例的显示基板包括位于衬底基板1上的由栅金属层2形成的栅电极、栅线(未图示)、栅绝缘层3、有源层4、由源漏金属层5形成的源电极和漏电极、数据线(未图示)、钝化层7、像素电极8,像素电极8通过贯穿钝化层7的过孔与漏电极连接。其中,源漏金属层5上覆盖有导电保护膜6,导电保护膜6能够防止铜层与氧气或水分接触,从而能够避免铜层被氧化。
进一步地,如图4所示,栅金属层2上也覆盖有导电保护膜6,导电保护膜6能够防止铜层与氧气或水分接触,从而能够避免铜层被氧化。
本发明实施例还提供了一种显示装置,包括如上所述的显示基板。所述显示装置可以为:液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件,其中,所述显示装置还包括柔性电路板、印刷电路板和背板。
除非另外定义,本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种薄膜晶体管的制作方法,其特征在于,包括:
制备金属层;
对所述金属层进行化学处理,在所述金属层表面形成一层导电保护膜;
对覆盖有导电保护膜的金属层进行构图,形成薄膜晶体管的电极;
所述金属层的表层为铜层,所述对所述金属层进行化学处理包括:
在所述金属层上喷淋或涂覆包括有硅烷偶联剂的化学药液,使所述硅烷偶联剂的乙氧基与铜层中的铜原子结合,在所述铜层表面形成一层导电保护膜。
2.根据权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述化学药液中还包括有乙炔黑。
3.根据权利要求2所述的薄膜晶体管的制作方法,其特征在于,所述化学药液中,硅烷偶联剂与乙炔黑的质量比为5:1-10:1。
4.一种薄膜晶体管,其特征在于,采用如权利要求1-3中任一项所述的制作方法制作得到,所述薄膜晶体管的电极由金属层和覆盖所述金属层的导电保护膜组成。
5.一种显示基板的制作方法,其特征在于,包括:
沉积金属层;
对所述金属层进行化学处理,在所述金属层表面形成一层导电保护膜;
对覆盖有导电保护膜的金属层进行构图,形成显示基板的导电图形;
所述金属层的表层为铜层,所述对所述金属层进行化学处理包括:
在所述金属层上喷淋或涂覆包括有硅烷偶联剂的化学药液,使所述硅烷偶联剂的乙氧基与铜层中的铜原子结合,在所述铜层表面形成一层导电保护膜。
6.根据权利要求5所述的显示基板的制作方法,其特征在于,所述化学药液中还包括有乙炔黑。
7.根据权利要求6所述的显示基板的制作方法,其特征在于,所述化学药液中,硅烷偶联剂与乙炔黑的质量比为5:1-10:1。
8.一种显示基板,其特征在于,采用如权利要求5-7中任一项所述的制作方法制作得到,所述显示基板的导电图形由金属层和覆盖所述金属层的导电保护膜组成。
9.一种显示装置,其特征在于,包括如权利要求8所述的显示基板。
CN201710320624.5A 2017-05-09 2017-05-09 薄膜晶体管、显示基板及其制作方法、显示装置 Expired - Fee Related CN106935511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710320624.5A CN106935511B (zh) 2017-05-09 2017-05-09 薄膜晶体管、显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710320624.5A CN106935511B (zh) 2017-05-09 2017-05-09 薄膜晶体管、显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN106935511A CN106935511A (zh) 2017-07-07
CN106935511B true CN106935511B (zh) 2019-05-28

Family

ID=59430328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710320624.5A Expired - Fee Related CN106935511B (zh) 2017-05-09 2017-05-09 薄膜晶体管、显示基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN106935511B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113480191A (zh) * 2021-06-18 2021-10-08 Tcl华星光电技术有限公司 玻璃表面处理剂、基板及其制备方法、显示面板
CN117276281A (zh) * 2022-06-14 2023-12-22 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板
CN116093175B (zh) * 2023-03-21 2023-11-03 泉州师范学院 一种大面积图案化锡金属栅线电极的常温制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101137933A (zh) * 2005-03-11 2008-03-05 Lg化学株式会社 具有银覆盖的电极的lcd器件
CN103064207A (zh) * 2013-01-11 2013-04-24 信利半导体有限公司 一种导电引线及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766803B (zh) * 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101137933A (zh) * 2005-03-11 2008-03-05 Lg化学株式会社 具有银覆盖的电极的lcd器件
CN103064207A (zh) * 2013-01-11 2013-04-24 信利半导体有限公司 一种导电引线及其制作方法

Also Published As

Publication number Publication date
CN106935511A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
CN106935511B (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
CN104716196B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN103477275B (zh) 显示装置
WO2015184756A1 (zh) 柔性基板及其制造方法、柔性显示装置
WO2015089963A1 (zh) 阵列基板及其制备方法、显示装置
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
JP5505757B2 (ja) 液晶表示装置の製造方法および液晶表示装置
WO2017024848A1 (en) Display motherboard, fabricating method, display panel, and display apparatus
CN108010924A (zh) 一种阵列基板及制作方法、显示面板
US10338438B2 (en) Array substrate having partially oxidized source electrode, drain electrode and data line
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
CN106449660A (zh) 一种阵列基板、其制作方法及显示装置
WO2009005240A2 (en) Pad for capacitance type touch panel and method of preparing touch panel using the same
US10325935B2 (en) Display panel, production method of the same, and display apparatus
CN104538405B (zh) 一种阵列基板及其制造方法和显示装置
CN204178081U (zh) 彩膜基板、显示面板、显示装置
CN103440067B (zh) 一种显示面板、制备方法及显示装置
US10585318B2 (en) Display device and manufacturing method thereof
CN114690461A (zh) 显示面板的制备方法及显示面板
CN203883007U (zh) 一种阵列基板及显示装置
US9553108B2 (en) Array substrate, method of manufacturing the same and display device
CN108958546B (zh) 一种触控结构及其制备方法
CN111221438A (zh) 触控显示面板及其制备方法
CN105824162B (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190528

Termination date: 20210509