CN117276281A - 一种显示基板及其制备方法、显示面板 - Google Patents

一种显示基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN117276281A
CN117276281A CN202210674626.5A CN202210674626A CN117276281A CN 117276281 A CN117276281 A CN 117276281A CN 202210674626 A CN202210674626 A CN 202210674626A CN 117276281 A CN117276281 A CN 117276281A
Authority
CN
China
Prior art keywords
substrate
metal
layer
photoresist
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210674626.5A
Other languages
English (en)
Inventor
王尖
宋子科
李梁梁
荣孟欣
唐辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu CEC Panda Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210674626.5A priority Critical patent/CN117276281A/zh
Priority to PCT/CN2023/099980 priority patent/WO2023241586A1/zh
Publication of CN117276281A publication Critical patent/CN117276281A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

本公开实施例提供一种显示基板及其制备方法、显示面板。显示基板，包括：衬底基板；金属导电层，位于衬底基板的一侧，金属导电层包括多个金属走线，金属走线包括远离衬底基板一侧的第一面；保护层，位于金属导电层的远离衬底基板的一侧，保护层位于金属走线所在的位置，保护层在衬底基板上的正投影至少包括金属走线的第一面在衬底基板上的正投影；第一绝缘层，位于保护层的远离衬底基板的一侧。本公开的技术方案，在形成第一绝缘层之前，采用包含有氧化性气体的前处理气体对显示基板进行前处理时，可以减少前处理气体对金属导电层表面的氧化，减少金属导电层表面的坑洞，减少刻蚀液、水汽的残留，减少对金属导电层的腐蚀。

Description

一种显示基板及其制备方法、显示面板
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示面板。
背景技术
显示基板中设置有薄膜晶体管和多条栅线、多条数据线，栅线和薄膜晶体管的栅电极位于同一个金属层，数据线和薄膜晶体管的源电极、漏电极位于同一个金属层，金属层表面覆盖绝缘层。在绝缘层成膜前，会采用具有氧化性的气体对显示基板进行前处理。氧化性气体会对金属层表面氧化，使金属层表面出现坑洞，导致刻蚀液、水汽残留在坑洞内腐蚀金属。
发明内容
本公开实施例提供一种显示基板及其制备方法、显示面板，以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面，本公开实施例提供一种显示基板，包括：
衬底基板；
金属导电层，位于衬底基板的一侧，金属导电层包括多个金属走线，金属走线包括远离衬底基板一侧的第一面；
保护层，位于金属导电层的远离衬底基板的一侧，保护层位于金属走线所在的位置，保护层在衬底基板上的正投影至少包括金属走线的第一面在衬底基板上的正投影；
第一绝缘层，位于保护层的远离衬底基板的一侧。
在一些可能的实现方式中，金属走线还包括靠近衬底基板一侧的第二面，保护层在衬底基板上的正投影包括金属走线的第二面在衬底基板上的正投影。
在一些可能的实现方式中，金属走线包括薄膜晶体管的栅电极和栅线中的至少一个，或者，金属走线包括薄膜晶体管的源电极、漏电极和数据线中的至少一个。
在一些可能的实现方式中，金属走线包括薄膜晶体管的源电极和漏电极，显示基板还包括薄膜晶体管的有源层，有源层位于衬底基板和金属导电层之间，有源层的材质包括金属氧化物。
在一些可能的实现方式中，显示基板还包括有源材料层，有源材料层位于衬底基板和金属导电层之间，有源材料层包括位于薄膜晶体管的沟道区的第一部分以及位于沟道区之外的第二部分，第二部分在衬底基板上的正投影与多个金属走线在衬底基板上的正投影重叠，第一部分在衬底基板上的正投影位于多个金属走线在衬底基板上的正投影之外，有源层包括位于源电极位置、漏电极位置和第一部分。
在一些可能的实现方式中，保护层在衬底基板上的正投影与金属走线的第一面在衬底基板上的正投影重叠。
作为本公开实施例的第二个方面，本公开实施例提供一种显示基板的制备方法，包括：
在衬底基板的一侧形成金属导电层和保护层，保护层位于金属导电层的远离衬底基板的一侧，金属导电层包括多个金属走线，金属走线包括远离衬底基板一侧的第一面，保护层位于金属走线所在的位置，保护层在衬底基板上的正投影至少包括金属走线的第一面在衬底基板上的正投影；
在保护层的远离衬底基板的一侧形成第一绝缘层。
在一些可能的实现方式中，采用同一个掩膜在衬底基板的一侧形成金属导电层和保护层。
在一些可能的实现方式中，采用同一个掩膜在衬底基板的一侧形成金属导电层和保护层，包括：
采用第一图案化工艺在衬底基板的一侧形成金属导电层，金属走线还包括靠近衬底基板一侧的第二面，在第一图案化工艺中采用第一掩膜进行曝光；
采用第二图案化工艺在金属导电层的远离衬底基板的一侧形成保护层，保护层位于金属走线所在的位置，保护层在衬底基板上的正投影包括金属走线的第二面在衬底基板上的正投影，在第二图案化工艺中采用第一掩膜进行曝光。
在一些可能的实现方式中，采用第一图案化工艺在衬底基板的一侧形成金属导电层，包括：
在衬底基板的一侧依次沉积有源材料薄膜和金属导电薄膜；
采用第一图案化工艺对有源材料薄膜和金属导电薄膜进行处理，形成有源材料层和金属导电层，金属走线包括薄膜晶体管的源电极和漏电极以及数据线，有源材料层包括位于薄膜晶体管的沟道区的第一部分以及位于沟道区之外的第二部分，第二部分在衬底基板上的正投影与多个金属走线在衬底基板上的正投影重叠，第一部分在衬底基板上的正投影位于多个金属走线在衬底基板上的正投影之外，其中，第一掩膜为半色调掩膜，第一掩膜的与沟道区所对应的部分为半色调。
在一些可能的实现方式中，采用第二图案化工艺在金属导电层的远离衬底基板的一侧形成保护层，包括：
在金属导电层的背离衬底基板的一侧沉积保护薄膜；
在保护薄膜的背离衬底基板的一侧涂覆光刻胶；
采用第一掩膜对光刻胶进行曝光并显影，金属走线位置保留有第一厚度的光刻胶，沟道区位置保留有第二厚度的光刻胶，其余位置的光刻胶被去除，第二厚度小于第一厚度；
对保留的光刻胶进行灰化处理，去除沟道区位置的光刻胶，金属走线位置保留有第三厚度的光刻胶，第三厚度小于第一厚度；
对暴露的保护薄膜进行刻蚀，形成保护层。
在一些可能的实现方式中，金属走线包括薄膜晶体管的源电极和漏电极以及数据线，采用同一个掩膜在衬底基板的一侧形成金属导电层和保护层，包括：
在衬底基板的一侧依次沉积有源材料薄膜、金属导电薄膜和保护薄膜；
在保护薄膜的背离衬底基板的一侧涂覆光刻胶；
采用第二掩膜对光刻胶进行曝光并显影，金属走线位置保留有第四厚度的光刻胶，薄膜晶体管的沟道区位置保留有第五厚度的光刻胶，其余位置的光刻胶被去除，第五厚度小于第四厚度，其中，第二掩膜为半色调掩膜，第二掩膜的与沟道区所对应的部分为半色调；
采用第一刻蚀工艺对暴露出保护薄膜的位置进行刻蚀，去除暴露位置的保护薄膜、金属导电薄膜和有源材料薄膜，形成有源材料层；
对保留的光刻胶进行灰化处理，去除沟道区位置的光刻胶，金属走线位置保留有第六厚度的光刻胶，第六厚度小于第四厚度；
采用第二刻蚀工艺对沟道区位置的保护薄膜和金属导电薄膜进行刻蚀，形成保护层和金属导电层。
在一些可能的实现方式中，在保护层的远离衬底基板的一侧形成第一绝缘层之前，方法还包括：
采用包含有氧化性气体的前处理气体对显示基板进行处理。
作为本公开实施例的第三方面，本公开实施例提供一种显示面板，包括本公开任一实施例中的显示基板。
本公开实施例的技术方案，通过设置保护层，在形成第一绝缘层之前，采用包含有氧化性气体(例如N2O)的前处理气体对显示基板进行前处理时，可以减少前处理气体对金属导电层表面的氧化，减少金属导电层表面的坑洞，减少刻蚀液、水汽的残留，减少对金属导电层的腐蚀。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1a为一种显示基板中形成源电极和漏电极后的示意图；
图1b为对图1a所示显示基板进行气体处理的示意图；
图2为本公开一实施例中显示基板的截面示意图；
图3为本公开一实施例中显示基板的平面示意图；
图4为图3所示显示基板在一个实施例中的A-A截面示意图；
图5为图3所示显示基板在另一个实施例中的A-A截面示意图；
图6为图3所示显示基板在另一个实施例中的A-A截面示意图；
图7a为本公开一实施例显示基板的形成保护层过程中光刻胶显影后的示意图；
图7b为本公开一实施例显示基板的形成保护层后的示意图；
图8a为本公开一实施例显示基板的形成金属导电层过程中光刻胶显影后的示意图；
图8b为本公开一实施例显示基板的形成金属导电层过程中第一次刻蚀后的示意图；
图8c为本公开一实施例显示基板的形成金属导电层过程中光刻胶灰化后的示意图；
图8d为本公开一实施例显示基板的形成金属导电层后的示意图；
图8e为本公开一实施例显示基板的形成保护层过程中光刻胶显影后的示意图；
图8f为本公开一实施例显示基板的形成保护层过程中光刻胶灰化后的示意图；
图8g为本公开一实施例显示基板的形成保护层后的示意图；
图9a为本公开一实施例显示基板的形成金属导电层和保护层过程中光刻胶显影后的示意图；
图9b为本公开一实施例显示基板的形成金属导电层和保护层过程中第一次刻蚀后的示意图；
图9c为本公开一实施例显示基板的形成金属导电层和保护层过程中光刻胶灰化后的示意图；
图9d为本公开一实施例显示基板的形成金属导电层和保护层后的示意图。
附图标记说明：
11、衬底；12、栅电极；13、栅绝缘层；14、有源层；151、源电极；152、漏电极；
21、衬底基板；22、金属走线；221、源电极；222、漏电极；223、数据线；23、保护层；24、第一绝缘层；251、栅电极；252、栅线；26a、第一部分；26b、第二部分；261、有源层；27、第二绝缘层；28、像素电极。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例，不同的实施例在不冲突的情况下可以任意结合。因此，附图和描述被认为本质上是示例性的而非限制性的。
需要说明的是，本文中所说的“图案化”，当图案化的材质为无机材质或金属时，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺，本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
图1a为一种显示基板中形成源电极和漏电极后的示意图，图1b为对图1a所示显示基板进行气体处理的示意图。如图1a所示，在衬底11的一侧依次形成栅电极12、栅线(图中未示出)、栅绝缘层13、有源层14、源电极151和漏电极152以及数据线(图中未示出)。在刻蚀出源电极151、漏电极152和数据线后，在形成钝化层之前，会采用具有氧化性的气体对显示基板进行前处理，如图1b所示，主要目的是对金属氧化物的有源层进行补氧，以使有源层具有优良的电学特性。由此带来的问题是，源漏金属层(例如源电极、漏电极和数据线)会被前处理气体中的氧化性气体(例如N2O)氧化，致使源漏金属层表面出现坑洞，导致刻蚀液、水汽残留在坑洞内腐蚀金属。示例性地，衬底的材质可以包括玻璃。
图2为本公开一实施例中显示基板的截面示意图。在一种实施方式中，如图2所示，显示基板可以包括衬底基板21、金属导电层、保护层23和第一绝缘层24。金属导电层位于衬底基板21的一侧，金属导电层包括多个金属走线22，金属走线22包括远离衬底基板21一侧的第一面。保护层23位于金属导电层的远离衬底基板21的一侧，保护层23位于金属走线22所在的位置，保护层23在衬底基板21上的正投影至少包括金属走线22的第一面22a在衬底基板21上的正投影。第一绝缘层24位于保护层23的远离衬底基板21的一侧。
需要说明的是，采用图案化工艺形成的金属导电层中，多个金属走线22的长度和宽度可以根据需要设置，多个金属走线22的宽度可以分别根据需要设置，多个金属走线22的长度可以分别根据需要设置，在这里并不限定多个金属走线22的长度相同或不相同，并不限定多个金属走线22的宽度相同或不相同。
本公开实施例的显示基板，在金属导电层的远离衬底基板21的一侧设置有保护层23，保护层23位于金属走线22所在的位置，且保护层23在衬底基板21上的正投影至少包括金属走线22的第一面22a在衬底基板21上的正投影，也就是说，在金属走线22的位置设置有保护层23，保护层23至少覆盖金属走线22的上表面。从而，在形成第一绝缘层24之前，采用包含有氧化性气体(例如N2O)的前处理气体对显示基板进行前处理时，可以减少前处理气体对金属导电层表面的氧化，减少金属导电层表面的坑洞，减少刻蚀液、水汽的残留，减少对金属导电层的腐蚀。
示例性地，保护层23的材质可以为无机绝缘材质，例如保护层23可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。
在一种实施方式中，如图2所示，金属走线22还包括靠近衬底基板21一侧的第二面22b，保护层23在衬底基板21上的正投影包括金属走线22的第二面在衬底基板21上的正投影。
需要说明的是，由于工艺原因，形成的金属走线22的截面通常成正梯形，如图2所示。如果保护层23只覆盖金属走线22的上表面，而金属走线22的侧表面裸露，前处理气体会氧化金属导电层侧表面，从而在金属导电层侧表面形成坑洞。将保护层23在衬底基板21上的正投影设置为包括金属走线22的第二面22b(图2中为金属导电层的下表面)在衬底基板21上的正投影，可以使保护层23同时覆盖金属走线22的上表面和侧表面。从而，在形成第一绝缘层24之前，当采用包含有氧化性气体(例如N2O)的前处理气体对显示基板进行前处理时，可以避免前处理气体接触到金属走线22表面，避免金属走线22表面被氧化出现坑洞，避免刻蚀液、水汽的残留，避免对金属导电层的腐蚀。
示例性地，如图2所示，金属走线22与衬底基板21之间可以设置打底金属30，打底金属30可以提高金属走线22与衬底基板21的粘附性。
图3为本公开一实施例中显示基板的平面示意图。显示基板可以包括薄膜晶体管，薄膜晶体管包括栅电极251、有源层261、源电极221和漏电极222。显示基板可以包括多条栅线252和多条数据线223。
在一种实施方式中，金属走线22可以包括栅电极251和栅线252中的至少一个。需要说明的是，栅电极251也可以看做一种金属走线22，栅电极251的宽度可以与栅线252的宽度相同或不相同，栅电极251的长度可以与栅线252的长度不相同。
在一种实施方式中，金属走线22可以包括源电极221、漏电极222和数据线223中的至少一个。需要说明的是，源电极221或漏电极222也可以看做一种金属走线22，源电极221或漏电极222的宽度可以与数据线223的宽度相同或不相同，源电极221或漏电极222的长度可以与数据线223的长度不相同。
在一种实施方式中，保护层23和金属导电层采用同一个掩膜形成。这样就可以实现保护层23位于金属走线22所在的位置，并且还可以减少掩膜数，降低成本。
图4为图3所示显示基板在一个实施例中的A-A截面示意图。如图3和图4所示，金属走线22可以包括薄膜晶体管的源电极221、漏电极222以及数据线223中的至少一个。显示基板还包括有源层261，有源层261位于衬底基板21和金属导电层之间。有源层261和金属导电层采用不同的掩膜形成。显示基板还可以包括栅电极251和第二绝缘层27，栅电极251位于衬底基板21与有源层261之间，第二绝缘层27位于栅电极251与有源层261之间，如图4所示。
示例性地，保护层23可以包括与源电极221对应的保护层23a、与漏电极222对应的保护层23b和与数据线223对应的保护层23c。
图5为图3所示显示基板在另一个实施例中的A-A截面示意图。如图3和图5所示，金属走线22可以包括薄膜晶体管的源电极221、漏电极222以及数据线223中的至少一个。显示基板还包括有源材料层，有源材料层位于衬底基板21和金属导电层之间。有源材料层包括位于薄膜晶体管的沟道区的第一部分26a以及位于沟道区之外的第二部分26b。第二部分26b在衬底基板21上的正投影与多个金属走线22在衬底基板21上的正投影重叠，第一部分26a在衬底基板21上的正投影位于多个金属走线22在衬底基板21上的正投影之外，也就是说，沟道区无金属导电层。可以理解的是，有源层261包括第一部分26a和位于源电极221和漏电极222位置的有源材料层。
在一种实施方式中，有源层261或有源材料层的材质可以包括金属氧化物。
示例性地，如图5所示，沟道区无金属导电层覆盖。从而，在形成第一绝缘层24之前，采用包含有氧化性气体(例如N2O)的前处理气体对显示基板进行前处理时，前处理气体中的氧化性气体可以对沟道区的有源层261进行补氧，使有源层261具有优良的电学特性，提高薄膜晶体管的性能。
示例性地，在图5所示实施例中，金属导电层和有源材料层采用一次图案化工艺形成，从而，在金属走线22的位置为有源材料层与金属走线22的叠层结构。
示例性地，保护层23和金属导电层采用同一个掩膜形成。从而，如图5所示，在金属走线22的位置为有源材料层、金属走线22和保护层23的叠层结构。
图6为图3所示显示基板在另一个实施例中的A-A截面示意图。在一种实施方式中，如图6所示，有源材料层、金属导电层和保护层23采用一次图案化工艺形成。在金属走线22的位置为有源材料层、金属走线22和保护层23的叠层结构，如图6所示。
在一种实施方式中，保护层23在衬底基板21上的正投影与金属走线22的第一面(上表面)在衬底基板21上的正投影重叠，如图6所示。
本公开实施例还提供一种显示基板的制备方法，显示基板的制备方法可以包括：
在衬底基板21的一侧形成金属导电层和保护层23，保护层23位于金属导电层的远离衬底基板21的一侧，金属导电层包括多个金属走线22，金属走线22包括远离衬底基板21一侧的第一面，保护层23位于金属走线22所在的位置，保护层23在衬底基板21上的正投影至少包括金属走线22的第一面在衬底基板21上的正投影；
在保护层23的远离衬底基板21的一侧形成第一绝缘层24。
在一种实施方式中，采用同一个掩膜在衬底基板21的一侧形成金属导电层和保护层23。这样就可以减少掩膜数量，降低成本。
示例性地，金属导电层和保护层23可以采用一个掩膜、一次曝光工艺形成，或者，金属导电层和保护层23采用一个掩膜、两次曝光工艺或者两个掩膜、两次曝光工艺分别形成。
在一种实施方式中，采用同一个掩膜在衬底基板21的一侧形成金属导电层和保护层23，包括：采用第一图案化工艺在衬底基板21的一侧形成金属导电层，金属走线22还包括靠近衬底基板21一侧的第二面，在第一图案化工艺中采用第一掩膜进行曝光；采用第二图案化工艺在金属导电层的远离衬底基板21的一侧形成保护层23，保护层23位于金属走线22所在的位置，保护层23在衬底基板21上的正投影包括金属走线22的第二面在衬底基板21上的正投影，在第二图案化工艺中采用第一掩膜进行曝光。
下面以图4所示显示基板为例，详细说明本公开实施例中显示基板的制备方法。在图4所示实施例中，金属导电层包括源电极221、漏电极222和数据线223。显示基板的制备过程如下：
如图4所示，在衬底基板21的一侧沉积栅金属薄膜，采用图案化工艺对栅金属薄膜进行处理，形成栅电极251。
在栅电极251背离衬底基板21的一侧形成第二绝缘层27，如图4所示。
在第二绝缘层27背离衬底基板21的一侧沉积有源材料薄膜，采用图案化工艺对有源材料薄膜进行处理，形成有源层261，如图4所示。
采用第一图案化工艺在衬底基板21的一侧形成金属导电层，该步骤可以包括：在有源层261背离衬底基板21的一侧沉积金属导电薄膜；在金属导电薄膜远离衬底基板21的一侧涂覆光刻胶；采用第一掩膜对光刻胶进行曝光、并显影，保留位于金属走线22位置的光刻胶、去除其它位置的光刻胶；对金属导电薄膜进行刻蚀，形成金属导电层。金属导电层包括多个金属走线22，金属走线22包括源电极221、漏电极222和数据线223，如图4所示。各金属走线22包括靠近衬底基板21一侧的第二面。
采用第二图案化工艺在金属导电层的远离衬底基板21的一侧形成保护层23，该步骤可以包括：在金属导电层的远离衬底基板21的一侧沉积保护薄膜；在保护薄膜远离衬底基板21的一侧涂覆光刻胶；采用第一掩膜对光刻胶进行曝光、并显影，保留位于金属走线22位置的光刻胶、去除其它位置的光刻胶，如图7a所示，图7a为本公开一实施例显示基板的形成保护层过程中光刻胶显影后的示意图；对保护薄膜进行刻蚀，形成保护层23，如图7b所示，图7b为本公开一实施例显示基板的形成保护层后的示意图。由于第二图案化工艺和第一图案化工艺均采用第一掩膜，因此，保护层23位于金属走线22所在的位置。在曝光过程中，可以调节曝光量，例如可以调节曝光强度和/或曝光时间来调节曝光量，使得金属走线22位置保留的光刻胶的宽度大于金属走线22的宽度，如图7a所示，从而，保护层23可以完全覆盖金属走线22，如图7b所示，亦即，保护层23在衬底基板21上的正投影包括金属走线22的第二面在衬底基板21上的正投影。在本文的附图中，“宽度”为水平方向的尺寸。
采用包含有氧化性气体的前处理气体对显示基板进行处理，在有源层261材质包括金属氧化物时，该步骤可以可以对有源层261进行补氧，提高有源层261的电学特性。
在保护层23的远离衬底基板21的一侧形成第一绝缘层24，第一绝缘层24开设有第一过孔，漏电极222通过第一过孔暴露，如图4所示。该步骤可以包括：在保护层23的远离衬底基板21的一侧沉积第一绝缘薄膜；采用图案化工艺对第一绝缘薄膜进行处理，形成第一绝缘层24。第一绝缘层24开设有第一过孔，第一过孔贯穿第一绝缘层24和保护层23而暴露漏电极222。
采用图案化工艺在第一绝缘层24的远离衬底基板21的一侧形成像素电极28，像素电极28通过第一过孔与漏电极222连接。
通过以上过程可以看出，图4所示显示基板采用5个掩膜6次曝光工艺。在图4所示实施例中，第一掩膜为全色调掩膜，也就是说，采用第一掩膜进行曝光并显影后，被曝光位置的光刻胶被全部去除。
在一种实施方式中，采用第一图案化工艺在衬底基板21的一侧形成金属导电层，包括：在衬底基板21的一侧依次沉积有源材料薄膜和金属导电薄膜；采用第一图案化工艺对有源材料薄膜和金属导电薄膜进行处理，形成有源材料层和金属导电层。金属走线22包括薄膜晶体管的源电极221和漏电极222以及数据线223，有源材料层包括位于薄膜晶体管的沟道区的第一部分26a以及位于沟道区之外的第二部分26b，第二部分26b在衬底基板21上的正投影与多个金属走线22在衬底基板21上的正投影重叠，第一部分26a在衬底基板21上的正投影位于多个金属走线22在衬底基板21上的正投影之外，其中，第一掩膜为半色调掩膜，第一掩膜的与沟道区所对应的部分为半色调。
在一种实施方式中，采用第二图案化工艺在金属导电层的远离衬底基板21的一侧形成保护层23，包括：在金属导电层的背离衬底基板21的一侧沉积保护薄膜；在保护薄膜的背离衬底基板21的一侧涂覆光刻胶；采用第一掩膜对光刻胶进行曝光并显影，金属走线22位置保留有第一厚度的光刻胶，沟道区位置保留有第二厚度的光刻胶，其余位置的光刻胶被去除，第二厚度小于第一厚度；对保留的光刻胶进行灰化处理，去除沟道区位置的光刻胶，金属走线22位置保留有第三厚度的光刻胶，第三厚度小于第一厚度；对暴露的保护薄膜进行刻蚀，形成保护层23。
下面以图5所示显示基板为例，详细说明本公开实施例中显示基板的制备方法。在图5所示实施例中，金属导电层包括源电极221、漏电极222和数据线223。显示基板的制备过程如下：
如图5所示，在衬底基板21的一侧沉积栅金属薄膜，采用图案化工艺对栅金属薄膜进行处理，形成栅电极251。
在栅电极251背离衬底基板21的一侧形成第二绝缘层27，如图5所示。
采用第一图案化工艺在衬底基板21的一侧形成金属导电层，该步骤可以包括：在衬底基板21的一侧依次沉积有源材料薄膜26’和金属导电薄膜22’；在金属导电薄膜22’远离衬底基板21的一侧涂覆光刻胶；采用第一掩膜对光刻胶进行曝光并显影，金属走线22位置的光刻胶保留，沟道区保留部分光刻胶，沟道区的光刻胶厚度小于金属走线22位置的光刻胶厚度，其余位置光刻胶被显影去除，如图8a所示，图8a为本公开一实施例显示基板的形成金属导电层过程中光刻胶显影后的示意图；对没有光刻胶位置的金属导电薄膜22’和有源材料薄膜26’进行刻蚀，去除无光刻胶位置的金属导电薄膜22’和有源材料薄膜26’，形成有源材料层，如图8b所示，图8b为本公开一实施例显示基板的形成金属导电层过程中第一次刻蚀后的示意图；对光刻胶进行灰化处理，去除沟道区位置的光刻胶，源电极221、漏电极222和数据线223仍保留一定厚度的光刻胶，如图8c所示，图8c为本公开一实施例显示基板的形成金属导电层过程中光刻胶灰化后的示意图；对暴露的金属导电薄膜进行刻蚀，形成金属导电层，并剥离剩余的光刻胶，如图8d所示，图8d为本公开一实施例显示基板的形成金属导电层后的示意图。金属走线22包括薄膜晶体管的源电极221和漏电极222以及数据线223，有源材料层包括位于薄膜晶体管的沟道区的第一部分26a以及位于沟道区之外的第二部分26b。第二部分26b在衬底基板21上的正投影与多个金属走线22在衬底基板21上的正投影重叠，第一部分26a在衬底基板21上的正投影位于多个金属走线22在衬底基板21上的正投影之外。
采用第二图案化工艺在金属导电层的远离衬底基板21的一侧形成保护层23，该步骤可以包括：在金属导电层的背离衬底基板21的一侧沉积保护薄膜23’；在保护薄膜23’的背离衬底基板21的一侧涂覆光刻胶；采用第一掩膜对光刻胶进行曝光并显影，金属走线22位置保留有第一厚度的光刻胶，沟道区位置保留有第二厚度的光刻胶，其余位置的光刻胶被去除，第二厚度小于第一厚度，如图8e所示，图8e为本公开一实施例显示基板的形成保护层过程中光刻胶显影后的示意图；对保留的光刻胶进行灰化处理，去除沟道区位置的光刻胶，金属走线22位置保留有第三厚度的光刻胶，第三厚度小于第一厚度，如图8f所示，图8f为本公开一实施例显示基板的形成保护层过程中光刻胶灰化后的示意图；对保护的保护薄膜进行刻蚀，形成保护层23，如图8g所示，图8g为本公开一实施例显示基板的形成保护层后的示意图。保护层23位于金属走线22所在的位置，保护层23在衬底基板21上的正投影包括金属走线22的第二面在衬底基板21上的正投影。
采用包含有氧化性气体的前处理气体对显示基板进行处理，在有源层261材质包括金属氧化物时，该步骤可以对有源层261进行补氧，提高有源层261的电学特性。
在保护层23的远离衬底基板21的一侧形成第一绝缘层24，第一绝缘层24开设有第一过孔，漏电极222通过第一过孔暴露，如图5所示。本实施例中形成第一绝缘层24的过程与图4所示实施例相同，在此不再赘述。
采用图案化工艺在第一绝缘层24的远离衬底基板21的一侧形成像素电极28，像素电极28通过第一过孔与漏电极222连接，如图5所示。
通过以上过程可以看出，图5所示显示基板采用4个掩膜5次曝光工艺。在图5所示实施例中，第一掩膜为半色调掩膜，第一掩膜的与沟道区所对应的部分为半色调。
在一种实施方式中，金属走线22包括薄膜晶体管的源电极221和漏电极222以及数据线223，采用同一个掩膜在衬底基板21的一侧形成金属导电层和保护层23，包括：在衬底基板21的一侧依次沉积有源材料薄膜、金属导电薄膜和保护薄膜；在保护薄膜的背离衬底基板21的一侧涂覆光刻胶；采用第二掩膜对光刻胶进行曝光并显影，金属走线22位置保留有第四厚度的光刻胶，薄膜晶体管的沟道区位置保留有第五厚度的光刻胶，其余位置的光刻胶被去除，第五厚度小于第四厚度，第二掩膜为半色调掩膜，第二掩膜的与沟道区所对应的部分为半色调；采用第一刻蚀工艺对暴露出保护薄膜的位置进行刻蚀，去除暴露位置的保护薄膜、金属导电薄膜和有源材料薄膜，形成有源材料层；对保留的光刻胶进行灰化处理，去除沟道区位置的光刻胶，金属走线22位置保留有第六厚度的光刻胶，第六厚度小于第四厚度；采用第二刻蚀工艺对沟道区位置的保护薄膜和金属导电薄膜进行刻蚀，形成保护层23和金属导电层。
下面以图6所示显示基板为例，详细说明本公开实施例中显示基板的制备方法。在图6所示实施例中，金属导电层包括源电极221、漏电极222和数据线223。显示基板的制备过程如下：
如图6所示，在衬底基板21的一侧沉积栅金属薄膜，采用图案化工艺对栅金属薄膜进行处理，形成栅电极251。
在栅电极251背离衬底基板21的一侧形成第二绝缘层27，如图6所示。
在第二绝缘层27远离衬底基板21的一侧依次沉积有源材料薄膜、金属导电薄膜和保护薄膜。
在保护薄膜的背离衬底基板21的一侧涂覆光刻胶。
采用第二掩膜对光刻胶进行曝光并显影，第二掩膜为半色调掩膜，第二掩膜的与沟道区所对应的部分为半色调。图9a为本公开一实施例显示基板的形成金属导电层和保护层过程中光刻胶显影后的示意图，如图9a所示，金属走线22位置保留有第四厚度的光刻胶，薄膜晶体管的沟道区位置保留有第五厚度的光刻胶，其余位置的光刻胶被去除，第五厚度小于第四厚度。
采用第一刻蚀工艺对暴露出保护薄膜的位置进行刻蚀，去除暴露位置的保护薄膜、金属导电薄膜和有源材料薄膜，形成有源材料层，如图9b所示，图9b为本公开一实施例显示基板的形成金属导电层和保护层过程中第一次刻蚀后的示意图。示例性地，第一刻蚀工艺可以包括：采用干刻刻蚀保护薄膜，采用湿刻刻蚀金属导电薄膜和有源材料薄膜。
对保留的光刻胶进行灰化处理，去除沟道区位置的光刻胶，金属走线22位置保留有第六厚度的光刻胶，第六厚度小于第四厚度，如图9c所示，图9c为本公开一实施例显示基板的形成金属导电层和保护层过程中光刻胶灰化后的示意图。
采用第二刻蚀工艺对沟道区位置的保护薄膜和金属导电薄膜进行刻蚀，形成保护层23和金属导电层，并剥离剩余的光刻胶，如图9d所示，图9d为本公开一实施例显示基板的形成金属导电层和保护层后的示意图。在图6所示实施例中，保护层23和金属导电层通过一次图案化工艺形成，保护层23在衬底基板21上的正投影与金属走线22的第一面(上表面)在衬底基板21上的正投影重叠。
采用包含有氧化性气体的前处理气体对显示基板进行处理，在有源层261材质包括金属氧化物时，该步骤可以对有源层261进行补氧，提高有源层261的电学特性。
在保护层23的远离衬底基板21的一侧形成第一绝缘层24，第一绝缘层24开设有第一过孔，漏电极222通过第一过孔暴露，如图6所示。本实施例中形成第一绝缘层24的过程与图4所示实施例相同，在此不再赘述。
采用图案化工艺在第一绝缘层24的远离衬底基板21的一侧形成像素电极28，像素电极28通过第一过孔与漏电极222连接，如图6所示。
通过以上过程可以看出，图6所示显示基板采用4个掩膜4次曝光工艺。在图6所示实施例中，第二掩膜为半色调掩膜，第二掩膜的与沟道区所对应的部分为半色调。
本公开实施例显示基板的制备方法，在源电极221、漏电极222和数据线223的背离衬底基板的一侧形成有对应的保护层23，在第一绝缘层24成膜前，采用氧化性气体对包含金属氧化物的有源层进行补氧时，保护层23可以保护源电极221、漏电极222和数据线223的表面，防止源电极221、漏电极222和数据线223的表面出现坑洞，进而避免坑洞残留刻蚀液、水汽而腐蚀金属。
在示例性实施例中，第一绝缘层、第二绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层可以称为栅绝缘(GI)层，第二绝缘层可以称为层间绝缘(ILD)层。栅电极、栅线、源电极、漏电极、数据线可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
基于前述实施例的发明构思，本公开实施例还提供了一种显示面板，该显示面板包括本公开任一实施例中的显示基板。显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种显示基板，其特征在于，包括：
衬底基板；
金属导电层，位于所述衬底基板的一侧，所述金属导电层包括多个金属走线，所述金属走线包括远离所述衬底基板一侧的第一面；
保护层，位于所述金属导电层的远离所述衬底基板的一侧，所述保护层位于所述金属走线所在的位置，所述保护层在所述衬底基板上的正投影至少包括所述金属走线的第一面在所述衬底基板上的正投影；
第一绝缘层，位于所述保护层的远离所述衬底基板的一侧。
2.根据权利要求1所述的显示基板，其特征在于，所述金属走线还包括靠近所述衬底基板一侧的第二面，所述保护层在所述衬底基板上的正投影包括所述金属走线的第二面在所述衬底基板上的正投影。
3.根据权利要求1所述的显示基板，其特征在于，所述金属走线包括薄膜晶体管的栅电极和栅线中的至少一个，或者，所述金属走线包括薄膜晶体管的源电极、漏电极和数据线中的至少一个。
4.根据权利要求1所述的显示基板，其特征在于，所述金属走线包括薄膜晶体管的源电极和漏电极，所述显示基板还包括所述薄膜晶体管的有源层，所述有源层位于所述衬底基板和所述金属导电层之间，所述有源层的材质包括金属氧化物。
5.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括有源材料层，所述有源材料层位于所述衬底基板和所述金属导电层之间，所述有源材料层包括位于所述薄膜晶体管的沟道区的第一部分以及位于所述沟道区之外的第二部分，所述第二部分在所述衬底基板上的正投影与多个所述金属走线在所述衬底基板上的正投影重叠，所述第一部分在所述衬底基板上的正投影位于多个所述金属走线在所述衬底基板上的正投影之外，所述有源层包括位于所述源电极位置、所述漏电极位置和所述第一部分。
6.根据权利要求5所述的显示基板，其特征在于，所述保护层在所述衬底基板上的正投影与所述金属走线的第一面在所述衬底基板上的正投影重叠。
7.一种显示基板的制备方法，其特征在于，包括：
在衬底基板的一侧形成金属导电层和保护层，所述保护层位于所述金属导电层的远离所述衬底基板的一侧，所述金属导电层包括多个金属走线，所述金属走线包括远离所述衬底基板一侧的第一面，所述保护层位于所述金属走线所在的位置，所述保护层在所述衬底基板上的正投影至少包括所述金属走线的第一面在所述衬底基板上的正投影；
在所述保护层的远离所述衬底基板的一侧形成第一绝缘层。
8.根据权利要求7所述的方法，其特征在于，采用同一个掩膜在所述衬底基板的一侧形成所述金属导电层和所述保护层。
9.根据权利要求8所述的制备方法，其特征在于，采用同一个掩膜在所述衬底基板的一侧形成所述金属导电层和所述保护层，包括：
采用第一图案化工艺在所述衬底基板的一侧形成所述金属导电层，所述金属走线还包括靠近所述衬底基板一侧的第二面，在所述第一图案化工艺中采用第一掩膜进行曝光；
采用第二图案化工艺在所述金属导电层的远离所述衬底基板的一侧形成所述保护层，所述保护层位于所述金属走线所在的位置，所述保护层在所述衬底基板上的正投影包括所述金属走线的第二面在所述衬底基板上的正投影，在所述第二图案化工艺中采用所述第一掩膜进行曝光。
10.根据权利要求9所述的制备方法，其特征在于，采用第一图案化工艺在所述衬底基板的一侧形成所述金属导电层，包括：
在所述衬底基板的一侧依次沉积有源材料薄膜和金属导电薄膜；
采用所述第一图案化工艺对所述有源材料薄膜和所述金属导电薄膜进行处理，形成有源材料层和金属导电层，所述金属走线包括薄膜晶体管的源电极和漏电极以及数据线，所述有源材料层包括位于所述薄膜晶体管的沟道区的第一部分以及位于所述沟道区之外的第二部分，所述第二部分在所述衬底基板上的正投影与多个所述金属走线在所述衬底基板上的正投影重叠，所述第一部分在所述衬底基板上的正投影位于多个所述金属走线在所述衬底基板上的正投影之外，其中，所述第一掩膜为半色调掩膜，所述第一掩膜的与所述沟道区所对应的部分为半色调。
11.根据权利要求10所述的方法，其特征在于，采用第二图案化工艺在所述金属导电层的远离所述衬底基板的一侧形成所述保护层，包括：
在所述金属导电层的背离所述衬底基板的一侧沉积保护薄膜；
在所述保护薄膜的背离所述衬底基板的一侧涂覆光刻胶；
采用所述第一掩膜对所述光刻胶进行曝光并显影，所述金属走线位置保留有第一厚度的光刻胶，所述沟道区位置保留有第二厚度的光刻胶，其余位置的光刻胶被去除，所述第二厚度小于所述第一厚度；
对保留的光刻胶进行灰化处理，去除所述沟道区位置的光刻胶，所述金属走线位置保留有第三厚度的光刻胶，所述第三厚度小于所述第一厚度；
对暴露的所述保护薄膜进行刻蚀，形成所述保护层。
12.根据权利要求8所述的制备方法，其特征在于，所述金属走线包括薄膜晶体管的源电极和漏电极以及数据线，采用同一个掩膜在所述衬底基板的一侧形成所述金属导电层和所述保护层，包括：
在所述衬底基板的一侧依次沉积有源材料薄膜、金属导电薄膜和保护薄膜；
在所述保护薄膜的背离所述衬底基板的一侧涂覆光刻胶；
采用第二掩膜对所述光刻胶进行曝光并显影，所述金属走线位置保留有第四厚度的光刻胶，所述薄膜晶体管的沟道区位置保留有第五厚度的光刻胶，其余位置的光刻胶被去除，所述第五厚度小于所述第四厚度，其中，所述第二掩膜为半色调掩膜，所述第二掩膜的与所述沟道区所对应的部分为半色调；
采用第一刻蚀工艺对暴露出所述保护薄膜的位置进行刻蚀，去除暴露位置的所述保护薄膜、所述金属导电薄膜和所述有源材料薄膜，形成有源材料层；
对保留的光刻胶进行灰化处理，去除所述沟道区位置的光刻胶，所述金属走线位置保留有第六厚度的光刻胶，所述第六厚度小于所述第四厚度；
采用第二刻蚀工艺对所述沟道区位置的所述保护薄膜和所述金属导电薄膜进行刻蚀，形成所述保护层和所述金属导电层。
13.根据权利要求7所述的方法，其特征在于，在所述保护层的远离所述衬底基板的一侧形成第一绝缘层之前，所述方法还包括：
采用包含有氧化性气体的前处理气体对所述显示基板进行处理。
14.一种显示面板，其特征在于，包括权利要求1-6中的任一项所述的显示基板。
CN202210674626.5A 2022-06-14 2022-06-14 一种显示基板及其制备方法、显示面板 Pending CN117276281A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210674626.5A CN117276281A (zh) 2022-06-14 2022-06-14 一种显示基板及其制备方法、显示面板
PCT/CN2023/099980 WO2023241586A1 (zh) 2022-06-14 2023-06-13 显示基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210674626.5A CN117276281A (zh) 2022-06-14 2022-06-14 一种显示基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN117276281A true CN117276281A (zh) 2023-12-22

Family

ID=89192291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210674626.5A Pending CN117276281A (zh) 2022-06-14 2022-06-14 一种显示基板及其制备方法、显示面板

Country Status (2)

Country Link
CN (1) CN117276281A (zh)
WO (1) WO2023241586A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
CN105140296A (zh) * 2015-08-24 2015-12-09 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN105070766B (zh) * 2015-09-23 2020-08-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106935511B (zh) * 2017-05-09 2019-05-28 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2023241586A1 (zh) 2023-12-21

Similar Documents

Publication Publication Date Title
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
CN109192661B (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN109360828B (zh) 显示基板及其制造方法、显示装置
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN111403337A (zh) 阵列基板、显示面板及阵列基板的制作方法
CN212010934U (zh) 阵列基板及显示面板
CN211238254U (zh) 显示基板、显示基板母板及显示装置
WO2014042125A1 (ja) 半導体装置およびその製造方法
KR100840333B1 (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
US11489052B2 (en) Thin film transistor, manufacturing method of thin film transistor and display device
CN212112068U (zh) 显示面板
CN111564454B (zh) 一种显示基板及其制造方法、显示装置
CN117276281A (zh) 一种显示基板及其制备方法、显示面板
CN211743124U (zh) 阵列基板及显示面板
CN114725130A (zh) 显示基板及其制备方法、显示装置
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
EP4109538A1 (en) Display substrate, display substrate motherboard and manufcturing method therefor, and display device
CN111128876B (zh) 一种阵列基板的制备方法
US9142654B2 (en) Manufacturing method of oxide semiconductor thin film transistor
KR100729764B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN111403336A (zh) 阵列基板、显示面板以及阵列基板的制作方法
CN111308796A (zh) 显示面板及显示面板的制作方法
KR20080035045A (ko) 표시 기판의 제조 방법
CN111584524B (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination