JPH04186838A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、Ａｇ　（アルミニウム）又はＡｇ合金を配線
材料とする半導体装置の製造方法に関するものである。

（従来の技術） 従来、ＬＳＩの微細金属配線に主として八ΩあるいはＡ
ｌ合金が用いられている。しかしなからこれらの金属に
よって形成される配線膜（以下、Ａｌ配線膜という）の
表面には、約２００℃以上の熱処理によってヒロックか
発生する。そしてこのヒロックによってパッシベーショ
ン膜にクラックが発生し、多層配線構造の半導体装置の
場合にはこのヒロックか配線間ショート（層間絶縁膜の
絶縁不良）の原因となる。このことを第５図を参照して
説明する。第５図において、シリコン半導体基板］１上
にシリコン酸化膜１２か形成され、このシリコン酸化膜
１２上に第１層のＡｐ配線膜１３か形成される。そして
、このＡｇ配線膜１３上に絶縁膜１６を堆積させる処理
を行うか、この処理を高温（約２００℃以上）で行うと
Ａｇ配線膜１３にヒロック１３ａが発生する。このヒロ
・ツクによって絶縁膜１６かパツンヘーンコン膜の場合
はクラックか発生し、層間絶縁膜の場合は、この絶縁膜
１６上に形成される第２層のへΩ配線膜１８と第１層の
ｌ配線膜１３とンヨートする二とになる。

このヒロックを抑制するためには、多層配線の層間絶縁
膜の堆積処理を低温で行う必要がある。

そこで従来、Ｓ　Ｉ　Ｏ２膜の堆積にプラズマＣＶＤ法
か良く用いられている。

（発明か解決しようとする課題） ところが、Ｓ　ＩＯ２膜を低温で堆積させるとＳ　ｉＯ
２の膜質か緻密でなくなり、放出ガス等の影響でスルー
ホール導通不良や、ブリスタの発生等の問題か生しる。

又、Ａｐ配線膜自身は各種工程を経ているため、その表
面か例えば酸化物等によって汚染されている。そしてこ
の酸化物はポーラスな酸化物であるため、腐食か進行し
てＡｇ　（ＯＨ）　、が形成されてホンディング不良を
引きおこすという問題もあった。

本発明は上記問題点を考慮してなされたものであって、
ヒロックを抑制するとともに高温プロセスへの耐性を可
及的に向上させ、更に腐食耐性をも向上させることので
きる半導体装置の製造方法を提供することを目的とする
。

〔発明の構成〕

（課題を解決するための手段） 本発明の半導体装置の製造方法は、Ａｌ又はＡΩ合金か
らなる配線を形成した後に、この配線の少なくとも上表
面の汚染層を除去する除去処理を行い、その後大気にさ
らすことなく配線の表面の改質処理を行うことを特徴と
する。

（作　用） このように構成された本発明の半導体装置の製造方法に
よれば、配線が形成された後に、表面の汚染層か除去さ
れ、更に、大気にさらされることなく配線の表面の改質
か行われる。これにより、配線の改質された表面は緻密
な保護膜によって覆われ、ヒロックの抑制か可能となる
とともに高温プロセスへの耐性も可及的に向上させるこ
とかでき、更に腐食耐性をも向上させることができる。

（実施例） 本発明による半導体装置の製造方法の一実施例の工程を
第１図に示す。まず、半導体基板１上にＣＶＤ法を用い
てＳ　ｌ　０２からなる絶縁膜２を形成する（第１図（
ａ）参照）。その後、マグネトロン・スパッタリング法
を用いてＡｌｌ又はへΩ合金からなる膜を堆積させ、こ
の膜を所望のマスクによりバターニングして配線層（以
下、ＡＸ）配線層ともいう）３を形成する（第１図（ａ
）参照）。

このようにして形成されたＡｇ配線層３の表面には通常
数１０Ａ程度の汚染層４（例えば、不均一なＡｌ　　（
ＯＨ）　　層及びポーラスなＡｇ２０３等）か存在する
（第１図（ａ）参照）。この汚染層４はその後の表面改
質（例えば、窒化反応等）を阻害するため除去する必要
かある。このため、Ａｌ配線層３か形成された半導体基
板１をプラズマ発生装置の真空チャンバ内に置いて圧力
が１Ｏ−５Ｐａのオーダとなるまで真空引きする。その
後この真空チャンバ内にＢＣＩＪ３ガスを導入し、高周
波電力を印加してプラズマを発生させる。すると、Ａｌ
配線層３０表面の汚染層のうち、例えばＡｇ　ＯはＢＣ
Ω　と反応してＡｇＣβ３及びＢ２０３の形の反応物と
なるからその表面にはＡｇＣβ３か残る。この後、半導
体基板］を約１５０〜２００℃の比較的低温でアニール
することによってＡｌ　ＣＩＪ　３を揮発蒸発させる。

このようにして八Ω２０３を除去することか可能となる
（第１図（ｂ）参照）。

次に真空チャンバ内の残留ガスを除去するため、再び圧
力が］○−”Ｐａのオーダとなるまて真空引きした後に
、上記真空チャンバ内にＮ２ガスを導入する。そして、
高周波電力を印加してＮ２プラズマを発生させ、Ａｇ配
線層３の表面に１００〜］０００への厚さの窒化Ａｌ膜
５を形成する（第１図（ｃ）参照）。なお、この窒化へ
ρ膜の形成は常温〜約２００℃の範囲の温度で行う。そ
して、半導体装置が多層配線の半導体装置であるならば
、窒化Ａｌｌ膜を形成したのちプラズマＣＶＤ法を用い
て約４５０℃の温度で良質な５ＩＯ２膜を層間絶縁膜と
して堆積する（第２図（ｄ）参照）。

Ａｎ）配線層の表面の汚染層がＢＣｐ３ガス雰囲気中で
のプラズマ処理によって除去されることを第２図を参照
して説明する。今、５１０２膜上に厚さが８０００Ａの
Ａｉｌ−５ｉ−Ｃｕ膜を堆積した半導体基板を考える。

Ａ、ｐ−５ｉ−Ｃｕ膜を堆積した後、ＢＣΩ３雰囲気中
でのプラズマ処理を行わないで、へΩ−８ｉ−Ｃｕ膜を
アモルファスＳｉ膜で被覆した場合の半導体基板を質量
分析器（ＳＩＭＳ）で分析したグラフを第２図（ａ）に
示す。又、ＡＦ−５ｉ−Ｃｕ膜を堆積した後ＢＣｐ３雰
囲気中でのプラズマ処理し、更にアニールした後、真空
を破らすにアモルファスＳ１膜で被覆した場合の半導体
基板をＳＩＭＳで分析したグラフを第２図（ｂ）に示す
。第２図（ａ）。

及び（ｂ）とも横軸は半導体基板の表面からの深さを表
わし、縦軸はその深さでの８１の濃度（破線で示す〕と
Ｏ（酸素）濃度（実線で示す）を表す。第２図（ａ）及
び（ｂ）から分かるようにＢＣΩ３雰囲気中でのプラズ
マ処理を行った方か、界面酸素量すなわちＡｉｌ　２０
３等の汚染量を減少させることができる。

次に本実施例のヒロックの抑制妨果を第３図を参照して
説明する。第３図（ａ）は窒化処理を行わない場合のＡ
ｇ配線層の表面の段差高さ（表面粗さ）を表面膜差計で
測定した場合の測定結果を示すグラフ、第３図（ｂ）は
窒化処理を行った場合のＡｇ配線層の表面の段差高さの
測定結果を示すグラフである。第３図（ａ）及び（ｂ）
から分かるように窒化処理を行わない場合は、Ａｌ配線
層の表面はかなり大きな段差かあってヒロックか生じて
いるか、窒化処理を行った場合は表面の段差は非常に小
さく、ヒロックか抑制されている。

又、第１のＡｇ配線層を形成した後に層間絶縁膜を堆積
し、その上に第２のＡｇ配線層を形成する半導体装置に
おいて、層間絶縁を堆積する前に第コのＡｌｌ配線層に
窒化処理を行わない場合と行った場合の、第１のＡｌ配
線層と第２のＡｌ配線層との間のショート不良率を測定
した結果を示す。

これは１ウエハ上に作られた半導体装置のうちのショー
ト不良となった半導体装置の割合を示している。この第
５図から分かるように、窒化処理を行った場合は、層間
絶縁膜の膜質は良くなるかヒロックが発生しやすい高温
（４５０℃）で堆積させてもショート不良率は低温（３
５０℃）で堆積させた場合と同等の５％である。これに
対して窒化処理がない場合は、低温で堆積させた場合の
ショート不良率か５％であるのに対して高温で堆積させ
た場合のショート不良率は８倍の４０％となる。このよ
うに本実施例の製造方法を用いることにより、多層工程
においても層間絶縁膜の膜質を犠牲にすることなしに安
定した電気的特性を有する半導体装置を得ることができ
る。

又、通常ホンディングバット部はＡｌか露出しているた
め、表面か腐食し、例えばＡｌ（ＯＨ）２のような化合
物が形成されて、ボンディング不良を引きおこしやすい
か、本実施例の製造方法によって製造される半導体装置
においてはＡＮ配線層の表面か緻密な窒化膜で保護され
ているため、腐食等は発生せず、充分なボンディング強
度を得ることかできる。

なお、上記実施例においては、Ａｇ配線層の表面をプラ
ズマ窒化する際に、Ｎ２ガスを導入したか、二〇Ｎ２ガ
スの代わりに、例えばアンモニアガスのような窒素原子
を含む化合物ガスを導入しても良い。

又、プラズマ窒化する代わりに、Ｎ、ガスを導入してへ
Ω配線層の表面にＮ２ガスを吸着させた後、半導体基板
を約２００°Ｃ以上で熱処理することによって窒化Ａｌ
膜を形成しても良い。

なお、窒化１膜を形成する窒化処理の代わりに、へΩ配
線層を炭化処理しても良い。この時例えばメタンガスの
ような炭素原子を含む化合物を真空チャンバ内に導入す
ることによって炭化処理を行っても良い。

又、窒化処理の代わりにフッ化処理をしても良い。この
時、フッ素ガス又は例えばフレオンガス等のフッ素原子
を含む化合物を真空チャンバ内に導入する二とによって
フッ化処理を行っても良い。

又、窒化処理の代わりに酸化処理しても良いが、この場
合、０２ガスを真空チャンバ内に導入して０２プラズマ
処理をしても良い。

又、Ａρ配線層の表面に窒化膜等の保護膜を形成する場
合に、低加速でＮ　　　Ａｒ、又は０２等２　“ のイオンをインプランテーションによって打込んだ後、
１５０〜２００℃の比較的低温で熱処理しても良い。な
お、Ａｒを打込んだ場合はＡ１７配線層の表面近傍はア
モルファスになっているので、更に窒化処理を行うと有
効である。

〔発明の効果〕

本発明によれば、ヒロックを抑制できるとともに高温プ
ロセスへの耐性を可及的に向上させることかでき、更に
腐食耐性も向上させることかできる。

【図面の簡単な説明】

第１図は本発明による半導体装置の製造工程の断面図、
第２図及び第３図は本発明の詳細な説明するグラフ、第
４図は本発明の詳細な説明する図表、第５図は従来の製
造方法によって製造された半導体装置の断面図である。 １・・・半導体基板、２・・・Ｓ　ｚ　０２膜、３・・
・Ａｌ配線層、４・・・汚染層、５・・・窒化膜、６・
・・絶縁膜。 出願人代理人　　佐　　藤　　−雄 第１図 第５図 ＢＣｈ前処理なし　　　　　　　　　　　　　　ＢＣム
笥列を里イ麦真空アニール（ａ）　　　第２図　　（ｂ
） ｔｉ匹埋なし　　　　　　　　　　　　　　　　　　　
留イヒ如Ｊ甲あり（ａ）　　　第３図　　（ｂ） シ計ト不良率 第４図

Claims (1)

1. 【特許請求の範囲】 １、Ａｌ又はＡｌ合金からなる配線を形成した後に、こ
   の配線の少なくとも上表面の汚染層を除去する除去処理
   を行い、その後大気にさらすことなく前記配線の表面の
   改質処理を行うことを特徴とする半導体装置の製造方法
   。 ２、前記汚染層の除去処理にＢＣｌ＿３を主成分とする
   反応性ガスのプラズマを用いることを特徴とする請求項
   １記載の半導体装置の製造方法。 ３、前記配線の表面の改質処理として、Ｎ＿２又はＮＨ
   ＿３を主成分とするガスのプラズマ窒化を行うことを特
   徴とする請求項１又は２のいずれかに記載の半導体装置
   の製造方法。 ４、前記汚染層の除去処理又は前記配線の表面の改質処
   理を約２００℃以下の温度で行うことを特徴とする請求
   項１乃至３のいずれかに記載の半導体装置の製造方法。