JP5392628B2 - 層間絶縁膜および配線構造と、それらの製造方法 - Google Patents

層間絶縁膜および配線構造と、それらの製造方法 Download PDF

Info

Publication number
JP5392628B2
JP5392628B2 JP2010227327A JP2010227327A JP5392628B2 JP 5392628 B2 JP5392628 B2 JP 5392628B2 JP 2010227327 A JP2010227327 A JP 2010227327A JP 2010227327 A JP2010227327 A JP 2010227327A JP 5392628 B2 JP5392628 B2 JP 5392628B2
Authority
JP
Japan
Prior art keywords
film
gas
manufacturing
layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010227327A
Other languages
English (en)
Other versions
JP2011014933A (ja
Inventor
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2010227327A priority Critical patent/JP5392628B2/ja
Publication of JP2011014933A publication Critical patent/JP2011014933A/ja
Application granted granted Critical
Publication of JP5392628B2 publication Critical patent/JP5392628B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体素子、半導体チップ搭載基板、配線基板等の基板の多層配線構造、特に層間絶縁膜の構造に関し、また当該多層配線構造を有する半導体装置、配線基板、およびそれらを含む電子装置に関する。さらに本発明は当該多層配線構造の製造方法、ならびに当該多層配線構造を有する半導体装置、配線基板、およびそれらを含む電子装置の製造方法に関する。
従来、半導体基板上等の多層配線構造における配線層間の絶縁のために層間絶縁膜が形成されている。
このような多層配線構造において、配線間の寄生容量および配線抵抗による信号遅延の問題が無視できなくなってきており、低誘電率（Ｌｏｗ−ｋ）を持つ層間絶縁膜を用いることが要求されてきている。
このような層間絶縁膜用として、フルオロカーボン膜（以下、ＣＦｘ膜と呼ぶ）は極めて低誘電率のため配線間の寄生容量を低くすることができることが注目されている。しかし、ＣＦｘ膜は非常に水に弱く、また、密着性が悪い。従って、ＣＦ膜は、ＳｉＣＮ層、Ｓｉ３Ｎ４層またはＳｉＯ２層等の下地層上に形成されるが、ＣＦ膜の底面および表面（すなわち、膜形成の始まりと終わり）に問題があった。
従来、ＣＦｘ膜は、例えば、特許文献１に示されているように、フルオロカーボンガス（ＣＦｘガスと呼ぶ、例えば、Ｃ５Ｆ８ガス）を用いてプラズマ処理装置を用いて成膜されている。
このＣＦｘガスは、特許文献２に示されているように、もともとエッチングに用いているものであり、プラズマ処理温度が高いと下地層がエッチングされてフッ化珪素（ＳｉＦ４）ガスが発生してくるという問題があった。
また、成膜したＣＦ膜の表面からは、水分、ＣＦｘ、ＳｉＦ４等のガスが離脱して汚染源となるという問題があった。
特許文献３には、成膜されたＣＦｘ膜をＮ２雰囲気中で４００℃〜４５０℃で、アニールすることによって、成膜後の脱ガスが少ないことが示されている。
さらに、下地金属として、シリコン半導体上に酸化膜、窒化膜、酸窒化膜等を形成する際の希ガスを用いたプラズマ処理では、単一の希ガスを用い処理を行っていた。単一の希ガスを用いる場合、後処理に対するプラズマのダメージを小さくするため電子との衝突断面積が大きく、プラズマの電子温度が低いクリプトン（Ｋｒ）ガスやキセノンガス（Ｘｅ）が用いられる（例えば、特許文献４参照）。
特開２００２−２２０６６８号公報 特開２００２−１６０５０号公報 特開平１１−１６２９６２号公報 特開２００２−２６１０９１号公報
そこで、本発明の一目的は、低誘電率で且つＣＦｘ、ＳｉＦ４等のガスの発生がなく安定な半導体装置等の層間絶縁膜を提供することにある。
また、本発明のもう一つの目的は、低誘電率で且つＣＦｘ、ＳｉＦ４等のガスの発生がなく安定な半導体装置等の層間絶縁膜を製造する方法を提供することにある。
また、本発明のさらにもう一つの目的は、低誘電率で且つＣＦｘ、ＳｉＦ４等のガスの発生がなく安定な半導体装置等の層間絶縁膜を備えた配線構造を提供することにある。
また、本発明の別の目的は、低誘電率で且つＣＦｘ、ＳｉＦ４等のガスの発生がなく安定な半導体装置等の層間絶縁膜を備えた配線構造の製造方法のすることにある。
また、本発明のさらにもう一つの目的は、前記層間絶縁膜と前記配線構造とを製造する方法を提供することにある。
本発明の一態様によれば、下地層上に形成された絶縁膜を備えた層間絶縁膜であって、実効誘電率が３以下であることを特徴とする層間絶縁膜が得られる。
ここで、本発明の一態様では、前記層間絶縁膜において、前記絶縁膜は、前記下地層上に形成された第１のフルオロカーボン膜と、前記第１のフルオロカーボン膜上に形成され前記第１のフルオロカーボン膜の誘電率よりも低い誘電率を持つ第２のフルオロカーボン膜とを備えていることが好ましい。
また、前記層間絶縁膜において、前記第１のフルオロカーボン膜の厚さは、５〜１０ｎｍであり、前記第２のフルオロカーボン膜の厚さは、２８０〜５００ｎｍであることが好ましい。また、前記第１及び第２のフルオロカーボン膜は、夫々低誘電率膜であることが好ましい。特に、前記第２のフルオロカーボン膜の誘電率は、１．５〜２．５であることが好ましい。さらに、前記下地層は、基体上に形成されたＳｉＣＮ層、窒化珪素（Ｓｉ３Ｎ４）層、ＳｉＣＯ層、およびＳｉＯ２層の内の少なくとも一つを含むことが好ましい。特に、前記第１のフルオロカーボン膜は、前記下地層との反応によって生成するフルオロシランガスの発生を防止するために設けられている。
また、前記第１のフルオロカーボン膜は、ＸｅまたはＫｒガスを用いて発生させたプラズマを用いてＣＶＤ形成され、前記第２のフルオロカーボン膜はＡｒガスを用いて発生させたプラズマを用いてＣＶＤ形成され得る。
また、前記第２のフルオロカーボン膜の表面が窒化されていることが好ましく、前記表面の窒化膜の厚さは１〜５ｎｍ、さらに、好ましくは２〜３ｎｍであってよい。
さらに、前記絶縁膜上に形成されたＳｉ３Ｎ４，ＳｉＣＮ，およびＳｉＣＯのうちの少なくとも一つからなる膜を備えていても良い。
また、本発明のもう一つの態様によれば、フルオロカーボンガスと２種類以上の異なる希ガスとを用いて下地層上にフルオロカーボン膜を形成する方法において、Ａｒガス以外の希ガスを用いて発生させたプラズマによって、前記下地層上に第１のフルオロカーボン膜を形成する第１の工程と、Ａｒガスを用いて発生させたプラズマによって、前記第１のフルオロカーボン膜上に第２のフルオロカーボン膜を形成する第２の工程とを備えていることを特徴とする成膜方法が得られる。
ここで、本発明のもう一つの態様の前記成膜方法において、前記第１のフルオルカーボン膜を５〜１０ｎｍ成膜し、その上に前記第２のフルオロカーボン膜を２８０〜５００ｎｍ成膜することが好ましい。特に、前記第２のフルオロカーボン膜は第１のフルオロカーボン膜よりも低誘電率の膜であることが好ましい。
また、前記下地層は、基体上に形成されたＳｉＣＮ層、Ｓｉ３ＣＮ４層、ＳｉＯ２層、およびＳｉＣＯ層の内の少なくとも一つを含むことが好ましく、前記第１の工程に用いる希ガスは、Ｘｅガスであることが好ましい。
さらに、前記希ガスに窒化性のガスおよび酸化性のガスの内の少なくとも一種を加えて、反応性ガスとしてＳｉＨ４ガスを流して、Ｓｉ３Ｎ４またはＳｉＣＮおよびＳｉＣＯの内の少なくとも一種からなる膜を形成することも可能である。
また、本発明の更にもう一つの態様によれば、半導体装置等の多層配線構造の製造方法において、層間絶縁膜の少なくとも一部としてフルオロカーボン膜を形成する工程と、このフルオロカーボン膜をアニール処理する工程と、前記フルオロカーボン膜の表面をチッ化する工程とを有することを特徴とする多層配線構造の製造方法が得られる。
ここで、本発明において、前記アニール工程は、大気に晒すことなく、不活性ガス中で行われるのが好ましい。また、前記チッ化工程は、ＡｒガスおよびＮ２ガスを用いてプラズマ中で行われるかＮ２ガスを用いたプラズマ中で行われることが好ましい。ここで、後者の場合は、２００℃以上で行われることが好ましく、３００〜４００℃がより好ましい。
さらに、前記アニール工程の前または後に、前記フルオロカーボン膜の表面を希ガスプラズマで照射する工程を設けることが好ましい。
また、本発明の別の一つの態様によれば、下地層上に形成された絶縁膜を備えた層間絶縁膜と、前記層間絶縁膜に形成されたコンタクトホールと、前記コンタクトホール内に充填された金属とを備えた配線構造において、前記層間絶縁膜は実効誘電率が３以下であることを特徴とする配線構造が得られる。
ここで、本発明の別の一つの態様において、前記コンタクトホール内に充填された金属は銅を含み、前記層間絶縁膜と前記銅との間にニッケルのフッ化物層を少なくとも含むバリア層を介在させることが好ましい。前記ニッケルのフッ化物はたとえば２フッ化ニッケルであるが、それに限られない。このニッケルのフッ化物は、ＭＯＣＶＤで形成されるか、またはニッケルをＰＶＤ（フィジカル・ベーパー・デポジション）で成膜した後フッ化処理をすることによって形成される。前記層間絶縁膜は、好ましくはフルオロカーボン膜である。
また、前記絶縁膜は、前記下地層上に形成された第１のフルオロカーボン膜と、前記第１のフルオロカーボン膜上に形成され前記第１のフルオロカーボン膜の誘電率よりも低い誘電率を持つ第２のフルオロカーボン膜とを備えていることが好ましく、前記第１のフルオロカーボン膜の厚さは、５〜１０ｎｍであり、前記第２のフルオロカーボン膜の厚さは、２８０〜５００ｎｍであることがより好ましい。特に、前記第２のフルオロカーボン膜の誘電率は、１．５〜２．５であることが好ましい。また、前記下地層は、基体上に形成されたＳｉＣＮ層、Ｓｉ３ＣＮ４層、およびＳｉＯ２層の内の少なくとも一つを含むことが好ましい。ここで、前記第１のフルオロカーボン膜は、前記下地層との反応によって生成するフッ化珪素ガスの発生を防止するために設けられている。
更に、前記フルオロカーボン膜上に形成されたＳｉ３Ｎ４，ＳｉＣＮ，およびＳｉＣＯの内の少なくとも一種を含む膜を備えていることが好ましく、前記第２のフルオロカーボン膜の表面部分にチッ化処理された膜を有することが好ましい。
また、本発明の別のもう一つの態様によれば、フルオロカーボンガスとプラズマの電子温度がＡｒよりも低くなる希ガスとを用いて下地層上に第１のフルオロカーボン膜を形成する第１の工程と、Ａｒガスを用いて発生させたプラズマによって、前記第１のフルオロカーボン膜上に第２のフルオロカーボン膜を形成する第２の工程とを備えていることを特徴とする配線構造の製造方法が得られる。
ここで、前記第１のフルオロカーボン膜を厚さが５〜１０ｎｍとなるように形成され、前記第２のフルオロカーボン膜を厚さが２８０〜５００ｎｍとなるように形成することが好ましい。また、前記第１及び第２のフルオロカーボン膜は低誘電率膜であることが好ましく、特に、前記第２のフルオロカーボン膜の誘電率は、１．５〜２．５となるように調整することが好ましい。
また、前記下地層は、基体上に形成されたＳｉＣＮ層、Ｓｉ３Ｎ４層、ＳｉＣＯ層、及びＳｉＯ２層の内の少なくとも一つを含むことが好ましい。前記第１の工程に用いる希ガスは、Ｘｅガスであることが好ましい。
また、前記希ガスに窒化性のガスおよび酸化性のガスの内の少なくとも一方を加えて、反応性ガスとしてＳｉＨ４ガスを流して、Ｓｉ３Ｎ４，ＳｉＣＮ，およびＳｉＣＯのうちの少なくとも一つの膜を形成することもできる。また、前記第２のフルオロカーボン膜の表面をチッ化処理することが好ましい。
また、本発明の別のもう一つの態様において、前記第１の工程、前記第２の工程に、更に、前記フルオロカーボン膜にコンタクトホールを形成する工程と、前記コンタクトホールに金属を充填する工程とを備えていることが好ましい。また、前記コンタクトホールに、充填された金属の拡散を防止するためのバリア層を形成する工程を更に、備えていることが好ましい。
さらに本発明の他の態様によれば、減圧したチャンバー内にプラズマを発生させて前記チャンバー内に設置された基板上にフルオロカーボンを成膜した後、前記チャンバー内において水素と酸素の混合ガスでプラズマを発生させ、前記チャンバー内壁のクリーニングを行うことを特徴とするチャンバーのクリーニング方法も得られる。
本発明によれば、低誘電率で且つＣＦｘ、ＳｉＦ４等のガスの発生がなく安定な半導体装置の層間絶縁膜とその製造方法を提供することができる。
また、本発明によれば、前記層間絶縁膜を備えた配線構造とそれを製造する方法を提供することができる。
さらに、本発明によれば、ＸｅまたはＫｒガスによるプラズマＣＶＤ処理でまずフルオロカーボン膜を形成することによってＳｉＦ系ガスの脱ガスを低減させ、かつフルオロカーボン膜の剥がれを防止することができる。そして、Ａｒガスによるプラズマ中のＣＶＤ処理によってフルオロカーボン膜の主体部分を形成することによって、フルオロカーボン膜の実効誘電率を低減することができる。
また本発明によれば、フルオロカーボン膜の表面を窒化することによって、脱ガスを大幅に低減するとともに、フルオロカーボン膜上に形成される絶縁膜の剥がれを防止できる効果もある。
また本発明によれば、ビアホールまたはコンタクトホール内面に２フッ化ニッケルのバリア層を設けることによって、ホール内のＣｕがバリア層に拡散するのを防止することができる。
従来技術による半導体装置の層間絶縁膜構造を示す図である。 本発明の実施例による配線構造を示す図である。 図２の配線構造に用いた層間絶縁膜の構造を示す概略断面図である。 本発明の実施例によるプラズマ処理装置を示す概略断面図である。 Ａｒプラズマ、Ｋｒプラズマ、Ｘｅプラズマのシャワープレートと、電極との間の距離と、電子密度（ｅｖ）との関係を示す図である。 脱ガス測定実験装置の概略構成を示す図である。 ＳｉＦｘ脱ガスの下地依存性を示す図で、（ａ）はＳｉ下地上に形成されたＣＦｘ膜（ＣＦｘ／Ｓｉ），（ｂ）はＳｉＯ２下地上に形成されたＣＦｘ膜（ＣＦｘ／ＳｉＯ２），（ｃ）はＳｉ３Ｎ４下地上に形成されたＣＦｘ膜（ＣＦｘ／Ｓｉ３Ｎ４）をそれぞれ示している。 ＳｉＦ系ガス量の温度依存性を示す図である。 ＳｉＦ４スペクトルの経時変化を示す図である。 ＳｉＦ系脱ガス量の温度依存性を示す図で、（ａ）はＡｒにて成膜、（ｂ）はＸｅにて成膜した場合の脱ガス量の温度依存性を夫々示している。 下地をＳｉとしたときのＳｉＦｘガス量の温度依存性を示す図である。 ＳｉＦｘ系脱ガス量の温度依存性を示す図で、（ａ）はＣ５Ｆ８／Ｘｅ２６．６Ｐａ（２００ｍＴｏｒｒ）、５秒と、Ｃ５Ｆ８／Ａｒ２６．６Ｐａ（２００ｍＴｏｒｒ）の処理後、アニール後、Ａｒ２６．６Ｐａ（２００ｍＴｏｒｒ）で５秒、（ｂ）はＸｅプラズマＯＮし、Ｃ５Ｆ８を導入するプロセス（５秒）、Ｃ５Ｆ８の導入をオフし、Ｘｅプラズマをオフした後、Ａｒ／Ｃ５Ｆ８プロセス３分、Ａｒ＋Ｎ２処理５秒したＣＦｘ膜からの脱ガス量を示している。 下地ＳｉとしたときのＳｉＦｘ脱ガス量の温度依存性を示している。 Ｓｉ下地上に１２０ｎｍのＣＦｘ膜を形成しそのＴＤＳ遊離ガススペクトルを示す図である。 ＳｉＯ２下地層上に形成したＣＦ膜のアニール後のＣＦｘ脱ガス量の温度依存性を示す図である。 同じくＳｉＯ２下地層上に形成したＣＦ膜のＣＦ膜アニール後の脱水分量の温度依存性を示す図である。 図５の装置を用いたＡｒ／Ｎ２プラズマ処理後のフルオロカーボン脱ガス特性と、昇温脱離ガス分光分析（ＴＤＳ）測定結果を示す図である。 Ｃ５Ｆ８をＡｒプラズマ処理中に導入し、プラズマ処理中に導入を停止し、Ａｒプラズマ処理を停止したときのＣＦｘ系脱ガス量の温度依存性を示す図で、（ａ）はＣＦｘ脱ガスの相対強度と時間との関係、（ｂ）は脱水分についてＨ２Ｏ濃度（ｐｐｂ／ｃｍ２）と時間との関係を示している。 ＣＦｘ膜の脱ガス量のアニール温度依存性を示す図で、（ａ）はＣＦ系ガスの脱ガス量、（ｂ）はＨ２Ｏガスの脱ガス量である。 ＣＦｘ膜の放置時間の相違による種々の遊離ガスのスペクトルをそれぞれ示す図で、（ａ）は４００℃アニール後、大気放置１２時間後測定、（ｂ）は、アニールなしで大気放置４８時間後測定結果を示している。 Ｓｉ系脱ガス量の温度依存性を示す図で、（ａ）はＣＦｘ脱ガス、（ｂ）は脱水分の温度依存性を夫々示している。 表面窒化効果を示す図であって、アニール後、Ａｒ／Ｎ２プラズマを５秒間したときの（ａ）はＣＦｘ脱ガス効果、（ｂ）は脱水分効果を夫々示す図である。 図１７と同様にＣＦｘ膜を形成した試料をアニール後、Ａｒ／Ｎ２プラズマを照射した試料のＸ線光電子分光分析装置（ＥＳＣＡ：Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ ｆｏｒ Ｃｈｅｍｉｃａｌ Ａｎａｌｙｓｉｓ）による測定結果を示している。 ＣＦｘ膜脱ガス量の成膜条件依存性を示す図であり、（ａ）はＣＦ系脱ガス、（ｂ）はＨ２Ｏ系脱ガスを示している。 ＣＦｘ膜を４００ｎｍ成膜してアニール後のＡｒ／Ｎ２プラズマ処理での脱ガス結果を示す図で、（ａ）は通常の条件である窒化なし、（ｂ）は窒化ありのものをそれぞれ示している。Ａｒ／Ｎ２の窒化処理により脱ガスが少ないことがわかる。 Ｓｉ下地上に形成したＣＦｘ膜上にＩｎ−Ｓｉｔｕで形成したＳｉＣＮ膜（ＳｉＣＮ／ＣＦｘ）の遊離ガスＴＤＳスペクトルを示す図である。 ２００℃で成膜したＣＦｘ膜を３５０℃でアニールした場合のＣＦ系の脱ガス量の温度依存性を示す図である。 ２００℃で成膜後、３５０℃でアニールした後、さらに、２００℃でＡｒ／Ｎ２プラズマによって表面をチッ化処理した場合の脱ガス量の温度依存性を示す図である。 ３５０℃でＳｉ基板上にＣＦｘ膜を形成し、アニールしない場合の脱ガス量を示す図である。 ３５０℃でＳｉ基板上にＣＦｘ膜を形成し、３５０℃でアニールした後、２００℃でＡｒ／Ｎ２プラズマによって表面窒化処理した場合の脱ガス量を示す図である。 ４００℃でＳｉ基板上にＣＦｘ膜を形成し、アニールしない場合の脱ガス量を示す図である。 ４００℃でＳｉ基板上にＣＦｘ膜を形成し、アニールしないで、４００℃でＡｒ／Ｎ２プラズマによって表面窒化処理した場合の脱ガス量を示す図である。 （ａ）及び（ｂ）は、ＮｉＦ２膜の形成方法および対比の為のＮｉ膜の形成方法を夫々示す図である。 （ａ）及び（ｂ）は、Ｎｉ膜およびＮｉＦ２膜の組成を夫々示すグラフである。 （ａ）及び（ｂ）は、バリアメタル層としてＮｉを５０ｎｍ成膜し、その上にＣｕを成膜した場合のアニール前後の状況を示す図である。 （ａ）及び（ｂ）は、バリア（メタル）層としてＮｉＦ２膜を５０ｎｍ成膜した場合のアニール前後でのＣｕ及びＮｉ等の拡散を示す図である。 ＮｉＦ２成膜後の深さ方向の元素分析結果を示す図である。 ＮｉＦ２層の上にＣｕ層を形成した金属組織構造を示す断面ＳＥＭ写真で、右の写真は、左の写真に部分を拡大したものである。 （ａ）及び（ｂ）はバリア層としてＮｉＦ２膜を１０ｎｍ成膜したサンプルの相互拡散評価結果を示すグラフで、（ａ）は相互拡散試験前（３５０℃アニール前）及び（ｂ）相互拡散試験後（３５０℃アニール後）を示す図である。
本発明の実施例を説明する前に、本発明の理解を容易にするために、従来技術による半導体装置の層間絶縁膜構造について図１を参照しながら説明する。
図１を参照すると、従来技術による半導体装置において、多数の半導体素子を形成した半導体基板（図示せず）上に設けられた層間絶縁膜構造（配線層間の接続部分１箇所のみを示す）１００は、炭化珪素（ＳｉＣ）等からなるバリアーキャップ層７１、バリアーキャップ層７１の上に形成された炭素含有シリコンオキサイド（ＳｉＯＣ）膜７２、このＳｉＯＣ膜７２に設けられたビア（ＶＩＡ）ホール８、ＰＡＲ（低誘電率シリコン（Ｓｉ）層７３）に設けられた溝９、それらを覆うシリコンオキサイド（ＳｉＯ２）からなるハードマスク７４を備えている。ヴィアホール８には、Ｃｕ等の金属が埋め込まれ、電極または配線８を形成し、またこれの上端に溝９内にＣｕ等が埋め込まれて、配線１１を形成している。
それでは、本発明の実施例について図面を参照しながら説明する。
図２に示すように、本発明の実施例による半導体装置において、多数の半導体素子を形成した半導体基板（図示せず）上に設けられた多層配線構造（配線層間の接続部分１箇所のみを示す）１０は、炭窒化珪素（ＳｉＣＮ）からなるバリアーキャップ層１の上に、フルオロカーボン膜（以下、ＣＦｘ膜と呼ぶ）からなる第１の層間絶縁膜２が形成されている。
第１の層間絶縁膜２とバリアーキャップ層１とを貫通してビアホール７が設けられている。このビアホール７には、Ｃｕからなる電極または配線８が形成されている。さらに、第１の層間絶縁膜２の上にＳｉＣＮからなる第１の接着層３を介してフルオロカーボン膜からなる第２の層間絶縁膜４が形成されている。さらに第２の層間絶縁膜４の上にＳｉＣＮからなる第２の接着層５を介して、シリコンオキサイド（ＳｉＯ２）からなる硬質マスク６が設けられている。
また、硬質マスク６から層間絶縁膜２まで溝９が設けられ、Ｃｕからなる配線導体１１がこの溝に埋め込まれている。
ここで、バリアーキャップ層１、及び第１及び第２の接着層３，５は、誘電率が約４．０であるが、バリアーキャップ層１として、ｋが２．５より小さい炭化水素や、接着層として、更に薄いｋ＝３．０のＳｉＣＯ膜を用いることも可能である。
また、層間絶縁膜２，４は、ｋ＝２．０のフルオロカーボン（ＣＦｘ）膜からなるが、さらに、ｋ＝１．７程度のフルオロカーボン膜も形成することもできる。
また、硬質マスク層６としてｋ＝４．０のＳｉＯ２膜を用いたが、ｋが３．０よりも小さいＳｉＣＯ膜を用いることもできる。
図３を参照すると、ＳｉＣＮ層からなる下地層１上に薄いＣＦｘ膜２ａをＣ５Ｆ８ガスのＸｅプラズマによる分解によってＣＶＤ形成し、その上に厚いＣＦｘ膜２ｂをＣ５Ｆ８ガスをアルゴン（Ａｒ）プラズマによって分解してＣＶＤ形成している。
さらに、ＣＦｘ膜２ｂの成膜後又はアニール後，ＡｒガスによるプラズマにＮ２ガスを導入して生成した窒素ラジカルによってＣＦｘ膜２ｂの表面をチッ化して、ＣＦｘ膜からの脱ガスを低減している。これによって、膜剥がれをなくし、誘電率を１．７〜２．２の範囲で制御可能としている。
図４を参照すると、マイクロ波は、プラズマ処理装置１０２の上部に絶縁体板を介して設置されたラジアルラインスロットアンテナ（ＲＬＳＡ）２１からその下の絶縁体板とシャワープレート２３とを透過して、プラズマ発生領域に放射される。ＸｅガスまたはＡｒガスをガス導入管１３を介して上段シャワープレート２３からプラズマ発生領域に均一に吹き出させ、そこに放射されるマイクロ波によってプラズマが励起される。
マイクロ波励起プラズマ処理装置の拡散プラズマ領域に下段シャワープレート２２が設置されている。
ここで、上段シャワープレート２３に導入管１３を介してＸｅ、Ｋｒ又はＡｒガスを、下段シャワープレート２２に導入管２６からＳｉＨ４ガスを流せば、基板たとえばシリコンウェハ１４の表面でシリコン（ＳｉＯ２）膜の形成ができる。
また、上段シャワープレート２３からＫｒ、Ｘｅ、またはＡｒガスを、下段シャワープレート２２からＣｘＦｙ（Ｃ５Ｆ８，Ｃ４Ｆ８等）ガスを流せば、フルオロカーボン膜の形成ができる。
酸化または窒化処理のためには、酸素ガスまたはＮ２／Ｈ２またはＮＨ３ガスを、酸窒化プロセスの場合はＯ２／ＮＨ３またはＯ２／Ｎ２Ｏ、Ｏ２／ＮＯガス等の酸化性ガスと窒化性ガスの混合ガスを上段シャワープレート２３から流せばよい。
被処理物の基板（たとえばシリコンウエハ）１４は処理室２４内でプラズマが拡散されて直接照射する場所に設置され、プラズマにより励起された酸素ラジカル等により酸化される。このとき被処理物は、処理室２４内でもプラズマが励起される空間ではなくプラズマが拡散されている空間に設置されることが望ましい。
また、処理室３１内の排ガスは、図示しない排気ポートを介して、排気ダクト内を通り、小型ポンプへのいずれかの流入口から、小型ポンプへと夫々導かれる。
図５に示すように、シャワープレートと電極間の距離が３０ｍｍ以上になると電子温度は略一定となり、Ａｒ，Ｋｒ，Ｘｅの順で電子温度が低くなる。
以上、いずれの場合も、Ａｒに比べＫｒ、Ｘｅガスは電子温度が低いところで電子との衝突断面積か小さくイオン化エネルギーも小さいため、Ｘｅ（またはＫｒ）ガスにマイクロ波が照射されるとプラズマの電子温度が低くなり、成膜中での形成された各種膜へのダメージを抑制できるし、Ｃ５Ｆ８ガスのエッチング作用を抑制することができる。
図６を参照すると、脱ガス測定システム１０３は、脱ガス測定装置３０と、光イオン測定装置とを備えている。
光イオン測定装置の加熱炉４０の内部にサンプル４６が配置されている。加熱炉４０には、キャリアーガスとしてＡｒが矢印４５に示すように、マスフローコントローラ４４によって１００ｓｃｃｍの流量に調整されて導入配管４７を介して、加熱炉４０に導入される。
加熱炉４０には、加熱用ヒータ４１と、光イオン検出器４２が設けられている。試料４６から遊離したガスは、バルブ５３が設けられた配管４８を介して脱ガス測定装置３０の内部に導入される。なお、配管４８には、排気のためにバルブ５１を設けた排気管５２が分岐している。
脱ガス測定装置３０には、放電電極３２に設けられている。また、脱ガス測定装置３０内部のガスは、真空ポンプ３７ａ，３７ｂが夫々設けられた配管３６ａ，３６ｂに接続されており、この配管３６ａ，３６ｂは合流して排気管３８となり、矢印３９に示されるように、排気される。一方、脱ガス測定装置３０内部及びこれに隣接した放電電極３２が設けられた部分には、それぞれ配管３４及び３５が設けられ、配管３４は、可変容量制御弁６１及びマスフローメータ６３を介して，矢印６３に示すように、流量６００ｓｃｃｍで排気されている。一方、配管３５はマスフローメータ６２ｂを介して、矢印６４に示すように流量５５０ｓｃｃｍで排気され、２つの配管３４，３５は合流して配管６５となり、矢印６６に示すように、排気される。
脱ガス測定装置３０の配管３４とは長さ方向に同じ部位の異なる外周の位置にＡｒガスを矢印５９で示すように、１ＳＬＭで導入するためのマスフローコントローラ５８が設けられた配管３３が接続されている。また、配管４８の排気用配管５２よりもさらに下流側にバルブ５３が設けられ、さらに下流側に希釈のためのＡｒガスを５００ｓｃｃｍで導入するためにマスフローコントローラ５７が設けられた配管５６がバルブ５４を介して接続されている。配管４８は、脱ガス測定装置３０の排気用の配管３５が設けられた部位と長さ方向の同じ位置で、外周方向の異なる位置に接続されている。
次に、本発明の実施の形態によるＣＦｘ成膜プロセスについて詳細に説明する。
図３を参照すると、本発明の実施の形態によるＣＦｘ成膜プロセスでは、図４に示す装置を用いて、まず、下地層として、ＳｉＣＮ又はＳｉＣＯをＳｉＨ４／Ｃ２Ｈ４／Ｎ２又はＯ２等を用いたプラズマ処理によって形成する。なお、シランガス（ＳｉＨ４）／エチレン（Ｃ２Ｈ４）の代わりに、有機シランを用いても良いことは勿論である。
次に、この下地層１上に、反応ガスとしてフルオロカーボンガスを用いて、Ｘｅプラズマによって薄い５〜１０ｎｍの第１のＣＦｘ膜２ａを成膜する。
ここで、反応ガスのフルオロカーボンガスとしては、一般式ＣｎＦ２ｎ（但し、ｎは２〜８の整数）もしくは、ＣｎＦ２ｎ−２（ｎは２〜８の整数）で示される不飽和脂肪族フッ化物を用いることができるが、オクタフルオロペンチン、オクタフルオロベンタジエン、オクタフルオロシクロペンテン、オクタフルオロメチルブタジエン、オクタフルオロメチルブチン、フルオロシクロプロペンもしくはフルオロシクロプロパンを含むフッ化炭素、フルオロシクロブテンもしくはフルオロシクロブタンを含むフッ化炭素等の一般式Ｃ５Ｈ８で示されるフルオロカーボンが好ましい。
さらにその上に、ＸｅガスをＡｒガスに切り替え、反応性ガスとしてＣ５Ｆ８ガスを用いたＡｒプラズマによって、厚さ３８０〜５００ｎｍの第２のＣＦｘ膜２ｂを成膜する。Ａｒガスのプラズマによって成膜するとＣＦｘ膜の誘電率が低くなるので、これによって、ＣＦｘ膜２の誘電率を１．７〜２．２という低さにすることを可能にしている。
基板上にフルオロカーボンを成膜した後、チャンバー内において水素と酸素の混合ガスでプラズマを発生させ、記チャンバー内壁のクリーニングを行うことができる。
さらに、成膜後あるいはアニール後に、Ａｒ／Ｎ２プラズマ、またはＮ２プラズマによって、ＣＦｘ膜の表面窒化を行う。これによって、ＣＦｘ膜からの脱ガスを低減可能である。
好ましくは、成膜後表面チッカ前にアニールを行う。本明細書において、アニールは基板を大気に晒すことなく、そのままプラズマチャンバー内でおこなってもよく、別のアニール処理装置で行っても良い。いずれの場合も、雰囲気は不活性ガス雰囲気とし、圧力は大気圧でもよいが、好ましくは１Ｔｏｒｒ程度の減圧下で行う。また、後に述べるように、アニールの前または後で、フルオロカーボン膜をＡｒプラズマで照射するのがよい。
図２の配線構造の製造方法について説明する。図２に示すように、バリアーキャップ層１を下地層として、図３で示す第１の層間絶縁膜２を形成する。この第１の層間絶縁膜２にエッチングによって、ヴィアホール７を形成する。次に、このビアホール７の内壁に、電極金属の層間絶縁膜への拡散を防止するバリアー層として、ニッケルのフッ化物、好ましくは２フッ化ニッケル（ＮｉＦ２で示す）膜を、ＰＶＤでニッケルを成膜しそれをフッ化処理することにより、またはＭＯＣＶＤによって直接、形成する。
次に同様に、接着層からなる下地層３としてＳｉＣＮ層又は炭素含有シリコンオキサイド（ＳｉＣＯ）層を形成し、その上に、図３に示すと同様に第１および第２のＣＦｘ膜からなる層間絶縁膜４を形成する。この層間絶縁層４上に、更に接着用の下地層３として、ＳｉＣＮ層又はＳｉＣＯ層を形成し、その下地層３の上に、硬質マスク層６として、ＳｉＯ２又はＳｉＣＯ層を形成する。
ここで、ＳｉＯ２層は、図４に示されるプラズマ処理装置１０２の上段シャワープレート２３からＡｒとＯ２の混合ガスを導入し、下段シャワープレート２２に、ＳｉＨ４ガスを導入すればよい。また、ＳｉＣＯ層は前述したものと同様である。
次に、エッチングによって、溝９を形成し、溝９の内壁面に、図示しないＮｉＦ２バリアー層を形成し、この溝９に金属としてＣｕを充填して、配線導体１１が形成されて配線構造１０が完成する。
ここで、下地層１を珪素化合物として、その上にＣＦｘ膜を形成したときの、ＳｉＦｘガスの脱離について説明する。
ＳｉＦｘガスは、Ｓｉ，ＳｉＯ２、Ｓｉ３Ｎ４などの層とＣＦｘ膜との界面において、反応によって生成する。
下記表１は脱離ガスのイオン化ポテンシャルを示している。表１に示すように、ＳｉＦｘのイオン化ポテンシャルは、ＳｉＦ，ＳｉＦ３，ＳｉＦ２，ＳｉＦ４の順で高くなっていることがわかる。
このＳｉＦｘガスの脱離は初期成膜時の下地に依存する。
図７はＳｉＦｘ脱ガスの温度依存性を異なる下地ごとに示す図で、（ａ）はＳｉ下地上に形成されたＣＦｘ膜（ＣＦｘ／Ｓｉ），（ｂ）はＳｉＯ２下地上に形成されたＣＦｘ膜（ＣＦｘ／ＳｉＯ２），（ｃ）はＳｉ３Ｎ４下地上に形成されたＣＦｘ膜（ＣＦｘ／Ｓｉ３Ｎ４）に時間経過とともに右目盛のような温度を加えたときの脱ガス量を左目盛がそれぞれ示している。図７（ａ），（ｂ），（ｃ）に示すように、下地を変更することによって、ＳｉＦｘの脱ガスが変化することがわかる。ＣＦｘ／下地の界面にて反応は、Ｓｉ，ＳｉＯ２，Ｓｉ３Ｎ４の順で脱ガスが少ないことが判明した。
図８は、ＳｉＦ系脱ガス量の温度依存性を示す図である。図８に示すように、ＳｉＯ２とＣＦｘの界面にて反応し、ＳｉＦｘ脱ガスが発生することがわかる。したがって、界面反応の抑制が必須であることが理解できる。さらに、具体的に、ＳｉＦ４について調査した。
図９はＳｉＦ４スペクトルの経時変化を示す図である。図９を参照すると、標準ＣＦｘ膜での脱ガス測定においては、ＣＦｘ／ＳｉＯ２にて昇温するとＳｉＦ４が発生し、１６時間出続けることがわかる。したがって、ＣＦｘ膜／ＳｉＯ２界面での反応の抑制が必須であることがわかる。
次に、このような下地層上に形成されたＣＦｘ膜のＳｉＦ系の脱ガス量の温度依存性について調べた。
図１０は、ＳｉＦ系脱ガス量の温度依存性を示す図で、（ａ）はＡｒにて成膜、（ｂ）はＸｅにて成膜した場合の脱ガス量の温度依存性を夫々示している。条件は、圧力４Ｐａ（３０ｍＴｏｒｒ），９００Ｗ，Ｘ線回折装置（ＳＳＹ−１）／Ａｒ（Ｘｅ）＝１０／２４０（２１０）ｓｃｃｍで行われている。
図１０（ａ）、図１０（ｂ）から、希釈ガスとしてＡｒを用いて成膜した場合よりも、Ｘｅ希釈ガスにて成膜した方が、ＳｉＦ系の脱ガスを低減できることが判明した。即ち、低電子温度にすることが脱ガスを低減するのに必須であることが判明した。
次に、Ｓｉ下地上に初期成膜の際に、Ｘｅを使用し、その後Ａｒに切り替えてＳｉＦｘ脱ガス量の温度依存性を調べた。
図１１は下地をＳｉとしたときのＳｉＦｘガス量の温度依存性を示す図である。条件は、Ｃ５Ｆ８を反応ガスとして、Ｘｅを用いて２６．６Ｐａ（２００ｍＴｏｒｒ）で５秒プラズマ処理で成膜し、次にＡｒを用いて２６．６Ｐａ（２００ｍＴｏｒｒ）でプラズマ処理して成膜し、アニール後、Ａｒを用いて２６．６Ｐａ（２００ｍＴｏｒｒ）で、５秒処理した。図１１に示すように、初期成膜時にＸｅを使用することによってＳｉＦｘガスを減少させることができることが判明した。
図１２はＳｉＦｘ系脱ガス量の温度依存性を示す図で、（ａ）はＣ５Ｆ８／Ｘｅ２６．６Ｐａ（２００ｍＴｏｒｒ）、５秒と、Ｃ５Ｆ８／Ａｒ２６．６Ｐａ（２００ｍＴｏｒｒ）の処理後、アニール後、Ａｒ２６．６Ｐａ（２００ｍＴｏｒｒ）で５秒、（ｂ）はＸｅプラズマＯＮし、Ｃ５Ｆ８を導入するプロセス（５秒）、Ｃ５Ｆ８の導入をオフし、Ｘｅプラズマをオフした後、Ａｒ／Ｃ５Ｆ８プロセス３分、Ａｒ＋Ｎ２処理５秒したＣＦｘ膜からの脱ガス量を示している。
図１２（ａ）及び図１２（ｂ）から初期成膜時に、Ｘｅを使用し、界面制御することで、ＳｉＦｘガスが減少していることがわかる。
次に、条件を変えてＳｉ下地層上に同様にＣＦｘ膜を形成し、そのＳｉＦ４脱ガス量の温度依存性について調べた。
図１３は下地ＳｉとしたときのＳｉＦｘ脱ガス量の温度依存性を示している。そのプロセスは、Ｘｅプラズマオンし、Ｃ５Ｆ８ガスを導入し、５秒間処理し、Ｃ５Ｆ８ガスをオフし、Ｘｅプラズマをオフし、Ａｒ／Ｃ５Ｆ８プロセスを３分間行い、続いてＡｒ＋Ｎ２表面窒化処理を５秒間行った。図１３から、シーケンスを変更することによって、ＳｉＦｘの脱ガス量が減少することがわかる。
また、Ａｒプラズマによって生成したＣＦｘ膜のＴＤＳ脱ガススペクトルについて調べた。
図１４はＳｉ下地上に１２０ｎｍのＣＦｘ膜を形成しそのＴＤＳ遊離ガススペクトルを示す図である。図１４に示すように、室温から４００℃まで、６０℃／ｍｉｎの昇温速度で昇温すると、ＣＦ系などの脱ガスが発生することがわかる。
図１５はＳｉＯ２下地層上に形成したＣＦ膜のアニール後のＣＦｘ脱ガス量の温度依存性を示す図である。図１５に示すように、結合に不十分な成分をアニールによって除去することにより、その後の分解反応は起こらないことが判明し、アニールは必要であることを確認した。
図１６は同じくＳｉＯ２下地層上に形成したＣＦ膜のＣＦ膜アニール後の脱水分量の温度依存性を示す図である。図１６に示すように、一度昇温すると、Ｉｎ−Ｓｉｔｕプロセスでは水分の発生がないことが判明し、Ｉｎ−Ｓｉｔｕプロセスは必須であることがわかる。
図１７は図５の装置を用いたＡｒ／Ｎ２プラズマ処理後のフルオロカーボン脱ガス特性と、昇温脱離ガス分光分析（ＴＤＳ）測定結果を示す図である。なお、昇温レートは、０．１７℃／秒である。図５に示す試料は、図４に示す反応ガスとして直鎖Ｃ５Ｆ８を用いて，２２０℃で成膜し、３３０℃，Ｉｎ−ＳｉｔｕでアニールしたＣＦｘ膜の脱ガス特性を示している。
図１７に示すように、昇温開始４０秒後、昇温を停止し、４００℃の一定温度に保持した。３５０℃付近で、離脱が著しく増加し、４００℃より幾分低い温度で最大となっていることが分かる。
次に、ＣＦｘ膜の脱ガス量の温度依存性をＡｒプラズマ処理中にＣ５Ｆ８を導入して調べた。
図１８はＣ５Ｆ８をＡｒプラズマ処理中に導入し、プラズマ処理中に導入を停止し、Ａｒプラズマ処理を停止したときのＣＦｘ系脱ガス量の温度依存性を示す図で、（ａ）はＣＦｘ脱ガスの相対強度と時間との関係、（ｂ）は脱水分についてＨ２Ｏ濃度（ｐｐｂ／ｃｍ２）と時間との関係を示している。図１８（ａ）及び図１８（ｂ）に示すように、原料ガスをプラズマ処理中に流すことによって、未結合な成分が減少していることがわかる。また、脱水分も減少し、実効表面積が減少していることがわかる。
このＣＦｘ膜の脱ガス特性を、ＣＦｘ膜形成後アニールすることによって調査した。
図１９はＣＦｘ膜の脱ガス量のアニール温度依存性を示す図で、（ａ）はＣＦ系ガスの脱ガス量、（ｂ）はＨ２Ｏガスの脱ガス量である。図１９（ａ）及び（ｂ）から、結合不十分な成分を４００℃でアニール除去することによって、その後の分解反応プロセスがおこらないことがわかる。また、一度昇温すると、Ｉｎ−Ｓｉｔｕプロセスでは、水分の発生がないことがわかり、アニールには，Ｉｎ−Ｓｉｔｕプロセスは必須であることがわかる。
図２０はＣＦｘ膜の放置時間の相違による種々の遊離ガスのスペクトルをそれぞれ示す図で、（ａ）は４００℃アニール後、大気放置１２時間後測定、（ｂ）は、アニールなしで大気放置４８時間後測定結果を示している。図２０（ａ）、（ｂ）の比較から、大気放置によりＨＦ遊離ガスが増加している。これは大気中の水分と、ＣＦｘ膜が反応したことを示している。
図２１はＳｉ系脱ガス量の温度依存性を示す図で、（ａ）はＣＦｘ脱ガス、（ｂ）は脱水分の温度依存性を夫々示している。図２１（ａ）及び図２１（ｂ）を参照すると、プロセス後に、Ａｒプラズマを５秒間照射し、その後アニールした。アニール前にＡｒプラズマ照射によって、ＣＦｘ脱ガスが２／３まで減少し、結合不十分なＣＦｘが減少している。また、図２１（ｂ）に示すように、脱水も１／２に減少し、実効表面積が減少している。
さらに、ＣＦｘ膜を４００℃でアニールした後、Ａｒ／Ｎ２プラズマを５秒間照射して、表面を窒化した。
図２２は表面窒化効果を示す図であって、アニール後、Ａｒ／Ｎ２プラズマを５秒間照射したときの（ａ）はＣＦｘ脱ガス効果、（ｂ）は脱水分効果を夫々示す図である。図２２（ａ）及び図２２（ｂ）を参照すると、アニール後のＡｒ／Ｎ２プラズマ照射によって、ＣＦｘガスが減少していることが分かり、標準条件の１／３となることが分かる。また、脱水分も１／３に減少し、実効表面積が減少していることがわかる。
図２３は図１７と同様にＣＦｘ膜を形成した試料をアニール後、Ａｒ／Ｎ２プラズマを照射した試料のＸ線光電子分光分析装置（ＥＳＣＡ：Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ ｆｏｒ Ｃｈｅｍｉｃａｌ Ａｎａｌｙｓｉｓ）による測定結果を示している。図２３の結果から、表面数ｎｍのみにＮ原子が検出され、アニールによる表面改質によって、脱ガスが減少したことが判明した。なお、ＣＦｘ膜の誘電率は、脱ガス前は２．０４であったが、脱ガス後は２．０８で、大きな変化は見られなかった。
図２４は、ＣＦｘ膜脱ガス量の成膜条件依存性を示す図であり、（ａ）はＣＦ系脱ガス、（ｂ）はＨ２Ｏ系脱ガスを示している。図２４に示すように、４００℃でアニール後、Ａｒ／Ｎプラズマを５秒間照射することで、表面をＡｒ／Ｎ２処理（表面窒素化）することにより、ＣＦｘ脱ガスは減少していることがわかる。これは、アニール処理なしの１／３まで低減していることがわかる。
図２５は、ＣＦｘ膜を４００ｎｍ成膜してアニール後のＡｒ／Ｎ２プラズマ処理での脱ガス結果を示す図で、（ａ）は通常の条件である窒化なし、（ｂ）は窒化ありのものをそれぞれ示している。Ａｒ／Ｎ２の窒化処理により脱ガスが少ないことがわかる。
図２６は、Ｓｉ下地上に形成したＣＦｘ膜上にＩｎ−Ｓｉｔｕで形成したＳｉＣＮ膜（ＳｉＣＮ／ＣＦｘ）の遊離ガスＴＤＳスペクトルを示す図である。図２６に示すように、ＣＦｘ膜の上のＣａｐ層としてＳｉＣＮ膜を成膜することによって、遊離ガスが減少することがわかる。
次に、アニールおよびその後のチッ化処理による表面改質について、図２７乃至３１を用いて説明する。
図２７は、２００℃でＳｉＯ２上にＣＦｘ膜を成膜し、Ａｒ中で３０分間３５０℃でアニールした場合のＣＦ系の脱ガス量の温度依存性を示している。図２７を参照すると、結合不十分な成分をアニールにより除去することにより、その後４００℃に昇温しても分解反応は起こらず、ＣＦ系ガスの脱ガス量が減少することが見受けられる。
図２８は、２００℃で成膜後、３５０℃でアニールした後、２００℃でＡｒ／Ｎ２プラズマによってチッ化処理した場合の脱ガス量の温度依存性を示す図である。図２８に示すように、ＳｉＯ２上にＣＦｘ膜を形成し、次いで３５０℃でアニール後、２００℃でＡｒ／Ｎ２プラズマ照射した場合、脱ガスが著しく減少し、膜表面改質効果が大きいことが判明した。
図２９は、３５０℃でＳｉ基板上にＣＦｘ膜を形成し、アニールしない場合の脱ガス量を示す図である。
図３０は、３５０℃でＳｉ基板上にＣＦｘ膜を形成し、３５０℃でアニールした後、２００℃でのＡｒ／Ｎ２プラズマにより表面窒化した場合の脱ガス量を示す図である。図３０を図２９と比較すると、アニールして表面を窒化することによって、脱ガス抑制および表面改質がなされることが判明した。
図３１は、４００℃でＳｉ基板上にＣＦｘ膜を形成し、アニールしない場合の脱ガス量を示す図である。脱ガスが見受けられる。
図３２は、４００℃でＳｉ基板上にＣＦｘ膜を形成し、アニールなしでＡｒ／Ｎ２プラズマ照射した場合の脱ガス量を示す図である。図３２に示すように、４００℃でＡｒ／Ｎ２プラズマで窒化処理すると、脱ガスが増加することが分かる。
したがって、図２７から図３２の結果から、アニールの効果が大きいこと、および２００℃程度のＡｒ／Ｎ２プラズマによる表面チッ化によって、脱ガスが減少し、表面が改質されることがわかる。さらに、密着力が増加することが確認された。さらに、別の実験結果から、２００℃を超える高温の（好ましくは３００℃〜４００℃）チッ化であると密着力が大きくなること、さらに、Ａｒガスを用いないで、Ｎ２のみを用いたプラズマ処理場合、密着力が向上するとともに、表面の荒れが少なく、脱ガス量が減少することが判明した。
次に図３３乃至図３９を参照して、バリア層にＮｉＦ２膜を使用する構造および効果について説明する。
図３３（ａ）及び（ｂ）は、ＮｉＦ２膜の形成方法および対比の為のＮｉ膜の形成方法を夫々示す図である。図３４（ａ）及び（ｂ）は、Ｎｉ膜およびＮｉＦ２膜の組成を夫々示すグラフである。図３４（ａ）及び（ｂ）に示すように、ＳｉＯ２上にそれぞれＮｉ膜（３５０℃アニール後）及びＮｉＦ２膜が形成されていることを夫々示している。
図３５（ａ）及び（ｂ）は、バリアメタル層としてＮｉを５０ｎｍ成膜し、その上にＣｕを成膜した場合のアニール前後の状況を示し、Ｃｕ膜内にＮｉが、Ｎｉ内にＣｕがそれぞれ拡散してしまっていることを示している。
図３６（ａ）及び（ｂ）は、バリア（メタル）層としてＮｉＦ２膜を５０ｎｍ成膜した場合にはアニール前後でＣｕの拡散もＮｉの拡散もないことを示し、ＮｉＦ２膜をバリア層として使用した場合、Ｃｕに対するバリアとして完全に機能することを示している。
図３７はＮｉＦ２成膜後の深さ方向の元素分析結果を示す図で、図３８はＮｉＦ２層の上にＣｕ層を形成した金属組織構造を示す断面ＳＥＭ写真で、右の写真は、左の写真の部分を拡大したものである。
図３９（ａ）及び図３９（ｂ）はバリア層としてＮｉＦ２膜を１０ｎｍ成膜したサンプルの相互拡散評価結果を示すグラフで、（ａ）は相互拡散試験前（３５０℃アニール前）及び（ｂ）相互拡散試験後（３５０℃アニール後）を示す図である。図３９（ａ）及び（ｂ）に示すように、アニール後の場合でも、Ｃｕの拡散もＮｉの拡散もないことを示し、Ｃｕに対するバリアとして完全に機能することを示している。
以上説明したように、本発明に係るＣＦｘ膜からなる層間絶縁膜およびその製造方法と、配線構造及びその製造方法は、低誘電率の層間絶縁膜および配線構造を備えた半導体装置、配線基板、またはそれらを含む電子装置に最適である。
１ バリアーキャップ層
２ 第１の層間絶縁膜
２ａ ＣＦｘ膜
２ｂ ＣＦｘ膜
３ 第１の接着層
４ 第２の層間絶縁膜
５ 第２の接着層
６ 硬質マスク
７ ビアホール
８ 電極
９ 溝
１０ 配線構造
１１ 配線導体（Ｃｕ）
１２ アンテナ
１３ ガス導入管
１４ シリコンウエハ
２１ 絶縁体板
２２ 下段シャワープレート
２３ 上段シャワープレート
２４ 処理室
２６ 導入管
３０ 脱ガス測定装置
３１ 処理室
３２ 放電電極
３３ 配管
３４，３５ 配管
３６ａ，３６ｂ 配管
３７ａ，３７ｂ 真空ポンプ
３８ 排気管
３９ 矢印
４０ 加熱炉
４１ 加熱用ヒータ
４２ 光イオン検出器
４４ マスフローコントローラ
４５ 矢印
４６ 試料
４７ 導入配管
４８ 配管
５１ バルブ
５２ 排気管
５３ バルブ
５４ バルブ
５６ 配管
５７ マスフローコントローラ
５８ マスフローコントローラ
５９ 矢印
６１ 可変容量制御弁
６２ａ，６２ｂ マスフローメータ
６３ 矢印
６４ 矢印
６５ 配管
６６ 矢印
７１ バリアーキャップ層
７２ ＳｉＯＣ膜
７３ ＰＡＲ（低誘電率Ｓｉ層）
７４ 硬質マスク
１００ 配線構造
１０２ プラズマ処理装置
１０３ 脱ガス測定システム

Claims (19)

  1. フルオロカーボンガスと希ガスとを用いて下地層上にフルオロカーボン膜を形成する方法において、希ガスを用いて発生させたプラズマによって、前記下地層上にフルオロカーボン膜を形成する工程と、前記フルオロカーボン膜の表面をＡｒ／Ｎ ２ プラズマによりチッ化する工程とを備えていることを特徴とする成膜方法。
  2. 請求項１に記載の成膜方法において、前記下地層は、基体上に形成されたＳｉＣＮ層、Ｓｉ３ＣＮ４層、ＳｉＯ２層、およびＳｉＣＯ層の内の少なくとも一つを含む層であることを特徴とする成膜方法。
  3. 請求項１又は２に記載の成膜方法において、前記希ガスに窒化性のガスおよび酸化性の少なくとも一方のガスを加え、かつ反応性ガスとしてＳｉＨ４ガスを流して、Ｓｉ３Ｎ４，ＳｉＣＮ，およびＳｉＣＯの内の少なくとも一種の膜を形成することを特徴とする成膜方法。
  4. 請求項１乃至３の内のいずれか一つに記載の成膜方法において、前記フルオロカーボン膜をアニール処理後、表面をチッ化することを特徴とする成膜方法。
  5. 多層配線構造の製造方法において、層間絶縁膜の少なくとも一部としてフルオロカーボン膜を形成する工程と、前記フルオロカーボン膜の表面をＡｒ／Ｎ ２ プラズマによりチッ化する工程とを有することを特徴とする多層配線構造の製造方法。
  6. 請求項５に記載の多層配線構造の製造方法において、前記チッ化工程は、２００℃以上の温度で行うことを特徴とする多層配線構造の製造方法。
  7. フルオロカーボンガスと希ガスとを用いて下地層上にフルオロカーボン膜を形成する工程と、前記フルオロカーボン膜の表面をＡｒ／Ｎ ２ プラズマによりチッ化する工程とを備えていることを特徴とする配線構造の製造方法。
  8. 請求項７に記載の配線構造の製造方法において、前記下地層は、基体上に形成されたＳｉＣＮ層、Ｓｉ３Ｎ４層、ＳｉＣＯ層、およびＳｉＯ２層の内の少なくとも一つを含むことを特徴とする配線構造の製造方法。
  9. 請求項７又は８に記載の配線構造の製造方法において、前記希ガスに窒化性のガスおよび酸化性のガスの内の少なくとも一方を加えて、反応性ガスとしてＳｉＨ４ガスを流して、Ｓｉ３Ｎ４またはＳｉＣＮ，およびＳｉＣＯの少なくとも一方の膜を形成することを特徴とする配線構造の製造方法。
  10. 請求項７乃至９の内のいずれか一つに記載の配線構造の製造方法において、更に、前記フルオロカーボン膜にコンタクトホールを形成する工程と、前記コンタクトホールに金属を充填する工程とを備えていることを特徴とする配線構造の製造方法。
  11. 請求項７乃至１０の内のいずれか一つに記載の配線構造の製造方法において、前記コンタクトホールに、少なくとも銅を充填する工程と、前記銅の拡散を防止するためのバリア層として少なくともニッケルのフッ化物層を前記コンタクトホール側面に形成する工程とを備えていることを特徴とする配線構造の製造方法。
  12. 多層配線構造を有する電子装置の製造方法において、フルオロカーボンガスと希ガスとを用いて下地層上にフルオロカーボン膜を形成する工程と、前記フルオロカーボン膜の表面をＡｒ／Ｎ ２ プラズマにより窒化する工程を備えていることを特徴とする電子装置の製造方法。
  13. 請求項１２に記載の電子装置の製造方法において、前記下地層は、ＳｉＣＮ層、Ｓｉ３ＣＮ４層、ＳｉＯ２層、およびＳｉＣＯ層の少なくとも一つを含むことを特徴とする電子装置の製造方法。
  14. 請求項１２又は１３に記載の電子装置の製造方法において、前記フルオロカーボン膜を形成する工程の後に、チャンバー内において水素と酸素の混合ガスでプラズマを発生させ、前記チャンバー内壁のクリーニングを行う工程を有することを特徴とする電子装置の製造方法。
  15. 減圧したチャンバー内にプラズマを発生させて前記チャンバー内に設置された基板上にフルオロカーボンを成膜し、表面をＡｒ／Ｎ ２ プラズマによりチッ化した後、前記チャンバー内において水素と酸素の混合ガスでプラズマを発生させ、前記チャンバー内壁のクリーニングを行うことを特徴とするチャンバーのクリーニング方法。
  16. 多層配線構造を有する電子装置の製造方法において、層間絶縁膜の少なくとも一部としてフルオロカーボン膜を形成する工程と、前記フルオロカーボン膜の表面をＡｒ／Ｎ ２ プラズマによりチッ化する工程とを有することを特徴とする電子装置の製造方法。
  17. 請求項１６に記載の電子装置の製造方法において、前記フルオロカーボン膜にコンタクトホールを形成する工程と、前記コンタクトホールに金属を充填する工程とを備えていることを特徴とする電子装置の製造方法。
  18. 請求項１６または１７に記載の電子装置の製造方法において、前記コンタクトホールに、少なくとも銅を含む導電材料を充填する工程と、前記銅の拡散を防止するためのバリア層を前記コンタクトホール側面に形成する工程とを備えていることを特徴とする電子装置の製造方法。
  19. 請求項１８に記載の電子装置の製造方法において、前記バリア層は、ニッケルのフッ化物を含むことを特徴とする電子装置の製造方法。
JP2010227327A 2005-06-20 2010-10-07 層間絶縁膜および配線構造と、それらの製造方法 Expired - Fee Related JP5392628B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010227327A JP5392628B2 (ja) 2005-06-20 2010-10-07 層間絶縁膜および配線構造と、それらの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005179591 2005-06-20
JP2005179591 2005-06-20
JP2010227327A JP5392628B2 (ja) 2005-06-20 2010-10-07 層間絶縁膜および配線構造と、それらの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007522286A Division JP4993607B2 (ja) 2005-06-20 2006-06-20 層間絶縁膜および配線構造と、それらの製造方法

Publications (2)

Publication Number Publication Date
JP2011014933A JP2011014933A (ja) 2011-01-20
JP5392628B2 true JP5392628B2 (ja) 2014-01-22

Family

ID=37570413

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007522286A Expired - Fee Related JP4993607B2 (ja) 2005-06-20 2006-06-20 層間絶縁膜および配線構造と、それらの製造方法
JP2010227327A Expired - Fee Related JP5392628B2 (ja) 2005-06-20 2010-10-07 層間絶縁膜および配線構造と、それらの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007522286A Expired - Fee Related JP4993607B2 (ja) 2005-06-20 2006-06-20 層間絶縁膜および配線構造と、それらの製造方法

Country Status (7)

Country Link
US (2) US8193642B2 (ja)
EP (1) EP1898455B1 (ja)
JP (2) JP4993607B2 (ja)
KR (2) KR101185757B1 (ja)
CN (2) CN101238555B (ja)
TW (2) TWI402964B (ja)
WO (1) WO2006137384A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
US8197913B2 (en) * 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
EP2184771A4 (en) * 2007-08-16 2010-10-20 Univ Tohoku Nat Univ Corp INTERCOULE ISOLATION FILM AND WIRING STRUCTURE, AND METHOD FOR MANUFACTURING THE SAME
WO2009040670A2 (en) * 2007-09-26 2009-04-02 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
JP4893588B2 (ja) * 2007-11-05 2012-03-07 富士通株式会社 半導体装置の層間絶縁膜構造
JP4743229B2 (ja) * 2008-05-29 2011-08-10 国立大学法人東北大学 中性粒子を用いた半導体装置の成膜方法
US7902641B2 (en) * 2008-07-24 2011-03-08 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
US8334204B2 (en) * 2008-07-24 2012-12-18 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
TW201044462A (en) * 2009-01-22 2010-12-16 Tokyo Electron Ltd A method for manufacturing semiconductor devices
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
KR101747158B1 (ko) 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP5644096B2 (ja) * 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
JP5700513B2 (ja) * 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
TWI469199B (zh) * 2011-03-18 2015-01-11 Tokyo Electron Ltd 氟碳化物膜中之懸空鍵的控制方法
WO2013125647A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
JP6063181B2 (ja) * 2012-08-29 2017-01-18 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置
TWI552290B (zh) * 2014-04-22 2016-10-01 矽品精密工業股份有限公司 封裝基板及其製法
JP6391171B2 (ja) * 2015-09-07 2018-09-19 東芝メモリ株式会社 半導体製造システムおよびその運転方法
CN107492517B (zh) * 2016-06-12 2020-05-08 中芯国际集成电路制造(上海)有限公司 互连结构及形成方法
US11332824B2 (en) * 2016-09-13 2022-05-17 Lam Research Corporation Systems and methods for reducing effluent build-up in a pumping exhaust system

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470661A (en) * 1993-01-07 1995-11-28 International Business Machines Corporation Diamond-like carbon films from a hydrocarbon helium plasma
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JPH10199976A (ja) * 1997-01-10 1998-07-31 Sony Corp 多層配線の製造方法
US6357385B1 (en) * 1997-01-29 2002-03-19 Tadahiro Ohmi Plasma device
US5875138A (en) * 1997-06-30 1999-02-23 Siemens Aktiengesellschaft Dynamic access memory equalizer circuits and methods therefor
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
TW430882B (en) * 1997-11-20 2001-04-21 Tokyo Electron Ltd Plasma film forming method
JP3574734B2 (ja) 1997-11-27 2004-10-06 東京エレクトロン株式会社 半導体デバイスの製造方法
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
US6528865B1 (en) * 1999-01-22 2003-03-04 Intel Corporation Thin amorphous fluorocarbon films
EP1146555B1 (en) 1999-03-09 2007-12-12 Tokyo Electron Limited Production method for a semiconductor device
JP4972257B2 (ja) * 1999-06-01 2012-07-11 東京エレクトロン株式会社 半導体装置の製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP2001284449A (ja) * 2000-03-31 2001-10-12 Sony Corp 半導体装置の製造方法
JP4839506B2 (ja) 2000-04-28 2011-12-21 ダイキン工業株式会社 ドライエッチング方法
JP2002220668A (ja) 2000-11-08 2002-08-09 Daikin Ind Ltd 成膜ガスおよびプラズマ成膜方法
JP4713752B2 (ja) 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
TW497236B (en) * 2001-08-27 2002-08-01 Chipmos Technologies Inc A soc packaging process
TW523894B (en) * 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
TWI235455B (en) * 2003-05-21 2005-07-01 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
JP5009527B2 (ja) * 2003-08-15 2012-08-22 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法及びプラズマｃｖｄ用ガス
JP2005116801A (ja) * 2003-10-08 2005-04-28 Toshiba Corp 半導体装置の製造方法
JP2005142473A (ja) * 2003-11-10 2005-06-02 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4256763B2 (ja) 2003-11-19 2009-04-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7803705B2 (en) * 2004-01-13 2010-09-28 Tokyo Electron Limited Manufacturing method of semiconductor device and film deposition system
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
JP4194521B2 (ja) * 2004-04-07 2008-12-10 東京エレクトロン株式会社 半導体装置の製造方法
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
KR100568257B1 (ko) * 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
JP4316469B2 (ja) * 2004-10-15 2009-08-19 株式会社東芝 自動設計装置

Also Published As

Publication number Publication date
CN102148217A (zh) 2011-08-10
US20090108413A1 (en) 2009-04-30
US8193642B2 (en) 2012-06-05
TWI402964B (zh) 2013-07-21
KR20110014665A (ko) 2011-02-11
EP1898455B1 (en) 2013-05-15
CN101238555B (zh) 2011-12-07
KR20080021632A (ko) 2008-03-07
TW201140795A (en) 2011-11-16
JP2011014933A (ja) 2011-01-20
KR101185757B1 (ko) 2012-09-25
TWI450379B (zh) 2014-08-21
WO2006137384A1 (ja) 2006-12-28
EP1898455A1 (en) 2008-03-12
CN101238555A (zh) 2008-08-06
US20110140276A1 (en) 2011-06-16
TW200721443A (en) 2007-06-01
JPWO2006137384A1 (ja) 2009-01-22
KR101256035B1 (ko) 2013-04-18
JP4993607B2 (ja) 2012-08-08
EP1898455A4 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
JP5392628B2 (ja) 層間絶縁膜および配線構造と、それらの製造方法
JP3090476B2 (ja) プラズマ化学蒸着を用いてフッ化シリコン酸化物層を形成する方法
JP5449189B2 (ja) ｌｏｗ−ｋ誘電体の気相修復及び細孔シーリング
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
JP5267130B2 (ja) 半導体装置およびその製造方法
US7737555B2 (en) Semiconductor method having silicon-diffused metal wiring layer
US7129175B2 (en) Method of manufacturing semiconductor device
US7314828B2 (en) Repairing method for low-k dielectric materials
JP2005117052A (ja) シリコンカーバイド膜を製造する方法
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
JPH0697111A (ja) バリアメタルの形成方法
US7102236B2 (en) Carbon containing silicon oxide film having high ashing tolerance and adhesion
JP5238615B2 (ja) 半導体装置の製造方法
JP2005116801A (ja) 半導体装置の製造方法
CN1868039A (zh) 在光刻胶去除过程中最小化阻障材料损失的方法
JPH06349950A (ja) 半導体装置及びその製造方法
WO2000054328A1 (fr) Systeme de fabrication de dispositif semi-conducteur
US7338903B2 (en) Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer
JP4034197B2 (ja) 半導体装置の製造方法
US20060017166A1 (en) Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
JP2004165660A (ja) 半導体素子の多孔性物質膜を形成する方法
TWI223331B (en) Dielectric film
TW202333223A (zh) 用於氧化鎢移除之氟化鎢浸泡及處理
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees