KR20040029560A - 액정표시장치의 금속패턴 및 그 형성방법 - Google Patents

액정표시장치의 금속패턴 및 그 형성방법 Download PDF

Info

Publication number
KR20040029560A
KR20040029560A KR1020020059863A KR20020059863A KR20040029560A KR 20040029560 A KR20040029560 A KR 20040029560A KR 1020020059863 A KR1020020059863 A KR 1020020059863A KR 20020059863 A KR20020059863 A KR 20020059863A KR 20040029560 A KR20040029560 A KR 20040029560A
Authority
KR
South Korea
Prior art keywords
metal
film
pattern
liquid crystal
photoresist
Prior art date
Application number
KR1020020059863A
Other languages
English (en)
Other versions
KR100493383B1 (ko
Inventor
김상규
최재식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0059863A priority Critical patent/KR100493383B1/ko
Publication of KR20040029560A publication Critical patent/KR20040029560A/ko
Application granted granted Critical
Publication of KR100493383B1 publication Critical patent/KR100493383B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 애싱 플라즈마 처리시에 금속막의 표면에 금속 산화막의 생성을 방지하여 금속막 패턴의 CD 균일도를 향상함과 동시에 식각 불량을 방지함으로써 전체적인 수율을 향상시키도록 한 액정표시장치의 금속패턴 및 그 형성방법에 관한 것으로서, 기판상에 소정의 폭을 갖고 형성되는 금속막 패턴과, 상기 금속막 패턴상에 형성되는 절연막을 포함하여 이루어짐을 특징으로 한다.

Description

액정표시장치의 금속패턴 및 그 형성방법{metal pattern of liquid crystal display device and method for forming the same}
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 공정의 안정성을확보하여 수율(yield)을 향상시키는데 적당한 액정표시장치의 금속패턴 및 그 형성방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력을 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이 하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징으로 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고 제 2 유리 기판(칼라필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R,G,B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
일반적으로 집적회로, 트랜지스터, 액정 또는 다이오드 등의 제조 프로세스에서, 미세한 패턴을 형성하기 위한 포토리소그래피 공정 및/또는 이에 접속하는 전극패턴을 형성하기 위한 에칭공정에서 사용되고 있다.
예를 들면, 유리 기판위에 원하는 패턴의 반도체층을 형성하는 경우, 우선 유리 기판의 표면에 반도체층(폴리 실리콘 또는 비정질 실리콘) 또는 절연막, 배선층 등을 형성하고, 세정한 후, 그 패턴에 적합한 포토레지스트를 도포한다. 여기서는 반도체층을 예로 들어 설명한다.
여기서 포토레지스트의 도포에는, 스핀 코트, 스프레이 코트, 딥 코트 등의 방법이 있지만, 웨이퍼를 진공에서 척해서 고속 회전시키면서 하는 스핀 코트가 안정성, 균일성의 점에서 가장 일반적이다.
다음에, 원하는 패턴에 대응한 포토 마스크를 포토레지스트상에 배치한 후 자외선을 조사해서 노광(露光)한다. 계속해 현상공정을 통해 소망하는 포토레지스트 패턴을 형성한다.
여기서 상기 현상 방법에는 침적에 의한 것과 스프레이에 의한 것이 있다. 전자에서는 온도, 농도, 경시(經時) 변화 등의 관리가 곤란하지만, 후자에서는 관리는 비교적 용이하다. 현재는 스프레이 방식으로 인 라인화한 장치가 널리 사용된다.
그리고 상기 포토레지스트 패턴을 마스크로 이용하여 상기 반도체층을 선택적으로 제거함으로써 원하는 패턴을 형성할 수 있다.
도 1은 일반적인 액정표시장치를 나타낸 개략적인 구성도이다.
도 1에 도시한 바와 같이, 영상을 표시하는 화소영역(12)과 영상신호를 발생시키는 드라이버 IC(10,11)로 구성되고, 상기 화소영역(12) 내에는 복수개의 게이트 라인(14)과 복수개의 데이터 라인(16)이 서로 교차되어 매트릭스 형태로 형성되고, 그 교차점에는 박막 트랜지스터(13)가 형성된다.
그리고 도면에는 도시되어 있지 않지만 박막 트랜지스터(13)가 형성되어 있는 기판과 대향하는 대향기판에는 공통전극과 칼라필터가 형성되고, 상기 두 기판 사이에 액정이 주입되어 봉합되는 상태로 액정표시장치가 구성된다.
도 2는 도 1의 박막 트랜지스터를 나타낸 단면도이다.
도 2에 도시한 바와 같이, 유리 기판(21)상의 일정영역에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 금속으로 형성되는 게이트전극(22)과, 상기 게이트 전극(22)을 포함한 유리 기판(21)의 전면에 형성되는 게이트 절연막(23)과, 상기 게이트 전극(22) 상부의 게이트 절연막(23)상에 반도체층(24), 오믹콘택층(25) 및 크롬, 몰리브덴 등의 금속으로 된 소오스 전극(26)과 드레인 전극(27)이 구성되어 있다.
그리고 상기 소오스 전극(26) 및 드레인 전극(27)을 포함한 유리 기판(21)의 전면에 형성되는 보호막(28)과, 상기 보호막(28)을 관통하여 상기 드레인 전극(27)과 전기적으로 연결되어 형성되는 화소전극(29)으로 구성되어 있다.
여기서, 상기 게이트 전극(22)은 도 1의 게이트 라인(14)에 연결되어 있고, 소오스 전극(26)은 데이터 라인(16)에 연결되어 있으며, 드레인 전극(27)은 데이터 라인(16)과 게이트 라인(14)으로 둘러싸인 영역에 형성되는 화소전극(29)과 접촉되어 있다.
상기와 같은 구조를 가지는 박막 트랜지스터는 게이트 라인(14)을 통해 데이터전압이 게이트전극(22)에 인가되면 상기 데이터 라인(16)에 흐르는 신호전압이 소오스 전극(26)에서 드레인 전극(27)으로 오믹콘택층(25) 및 반도체층(24)을 통해 인가되도록 동작한다.
상기 소오스 전극(26)에 신호전압이 인가되면, 소오스 전극(26)과 연결된 화소전극(29)에 전압이 인가됨으로써, 상기 화소전극(29)과 공통전극 사이에 전압차가 발생한다.
상기 화소전극(29)과 공통전극의 전압차이로 인해 그 사이에 개재되어 있는 액정의 분자배열이 변화되는데, 그 액정의 분자배열이 변화되므로 인하여 화소의 광투과량이 변하게 되어 데이터전압이 인가된 화소와 인가되지 않은 화소의 색상차이가 발생한다. 이러한 색상차이를 이용하여 표시장치의 화면을 컨트롤하게 된다.
이하, 첨부된 도면을 참고하여 종래의 액정표시장치의 금속패턴 형성방법을 설명하면 다음과 같다.
도 3a 내지 도 3d는 종래의 액정표시장치의 금속패턴 형성방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 유리 기판(31)상에 AlNd, Al, Ag 등의 금속막(32)을 스퍼터링 또는 화학기상증착(CVD : Chemical Vapor Deposition)법으로 증착하고, 상기 금속막(32)상에 포토레지스트(33)를 도포한다.
도 3b에 도시한 바와 같이, 레티클(Reticle) 등의 마스크를 사용하여 상기 포토레지스트(33)의 소정영역에 빛을 주사하는 노광 공정을 진행한다.
이어서, 상기 노광 공정이 진행된 상기 유리 기판(31)을 현상액이 담긴 용기 내부에 소정시간 투입하여 현상함으로써 복수개의 포토레지스트 패턴(33a)을 형성한다.
여기서 상기 각 포토레지스트 패턴(33a)간의 스페이스는 서로 다르게 형성되어 있고, 상기 포토레지스트 패턴(33a)을 형성한 후 이웃하는 패턴간의 공간(특히, 협소한 공간)에 포토(photo) 불균일에 의한 잔막(도시되지 않음)이 내재하게 된다.
그리고, 상기 유리 기판(31)의 전면에 애싱 플라즈마 공정을 실시하여 상기 포토레지스트 패턴(33a)의 잔막을 제거한다.
여기서 상기 애싱 플라즈마 공정시 메인(main)으로 사용되는 가스는 산소(O2)로써 특정 구간에 노출된 금속막(32)의 표면에 일정 두께의 금속 산화막(34)이 형성된다.
도 3c에 도시한 바와 같이, 상기 포토레지스트 패턴(33a)을 마스크로 이용하여 습식 식각(wet etch)을 통해 상기 노출된 금속막(32)을 선택적으로 제거하여 금속막 패턴(32a)을 형성한다.
여기서 상기 금속막 패턴(32a)을 형성할 때 상기 금속 산화막(34)과 금속막(32)간의 식각비 차이에 의하여 습식 식각 시간의 부분적인 증가하여 금속막 패턴(32a)의 CD(Critical Dimension) 불균일과 포토레지스트 패턴(33a)간의 스페이스가 좁은 영역에서는 원하는 형상을 갖는 금속패턴이 형성되지 못해 식각 불량이 발생한다.
또한, 상기 금속막 패턴(32a)을 형성한 후에도 금속막(32)의 잔막(32b)이 그대로 잔류한다.
도 3d에 도시한 바와 같이, 상기 금속막 패턴(32a)상에 존재하는 포토레지스트 패턴(33a)을 제거한다.
도 4a 및 도 4b는 종래의 액정표시장치의 금속패턴을 나타낸 SEM이다.
여기서 도 4a는 도 4b의 A 부분을 확대한 SEM이다.
도 4a에서와 같이, 금속막 패턴(32a)의 수직한 프로파일(profile)을 갖지 못하고 일방향으로 기울기를 갖고 형성되어 있다.
즉, 원래는 도 4b에서와 같이 금속막 패턴(32a)이 어느 정도 테이퍼(taper) 형상을 가져야 하지만 포토레지스트 패턴(33a)의 잔막을 제거하기 위한 애싱 플라즈마에 의해 금속막(32)이 노출되고, 상기 노출된 금속막(32)의 표면에 금속 산화막(34)이 형성됨으로써 이후 식각 공정시 금속 산화막(34)과 금속막(32)의 식각선택비 차이에 의하여 식각 시간을 늘림으로써 식각 불량이 발생한다.
그러나 상기와 같은 종래의 액정표시장치의 금속패턴 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 포토레지스트 패턴의 잔막을 제거하기 위한 애싱 플라즈마 처리시에 금속막의 표면에 금속 산화막이 형성된다.
이에 의해 금속막 패턴을 형성할 때 금속 산화막과 금속막간의 식각 선택비 차이에 의해 습식 식각 시간의 부분적인 증가하여 금속패턴의 CD 불균일과 포토레지스트 패턴간의 스페이스가 좁은 영역에서는 금속패턴이 형성되지 못해 식각 불량이 발생한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 애싱 플라즈마 처리시에 금속막의 표면에 금속 산화막의 생성을 방지하여 금속막 패턴의 CD 균일도를 향상함과 동시에 식각 불량을 방지함으로써 전체적인 수율을 향상시키도록 한 액정표시장치의 금속패턴 및 그 형성방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 액정표시장치를 나타낸 개략적인 구성도
도 2는 도 1의 박막 트랜지스터를 나타낸 단면도
도 3a 내지 도 3d는 종래의 액정표시장치의 금속패턴 형성방법을 나타낸 공정단면도
도 4a 및 도 4b는 종래의 액정표시장치의 금속패턴을 나타낸 SEM
도 5는 본 발명에 의한 액정표시장치의 금속패턴을 나타낸 구조단면도
도 6a 내지 도 6d는 본 발명에 의한 액정표시장치의 금속패턴 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
51 : 유리 기판 52 : 금속막
53 : 산화막 54 : 포토레지스트
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치의 금속패턴은 기판상에 소정의 폭을 갖고 형성되는 금속막 패턴과, 상기 금속막 패턴상에 형성되는 절연막을 포함하여 이루어짐을 특징으로 한다.
여기서, 상기 절연막은 산화막이다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치의 금속패턴 형성방법은 기판상에 금속막을 형성하는 단계, 상기 금속막상에 절연막을 형성하는 단계, 상기 절연막상에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성하는 단계, 상기 기판의 전면에 애싱 플라즈마 처리를 통해 상기 포토레지스트 패턴의 잔막을 제거하는 단계, 상기 포토레지스트 패턴을 마스크로 이용하여 상기 절연막 및 금속막을 선택적으로 제거하여 금속막 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
여기서, 상기 절연막은 산화막을 수십 Å이하의 두께로 형성한다.
또한, 상기 금속막은 BHF 계열을 이용하여 습식식각으로 제거한다.
또한, 상기 절연막은 상기 금속막을 열산화하여 형성하거나 금속막상에 스퍼터링 또는 CVD로 증착하여 형성한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치의 금속패턴 및 그 형성방법을 상세히 설명하면 다음과 같다.
도 5는 본 발명에 의한 액정표시장치의 금속패턴을 나타낸 구조단면도이다.
도 5에 도시한 바와 같이, 유리 기판(51)상에 소정의 폭을 갖고 형성되는 복수개의 금속막 패턴(52a)들과, 상기 금속막 패턴(52a)상에 형성되는 산화막(53)으로 이루어져 있다.
도 6a 내지 도 6d는 본 발명에 의한 액정표시장치의 금속패턴 형성방법을 나타낸 공정단면도이다.
도 6a에 도시한 바와 같이, 유리 기판(51)상에 AlNd, Al, Ag 등의 금속막(52)을 스퍼터링 또는 화학기상증착(CVD : Chemical Vapor Deposition)법으로 증착하고, 상기 금속막(52)상에 수십 Å 두께를 갖는 산화막(53)을 형성한다.
여기서, 상기 산화막(53)은 스퍼터링 또는 CVD법 또는 가열로에 상기 금속막(52)이 증착된 유리 기판(51)을 넣고 가열하면서 O2또는 H2O 분위기에서 건식산화(Dry Oxidation)나 습식산화(Wet oxidation)를 수행하여 형성한다.
이어, 상기 산화막(53)상에 포토레지스트(54)를 도포한다.
도 6b에 도시한 바와 같이, 레티클(Reticle) 등의 마스크를 사용하여 상기 포토레지스트(54)의 소정영역에 빛을 주사하는 노광 공정을 진행한다.
이어서, 상기 노광 공정이 진행된 상기 유리 기판(51)을 현상액이 담긴 용기 내부에 소정시간 투입하여 현상함으로써 복수개의 포토레지스트 패턴(54a)을 형성한다.
여기서 상기 각 포토레지스트 패턴(54a)간의 스페이스는 서로 다르게 형성되어 있고, 상기 포토레지스트 패턴(54a)을 형성한 후 이웃하는 패턴간의 공간(특히, 협소한 공간)에 포토(photo) 불균일에 의한 잔막(도시되지 않음)이 내재하게 된다.
그리고, 상기 유기 기판(51)의 전면에 산소(O2) 애싱 플라즈마 공정을 실시하여 상기 포토레지스트 패턴(54a)의 잔막을 제거한다.
이때 본 발명에서는 상기 금속막(52)상에 산화막(53)이 형성되어 있기 때문에 종래와 같이 금속막(52)이 산화되는 것을 방지할 수 있다.
도 6c에 도시한 바와 같이, 상기 포토레지스트 패턴(54a)을 마스크로 이용하여 노출된 산화막(53)을 선택적으로 제거한다.
여기서, 상기 산화막(53)을 식각하는 방법으로는 플라즈마 식각공정이 주로 사용된다. 이러한 플라즈마 식각공정에서는, 패턴의 사이즈가 점차 미세화됨에 따라 고밀도 플라즈마를 사용하게 되고, 선택비 및 공정 프로파일 및 패턴 사이즈에 따른 식각 속도를 변화시키는 것이 요구된다.
이러한 요구에 부합하여, 식각가스로서 중합성 가스(polymeric gas)를 함께 사용하는 방법이 사용되고 있다. 즉, 산화막을 식각하는 경우, 식각 가스로서 탄소와 수소가 함유된 혼합 가스(예를 들면, CHF3, CO)를 사용한다.
여기에서 CHF3가스는 산화막의 식각에 주된 역할을 한다. 그리고 CO 가스는 식각되는 막에 적정량의 고분자를 생성하여 식각시 막의 측벽을 막아줌으로써 식각막질의 프로파일을 제어하고 패턴 사이즈 차이에 따른 식각속도의 차이를 줄여준다.
한편, 상기 산화막(53)을 식각하는 통상적인 플라즈마 식각방법에 따라 반응 용기안에 장착된 기판상의 산화막이 식각된다.
여기서 상기 산화막(53)의 식각가스에서, 불소 함유가스로는 SF6, NF3, CF4, CH3F, CH2F2, C2F6, C3F8, C4F8등과 같은 프레온가스가 사용된다.
그리고 상기 포토레지스트 패턴(54a)을 마스크로 이용하여 BHF 계열을 이용한 습식 식각으로 노출된 금속막(52)을 선택적으로 제거하여 금속막 패턴(52a)을 형성한다.
도 6d에 도시한 바와 같이, 상기 산화막(53)상의 포토레지스트 패턴(54a)을 제거한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 액정표시장치의 금속패턴 및 그형성방법은 다음과 같은 효과가 있다.
첫째, 금속막상에 산화막을 형성한 후 포토 공정에 의한 패턴을 형성함으로써 포토레지스트 패턴의 잔막을 제거하기 위한 애싱 플라즈마시 산소(O2)에 의한 금속 산화를 방지할 수 있어 균일한 식각을 할 수 있다.
둘째, 포토 공정시 반사도 변화 및 잔사 발생을 억제하며, 균일한 식각에 의한 CD 형성이 가능하여 공정의 안정성을 확보하여 전체적인 수율을 향상시킬 수 있다.
셋째, 금속막상에 산화막을 형성한 후, 사진 식각 공정의 현상공정을 진행함으로써 현상액과 상기 금속막이 접촉하여 산화물을 형성하는 것을 방지할 수 있다.
이에 따라, 상기 산화물이 후속되는 식각공정시 장벽으로 작용하여 식각공정의 불량을 발생시키어 후속 공정에 의해서 완성된 액정표시장치를 동작시킬 때, 쇼트가 발생하는 것을 방지할 수 있다.

Claims (6)

  1. 기판상에 소정의 폭을 갖고 형성되는 금속막 패턴과,
    상기 금속막 패턴상에 형성되는 절연막을 포함하여 이루어짐을 특징으로 하는 액정표시장치의 금속패턴.
  2. 제 1 항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 액정표시장치의 금속패턴.
  3. 기판상에 금속막을 형성하는 단계;
    상기 금속막상에 절연막을 형성하는 단계;
    상기 절연막상에 포토레지스트를 도포하는 단계;
    상기 포토레지스트를 패터닝하여 포토레지스트 패턴을 형성하는 단계;
    상기 기판의 전면에 애싱 플라즈마 처리를 통해 상기 포토레지스트 패턴의 잔막을 제거하는 단계;
    상기 포토레지스트 패턴을 마스크로 이용하여 상기 절연막 및 금속막을 선택적으로 제거하여 금속막 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 금속패턴 형성방법.
  4. 제 3 항에 있어서, 상기 절연막은 산화막을 수십 Å이하의 두께로 형성하는것을 특징으로 하는 액정표시장치의 금속패턴 형성방법.
  5. 제 3 항에 있어서, 상기 금속막은 BHF 계열을 이용하여 습식식각으로 제거하는 것을 특징으로 하는 액정표시장치의 금속패턴 형성방법.
  6. 제 3 항에 있어서, 상기 절연막은 상기 금속막을 열산화하여 형성하거나 금속막상에 스퍼터링 또는 CVD로 증착하여 형성하는 것을 특징으로 하는 액정표시장치의 금속패턴 형성방법.
KR10-2002-0059863A 2002-10-01 2002-10-01 액정표시장치의 금속패턴 형성방법 KR100493383B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0059863A KR100493383B1 (ko) 2002-10-01 2002-10-01 액정표시장치의 금속패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0059863A KR100493383B1 (ko) 2002-10-01 2002-10-01 액정표시장치의 금속패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20040029560A true KR20040029560A (ko) 2004-04-08
KR100493383B1 KR100493383B1 (ko) 2005-06-07

Family

ID=37330932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0059863A KR100493383B1 (ko) 2002-10-01 2002-10-01 액정표시장치의 금속패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100493383B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758865B1 (ko) * 2004-09-03 2007-09-14 도오꾜오까고오교 가부시끼가이샤 레지스트 패턴의 형성 방법 및 이것을 사용한 미세 패턴의형성 방법 및 액정 표시 소자의 제조 방법
KR100817630B1 (ko) 2006-04-14 2008-03-27 비오이 하이디스 테크놀로지 주식회사 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
KR101137873B1 (ko) * 2005-04-11 2012-04-20 엘지디스플레이 주식회사 패드전극 형성방법, 그를 이용한 액정표시소자의 제조방법,및 그 방법에 의해 제조된 액정표시소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3363973B2 (ja) * 1992-12-11 2003-01-08 シチズン時計株式会社 液晶表示装置およびその製造方法
KR100247271B1 (ko) * 1998-01-26 2000-03-15 윤종용 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758865B1 (ko) * 2004-09-03 2007-09-14 도오꾜오까고오교 가부시끼가이샤 레지스트 패턴의 형성 방법 및 이것을 사용한 미세 패턴의형성 방법 및 액정 표시 소자의 제조 방법
KR101137873B1 (ko) * 2005-04-11 2012-04-20 엘지디스플레이 주식회사 패드전극 형성방법, 그를 이용한 액정표시소자의 제조방법,및 그 방법에 의해 제조된 액정표시소자
KR100817630B1 (ko) 2006-04-14 2008-03-27 비오이 하이디스 테크놀로지 주식회사 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법

Also Published As

Publication number Publication date
KR100493383B1 (ko) 2005-06-07

Similar Documents

Publication Publication Date Title
US20120113366A1 (en) Array substrate and liquid crystal display
US20010005596A1 (en) Method for manufacturing thin film transistor liquid crystal display
US20160336360A1 (en) Array substrate and manufacturing method thereof
US7075603B2 (en) Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby
US6261880B1 (en) Process for manufacturing thin film transistors
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR100493383B1 (ko) 액정표시장치의 금속패턴 형성방법
US7445724B2 (en) Method for manufacturing printing plate
KR20020005152A (ko) 투명도전막 패터닝 방법
US6916691B1 (en) Method of fabricating thin film transistor array substrate and stacked thin film structure
US6157431A (en) Liquid crystal display apparatus suppressed of orientation defect having metal film and photosensitive resin as a columnar spacer and fabrication method thereof
JP3074274B1 (ja) 液晶ディスプレイのｔｆｔ製造方法
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR101002470B1 (ko) 액정표시장치 제조방법
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR101206286B1 (ko) 액정표시장치의 제조방법
JP2004165289A (ja) アクティブマトリクス基板、その製造方法および表示装置
KR101023319B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100590917B1 (ko) 액정표시소자의 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR100889536B1 (ko) 액정표시장치 및 이를 이용한 액정표시소자의 제조방법
KR100289654B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
KR100527079B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR100527080B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee