JPH0713145A - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JPH0713145A JPH0713145A JP5157597A JP15759793A JPH0713145A JP H0713145 A JPH0713145 A JP H0713145A JP 5157597 A JP5157597 A JP 5157597A JP 15759793 A JP15759793 A JP 15759793A JP H0713145 A JPH0713145 A JP H0713145A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- black matrix
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ブラックマトリクスと信号線との間における
層間ショートを防止し、製造歩留まりを向上させる。 【構成】 基板と、この基板上に薄膜トランジスタを形
成する工程と、薄膜トランジスタ上に層間絶縁層を形成
する工程と、ブラックマトリクスの形成方法と同一の方
法で導電層を層間絶縁層上に形成し、ついでこの形成さ
れた導電層を絶縁層に変化させる工程と、この絶縁層上
に遮光層となるブラックマトリクスを形成する工程とを
有する。
層間ショートを防止し、製造歩留まりを向上させる。 【構成】 基板と、この基板上に薄膜トランジスタを形
成する工程と、薄膜トランジスタ上に層間絶縁層を形成
する工程と、ブラックマトリクスの形成方法と同一の方
法で導電層を層間絶縁層上に形成し、ついでこの形成さ
れた導電層を絶縁層に変化させる工程と、この絶縁層上
に遮光層となるブラックマトリクスを形成する工程とを
有する。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタアレイ
基板の製造方法に関し、とくにアクティブマトリクス型
の液晶表示装置に使用されるブラックマトリクスを有す
る薄膜トランジスタアレイ基板の製造方法に関する。
基板の製造方法に関し、とくにアクティブマトリクス型
の液晶表示装置に使用されるブラックマトリクスを有す
る薄膜トランジスタアレイ基板の製造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、日本語ワードプロ
セッサやディスクトップパーソナルコンピュータ等のＯ
Ａ機器の表示装置に多用されており、それと共に、液晶
表示装置の製造技術や生産性の向上が強く望まれてい
る。とくに、薄膜トランジスタ（以下、ＴＦＴと称す
る。）などの 3端子装置を表示画素の１つ１つにスイッ
チとして接続したＴＦＴアレイ基板と、対向電極および
遮光層であるブラックマトリクスを有する対向基板とか
ら構成されているアクティブマトリクス型の液晶表示装
置は、大画面が得られやすいこと、製造に従来の半導体
製造技術が応用できることなどから注目されている。
費電力という大きな利点をもつため、日本語ワードプロ
セッサやディスクトップパーソナルコンピュータ等のＯ
Ａ機器の表示装置に多用されており、それと共に、液晶
表示装置の製造技術や生産性の向上が強く望まれてい
る。とくに、薄膜トランジスタ（以下、ＴＦＴと称す
る。）などの 3端子装置を表示画素の１つ１つにスイッ
チとして接続したＴＦＴアレイ基板と、対向電極および
遮光層であるブラックマトリクスを有する対向基板とか
ら構成されているアクティブマトリクス型の液晶表示装
置は、大画面が得られやすいこと、製造に従来の半導体
製造技術が応用できることなどから注目されている。
【０００３】アクティブマトリクス型の液晶表示装置に
おいて、高精細化の要望が高まり遮光層であるブラック
マトリクスを対向基板でなく、ＴＦＴアレイ基板側に形
成する構造が近年提案されている。これはブラックマト
リクスをアレイ基板上の信号線と画素電極間に形成して
両者の間を電気的に遮断することにより、以下の利点を
有するため、高精細液晶表示装置が得られるからであ
る。１）信号線と画素電極間のカップリング容量を切る
ことができるため、信号線によるクロストークをなくす
ことができる。２）画素電極上での信号線による横方向
電界をなくすることができるため、チルトリバース領域
の発生を抑えることができる。３）ブラックマトリクス
をアレイ基板上に直接形成するため、ブラックマトリク
スのアレイ基板への合わせ精度を大幅に改善することが
できる。４）ブラックマトリクスを対向電極に接続し一
定電位とし補助容量線（Ｃｓ線）の代わりに用いること
ができるので、Ｃｓ線が不要となり開口率を大幅に向上
することができる。
おいて、高精細化の要望が高まり遮光層であるブラック
マトリクスを対向基板でなく、ＴＦＴアレイ基板側に形
成する構造が近年提案されている。これはブラックマト
リクスをアレイ基板上の信号線と画素電極間に形成して
両者の間を電気的に遮断することにより、以下の利点を
有するため、高精細液晶表示装置が得られるからであ
る。１）信号線と画素電極間のカップリング容量を切る
ことができるため、信号線によるクロストークをなくす
ことができる。２）画素電極上での信号線による横方向
電界をなくすることができるため、チルトリバース領域
の発生を抑えることができる。３）ブラックマトリクス
をアレイ基板上に直接形成するため、ブラックマトリク
スのアレイ基板への合わせ精度を大幅に改善することが
できる。４）ブラックマトリクスを対向電極に接続し一
定電位とし補助容量線（Ｃｓ線）の代わりに用いること
ができるので、Ｃｓ線が不要となり開口率を大幅に向上
することができる。
【０００４】従来の液晶表示装置に使用されている上述
の構造を有するＴＦＴアレイ基板の構成および製造方法
について図３を参照して説明する。なお、図３に示す従
来のＴＦＴアレイ基板の断面図において、ＴＦＴはコプ
ラナ構造Ｎ型ポリシリコンＴＦＴとした。石英基板１上
に活性層となるポリシリコン層２を気相化学堆積法（Ｃ
ＶＤ法）により成膜して島状にエッチングを行う。この
ポリシリコン層２を高温、酸素雰囲気中にて酸化するこ
とにより、ゲート絶縁層３となる熱酸化膜を形成した
後、再びＣＶＤ法によりゲート電極４を成膜しエッチン
グを行う。この状態においてゲート電極４をセルフアラ
インマスクとしてイオン注入法により砒素（Ａｓ）をポ
リシリコン層２に注入した後、高温アニールにより砒素
（Ａｓ）を活性化することでポリシリコン層２中に高濃
度不純物領域５および６を形成する。つぎにＣＶＤ法に
より第１層間絶縁層７を成膜した後、第１層間絶縁層７
とゲート絶縁層３とをエッチングすることによりドレイ
ン側コンタクトホール８と第１ソース側コンタクトホー
ル９とを同時に開口する。つぎにアルミニウム（Ａｌ）
合金を下層膜、タングステンシリサイド（ＷＳｉ）を上
層膜とした 2層金属等をスパッタリング法により成膜す
る。このとき 2層金属の下層膜であるＡｌ合金は、高濃
度不純物領域５および６に対して同時に接触することと
なる。この 2層金属をエッチングすることにより 2層金
属配線を有する信号線１０および接触用配線１１を形成
する。さらにプラズマＣＶＤ装置等により水素パッシベ
ーション処理を行うことでＮ型ポリシリコンＴＦＴが完
成する。
の構造を有するＴＦＴアレイ基板の構成および製造方法
について図３を参照して説明する。なお、図３に示す従
来のＴＦＴアレイ基板の断面図において、ＴＦＴはコプ
ラナ構造Ｎ型ポリシリコンＴＦＴとした。石英基板１上
に活性層となるポリシリコン層２を気相化学堆積法（Ｃ
ＶＤ法）により成膜して島状にエッチングを行う。この
ポリシリコン層２を高温、酸素雰囲気中にて酸化するこ
とにより、ゲート絶縁層３となる熱酸化膜を形成した
後、再びＣＶＤ法によりゲート電極４を成膜しエッチン
グを行う。この状態においてゲート電極４をセルフアラ
インマスクとしてイオン注入法により砒素（Ａｓ）をポ
リシリコン層２に注入した後、高温アニールにより砒素
（Ａｓ）を活性化することでポリシリコン層２中に高濃
度不純物領域５および６を形成する。つぎにＣＶＤ法に
より第１層間絶縁層７を成膜した後、第１層間絶縁層７
とゲート絶縁層３とをエッチングすることによりドレイ
ン側コンタクトホール８と第１ソース側コンタクトホー
ル９とを同時に開口する。つぎにアルミニウム（Ａｌ）
合金を下層膜、タングステンシリサイド（ＷＳｉ）を上
層膜とした 2層金属等をスパッタリング法により成膜す
る。このとき 2層金属の下層膜であるＡｌ合金は、高濃
度不純物領域５および６に対して同時に接触することと
なる。この 2層金属をエッチングすることにより 2層金
属配線を有する信号線１０および接触用配線１１を形成
する。さらにプラズマＣＶＤ装置等により水素パッシベ
ーション処理を行うことでＮ型ポリシリコンＴＦＴが完
成する。
【０００５】続いて再びＣＶＤ法等により第２層間絶縁
層１２を成膜する。つぎに遮光特性を有する薄膜材料を
第２層間絶縁層１２上にスパッタリング法により成膜し
て、エッチングすることにより、遮光層となるブラック
マトリクス１３を形成する。続いて再びＣＶＤ法等によ
り第３層間絶縁層１４を成膜する。つぎに第３層間絶縁
層１４と第２層間絶縁層１２とをエッチングすることに
より第２ソース側コンタクトホール１５を開口する。こ
こで、画素電極であるＩＴＯをスパッタリング法により
成膜する。このときＩＴＯは接触用配線１１の上層膜で
あるＷＳｉと接触をとりエッチングすることにより画素
電極１６を形成する。以上でアレイ工程が終了する。
層１２を成膜する。つぎに遮光特性を有する薄膜材料を
第２層間絶縁層１２上にスパッタリング法により成膜し
て、エッチングすることにより、遮光層となるブラック
マトリクス１３を形成する。続いて再びＣＶＤ法等によ
り第３層間絶縁層１４を成膜する。つぎに第３層間絶縁
層１４と第２層間絶縁層１２とをエッチングすることに
より第２ソース側コンタクトホール１５を開口する。こ
こで、画素電極であるＩＴＯをスパッタリング法により
成膜する。このときＩＴＯは接触用配線１１の上層膜で
あるＷＳｉと接触をとりエッチングすることにより画素
電極１６を形成する。以上でアレイ工程が終了する。
【０００６】上述のＴＦＴアレイ基板において、ブラッ
クマトリクス１３は遮光特性が優れていること、導電性
を維持できること等から、クロム（Ｃｒ）、タンタル
（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）等の高
融点金属およびそれらの珪化物が材料として用いられて
いる。
クマトリクス１３は遮光特性が優れていること、導電性
を維持できること等から、クロム（Ｃｒ）、タンタル
（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）等の高
融点金属およびそれらの珪化物が材料として用いられて
いる。
【０００７】信号線１０は、上述のアルミニウム（Ａ
ｌ）合金を下層膜、タングステンシリサイド（ＷＳｉ）
を上層膜とした 2層金属の他に、Ａｌ単層、Ａｌ−Ｓｉ
やＡｌ−Ｓｉ−Ｃｕのようなアルミニウム合金単層膜、
またはＡｌ、Ａｌ合金と他の導電性材料、絶縁性材料と
の多層配線、たとえば、Ａｌ／Ｃｒ、Ｍｏ／Ａｌ／Ｍ
ｏ、Ｔｉ／Ａｌ、Ｔｉ／Ｎｉ−Ｓｉ−Ｃｕ／Ｗ等で形成
するのが一般的である。信号線に少なくともＡｌを含む
配線材料が用いられる理由は配線のシート抵抗を小さく
するためであり、多層配線とする理由は以下にのべるＡ
ｌのヒロック発生を主として防止するためである。
ｌ）合金を下層膜、タングステンシリサイド（ＷＳｉ）
を上層膜とした 2層金属の他に、Ａｌ単層、Ａｌ−Ｓｉ
やＡｌ−Ｓｉ−Ｃｕのようなアルミニウム合金単層膜、
またはＡｌ、Ａｌ合金と他の導電性材料、絶縁性材料と
の多層配線、たとえば、Ａｌ／Ｃｒ、Ｍｏ／Ａｌ／Ｍ
ｏ、Ｔｉ／Ａｌ、Ｔｉ／Ｎｉ−Ｓｉ−Ｃｕ／Ｗ等で形成
するのが一般的である。信号線に少なくともＡｌを含む
配線材料が用いられる理由は配線のシート抵抗を小さく
するためであり、多層配線とする理由は以下にのべるＡ
ｌのヒロック発生を主として防止するためである。
【０００８】第２層間絶縁層１２は、常圧熱ＣＶＤ装置
（ＡＰ−ＣＶＤ装置）によりＳｉＯ2 や、またはプラズ
マＣＶＤ装置（ＰＥ−ＣＶＤ装置）によりＳｉＮX をＡ
ｌの融点より低い 300℃から 450℃の温度で成膜するの
が一般的である。これはすでにＡｌまたはＡｌ合金を含
む材料で信号線が形成されているため、成膜温度がＡｌ
の融点より高い酸化膜（たとえば減圧ＣＶＤ装置により
成膜するＨＴＯ（HighTemperature Oxide）等）を成膜
できないためである。
（ＡＰ−ＣＶＤ装置）によりＳｉＯ2 や、またはプラズ
マＣＶＤ装置（ＰＥ−ＣＶＤ装置）によりＳｉＮX をＡ
ｌの融点より低い 300℃から 450℃の温度で成膜するの
が一般的である。これはすでにＡｌまたはＡｌ合金を含
む材料で信号線が形成されているため、成膜温度がＡｌ
の融点より高い酸化膜（たとえば減圧ＣＶＤ装置により
成膜するＨＴＯ（HighTemperature Oxide）等）を成膜
できないためである。
【０００９】
【発明が解決しようとする課題】しかしながら、Ａｌを
含む配線材料からなる信号線上に 300℃から 450℃の温
度で絶縁層を成膜するとＡｌにヒロックが発生する。こ
のヒロックの発生は、第２層間絶縁層成膜時のカバレー
ジを悪化させ、ヒロック発生箇所において絶縁層が付着
されていないカバレージ不良を起こす。信号線を上述の
多層配線とすることで、ヒロックの発生を一部防止する
ことができるが、十分ではない。さらに、低温度で成膜
される絶縁層は多くのピンホールを膜中に有している。
このため、第２層間絶縁層上に形成されるブラックマト
リクス１３と信号線１０との間において層間ショートが
発生しやすくなる。このブラックマトリクスは対向電極
電位に接続され一定電位となっているため、信号線との
間において層間ショートが発生した場合、その信号線の
電位は対向電極電位となってしまうため線欠陥を生じる
こととなる。その結果、ＴＦＴアレイ基板を用いるアク
ティブマトリクス型液晶表示装置の製造工程において製
造歩留まりが低下するという問題がある。
含む配線材料からなる信号線上に 300℃から 450℃の温
度で絶縁層を成膜するとＡｌにヒロックが発生する。こ
のヒロックの発生は、第２層間絶縁層成膜時のカバレー
ジを悪化させ、ヒロック発生箇所において絶縁層が付着
されていないカバレージ不良を起こす。信号線を上述の
多層配線とすることで、ヒロックの発生を一部防止する
ことができるが、十分ではない。さらに、低温度で成膜
される絶縁層は多くのピンホールを膜中に有している。
このため、第２層間絶縁層上に形成されるブラックマト
リクス１３と信号線１０との間において層間ショートが
発生しやすくなる。このブラックマトリクスは対向電極
電位に接続され一定電位となっているため、信号線との
間において層間ショートが発生した場合、その信号線の
電位は対向電極電位となってしまうため線欠陥を生じる
こととなる。その結果、ＴＦＴアレイ基板を用いるアク
ティブマトリクス型液晶表示装置の製造工程において製
造歩留まりが低下するという問題がある。
【００１０】ブラックマトリクスと信号線との間におけ
る層間ショートを防止する手段として、第２層間絶縁層
をＳｉＯ2 ／ＳｉＮX の 2層、またはＳｉＯ2 ／ＳｉＮ
X ／ＳｉＯ2 の 3層のように多層構造とする方法があ
る。しかし、最下層の絶縁層形成時にカバレージ不良が
発生すると、多層構造としてもカバレージ不良を抑えき
れず、層間ショートを防止することは困難である。層間
ショートを防止する他の手段として、信号線形成後であ
って第２層間絶縁層形成前に信号線を絶縁層で覆ってし
まう方法がある。たとえば、信号線がＡｌまたはＡｌ合
金単層で形成されている場合は信号線表面を陽極酸化法
により酸化して絶縁層とする方法や、信号線が多層膜で
形成されている場合は信号線表面を熱酸化により絶縁層
とする方法である。しかし、信号線表面を絶縁層で覆っ
ても第２層間絶縁層形成時に発生するヒロックを防止す
ることは困難である。このため、カバレージ不良が発生
してしまい、層間ショートを防止することは困難であ
る。
る層間ショートを防止する手段として、第２層間絶縁層
をＳｉＯ2 ／ＳｉＮX の 2層、またはＳｉＯ2 ／ＳｉＮ
X ／ＳｉＯ2 の 3層のように多層構造とする方法があ
る。しかし、最下層の絶縁層形成時にカバレージ不良が
発生すると、多層構造としてもカバレージ不良を抑えき
れず、層間ショートを防止することは困難である。層間
ショートを防止する他の手段として、信号線形成後であ
って第２層間絶縁層形成前に信号線を絶縁層で覆ってし
まう方法がある。たとえば、信号線がＡｌまたはＡｌ合
金単層で形成されている場合は信号線表面を陽極酸化法
により酸化して絶縁層とする方法や、信号線が多層膜で
形成されている場合は信号線表面を熱酸化により絶縁層
とする方法である。しかし、信号線表面を絶縁層で覆っ
ても第２層間絶縁層形成時に発生するヒロックを防止す
ることは困難である。このため、カバレージ不良が発生
してしまい、層間ショートを防止することは困難であ
る。
【００１１】本発明は、かかる課題に対処してなされた
もので、ブラックマトリクスと信号線との間における層
間ショートを防止し、製造歩留まりを向上させることの
できるＴＦＴアレイ基板の製造方法を提供することを目
的とする。
もので、ブラックマトリクスと信号線との間における層
間ショートを防止し、製造歩留まりを向上させることの
できるＴＦＴアレイ基板の製造方法を提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明のＴＦＴアレイ基
板の製造方法は、基板と、この基板上にＴＦＴを形成す
る工程と、ＴＦＴ上に層間絶縁層を形成する工程と、層
間絶縁層上に遮光層となるブラックマトリクスを形成す
る工程とを有するＴＦＴアレイ基板の製造方法におい
て、層間絶縁層を形成する工程の後であってブラックマ
トリクスを形成する工程の前に、ブラックマトリクスの
形成方法と同一の方法で導電層を層間絶縁層上に形成
し、ついでこの形成された導電層を絶縁層に変化させる
工程を有することを特徴とする。
板の製造方法は、基板と、この基板上にＴＦＴを形成す
る工程と、ＴＦＴ上に層間絶縁層を形成する工程と、層
間絶縁層上に遮光層となるブラックマトリクスを形成す
る工程とを有するＴＦＴアレイ基板の製造方法におい
て、層間絶縁層を形成する工程の後であってブラックマ
トリクスを形成する工程の前に、ブラックマトリクスの
形成方法と同一の方法で導電層を層間絶縁層上に形成
し、ついでこの形成された導電層を絶縁層に変化させる
工程を有することを特徴とする。
【００１３】また、他の本発明のＴＦＴアレイ基板の製
造方法はブラックマトリクスの形成方法と同一の方法で
形成された導電層を絶縁層に変化させる工程の代わり
に、絶縁層およびブラックマトリクスの形成方法と同一
の方法で導電性材料からなる導電層を層間絶縁層上に形
成し、ついでこの形成された導電層を絶縁層に変化させ
る工程を有することを特徴とする。
造方法はブラックマトリクスの形成方法と同一の方法で
形成された導電層を絶縁層に変化させる工程の代わり
に、絶縁層およびブラックマトリクスの形成方法と同一
の方法で導電性材料からなる導電層を層間絶縁層上に形
成し、ついでこの形成された導電層を絶縁層に変化させ
る工程を有することを特徴とする。
【００１４】本発明に係わるブラックマトリクスおよび
導電層は、従来の材料であるＣｒ、Ｔａ、Ｔｉ、Ｗ等の
高融点金属およびタングステンシリサイドなどそれらの
珪化物等、Ａｌ、Ａｌ合金等を用いて形成できる。さら
に導電層として、材料単体層またはこれらの積層体など
複合層が使用できる。またこれらブラックマトリクスお
よび導電層の形成方法は、スパッタリング法、蒸着法、
ＣＶＤ法など公知の方法で行うことができ制限はない
が、導電性材料から導電層を形成できる方法がとくに好
ましい。
導電層は、従来の材料であるＣｒ、Ｔａ、Ｔｉ、Ｗ等の
高融点金属およびタングステンシリサイドなどそれらの
珪化物等、Ａｌ、Ａｌ合金等を用いて形成できる。さら
に導電層として、材料単体層またはこれらの積層体など
複合層が使用できる。またこれらブラックマトリクスお
よび導電層の形成方法は、スパッタリング法、蒸着法、
ＣＶＤ法など公知の方法で行うことができ制限はない
が、導電性材料から導電層を形成できる方法がとくに好
ましい。
【００１５】層間絶縁層上に形成された導電層を絶縁層
に変化させる方法は、公知の熱酸化法、陽極酸化法等を
使用することができる。また、反応性スパッタリング法
を用いて層間絶縁層上に新たに絶縁層を形成することも
できる。さらに反応性スパッタリング法を用いて形成さ
れた絶縁層上に上述の導電層を形成し、ついで絶縁層に
変化させることもできる。
に変化させる方法は、公知の熱酸化法、陽極酸化法等を
使用することができる。また、反応性スパッタリング法
を用いて層間絶縁層上に新たに絶縁層を形成することも
できる。さらに反応性スパッタリング法を用いて形成さ
れた絶縁層上に上述の導電層を形成し、ついで絶縁層に
変化させることもできる。
【００１６】本発明に係わるＴＦＴ基板はプレーナー構
造ＴＦＴなど種々の構造のＴＦＴに適用できる。また、
活性層はポリシリコン、アモルファスシリコン、単結晶
シリコン等を使用することができ、ＴＦＴの形式はＮ
型、Ｐ型いずれでもよい。
造ＴＦＴなど種々の構造のＴＦＴに適用できる。また、
活性層はポリシリコン、アモルファスシリコン、単結晶
シリコン等を使用することができ、ＴＦＴの形式はＮ
型、Ｐ型いずれでもよい。
【００１７】
【作用】本発明の製造方法により製造されたＴＦＴ基板
におけるブラックマトリクスと信号線との間における層
間ショートを防止する作用について図４および図５を用
いて説明する。図４は層間ショートを起こす場合であ
り、図５は層間ショートを防止できる本発明の製造方法
による場合の模式図である。なお、図４および図５にお
いて図面の番号は以下に述べる実施例と同一とした。
におけるブラックマトリクスと信号線との間における層
間ショートを防止する作用について図４および図５を用
いて説明する。図４は層間ショートを起こす場合であ
り、図５は層間ショートを防止できる本発明の製造方法
による場合の模式図である。なお、図４および図５にお
いて図面の番号は以下に述べる実施例と同一とした。
【００１８】図４において、Ａ´を第２層間絶縁層の小
さな領域のカバレージ不良部分、Ｂ´を大きな領域のカ
バレージ不良部分とし、本発明の製造方法により形成さ
れる絶縁層（以下に述べる実施例ではスパッタリング法
により成膜されるＷ）およびブラックマトリクス層（以
下に述べる実施例ではスパッタリング法により成膜され
るＷＳｉ）の成膜時において、Ａ´部分にはカバレージ
しないが、Ｂ´部分にはカバレージするものとする。ま
た同様なことが図５のＡおよびＢの部分についてもいえ
るものとする。
さな領域のカバレージ不良部分、Ｂ´を大きな領域のカ
バレージ不良部分とし、本発明の製造方法により形成さ
れる絶縁層（以下に述べる実施例ではスパッタリング法
により成膜されるＷ）およびブラックマトリクス層（以
下に述べる実施例ではスパッタリング法により成膜され
るＷＳｉ）の成膜時において、Ａ´部分にはカバレージ
しないが、Ｂ´部分にはカバレージするものとする。ま
た同様なことが図５のＡおよびＢの部分についてもいえ
るものとする。
【００１９】図４において、Ｂ´部分が信号線とブラッ
クマトリクス間の層間ショートが発生する場所である。
しかしながら、スパッタリング法によりカバレージされ
ないＡ´部分は、ブラックマトリクス成膜後もオープン
状態となる。
クマトリクス間の層間ショートが発生する場所である。
しかしながら、スパッタリング法によりカバレージされ
ないＡ´部分は、ブラックマトリクス成膜後もオープン
状態となる。
【００２０】一方、図５において、Ｂ部分はスパッタリ
ング法によりカバレージされる部分なのであるから、第
２層間絶縁層上に形成される導電層の成膜時にカバレー
ジされ、その後の導電層を絶縁層に変化させる工程によ
り全て絶縁層となる。したがって図５におけるＢ部分に
は信号線とブラックマトリクス間の層間ショートが発生
しない。
ング法によりカバレージされる部分なのであるから、第
２層間絶縁層上に形成される導電層の成膜時にカバレー
ジされ、その後の導電層を絶縁層に変化させる工程によ
り全て絶縁層となる。したがって図５におけるＢ部分に
は信号線とブラックマトリクス間の層間ショートが発生
しない。
【００２１】また、図５におけるＡ部分はスパッタリン
グ法によりカバレージされない部分である。したがって
Ａ部分は第２層間絶縁層上に形成される導電層の成膜時
にもカバレージされないでホールが開いたままの状態と
なるが、ブラックマトリクスの成膜時にもカバレージさ
れない部分である。つまり図５におけるＡ部分は、図４
におけるＡ´部分と同様、信号線とブラックマトリクス
との間はオープン状態であり、層間ショートは発生しな
い。それゆえ図５においては、Ａ部分およびＢ部分の両
部分において信号線とブラックマトリクスとの間に層間
ショートは発生しない。
グ法によりカバレージされない部分である。したがって
Ａ部分は第２層間絶縁層上に形成される導電層の成膜時
にもカバレージされないでホールが開いたままの状態と
なるが、ブラックマトリクスの成膜時にもカバレージさ
れない部分である。つまり図５におけるＡ部分は、図４
におけるＡ´部分と同様、信号線とブラックマトリクス
との間はオープン状態であり、層間ショートは発生しな
い。それゆえ図５においては、Ａ部分およびＢ部分の両
部分において信号線とブラックマトリクスとの間に層間
ショートは発生しない。
【００２２】
【実施例】以下、本発明を図面を参照して詳細に説明す
る。 実施例１ 図１は本発明の製造方法により得られるコプラナ構造Ｎ
型ポリシリコンＴＦＴアレイ基板の断面図である。石英
基板１上に活性層となるポリシリコン層２を気相化学堆
積法（ＣＶＤ法）により成膜して島状にエッチングを行
う。このポリシリコン層２を高温、酸素雰囲気中にて酸
化することにより、ゲート絶縁層３となる熱酸化膜を形
成した後、再びＣＶＤ法によりゲート電極４を成膜しエ
ッチングを行う。この状態においてゲート電極４をセル
フアラインマスクとしてイオン注入法により砒素（Ａ
ｓ）をポリシリコン層２に注入した後、高温アニールに
より砒素（Ａｓ）を活性化することでポリシリコン層２
中に高濃度不純物領域５および６を形成する。つぎにＣ
ＶＤ法により第１層間絶縁層７を成膜した後、第１層間
絶縁層７とゲート絶縁層３とをエッチングすることによ
りドレイン側コンタクトホール８と第１ソース側コンタ
クトホール９とを同時に開口する。つぎにアルミニウム
（Ａｌ）合金を下層膜、タングステンシリサイド（ＷＳ
ｉ）を上層膜とした 2層金属等をスパッタリング法によ
り成膜する。このとき 2層金属の下層膜であるＡｌ合金
は、高濃度不純物領域５および６に対して同時に接触す
ることとなる。この 2層金属をエッチングすることによ
り 2層金属配線を有する信号線１０および接触用配線１
１を形成する。さらにプラズマＣＶＤ装置等により水素
パッシベーション処理を行うことでＮ型ポリシリコンＴ
ＦＴが完成する。
る。 実施例１ 図１は本発明の製造方法により得られるコプラナ構造Ｎ
型ポリシリコンＴＦＴアレイ基板の断面図である。石英
基板１上に活性層となるポリシリコン層２を気相化学堆
積法（ＣＶＤ法）により成膜して島状にエッチングを行
う。このポリシリコン層２を高温、酸素雰囲気中にて酸
化することにより、ゲート絶縁層３となる熱酸化膜を形
成した後、再びＣＶＤ法によりゲート電極４を成膜しエ
ッチングを行う。この状態においてゲート電極４をセル
フアラインマスクとしてイオン注入法により砒素（Ａ
ｓ）をポリシリコン層２に注入した後、高温アニールに
より砒素（Ａｓ）を活性化することでポリシリコン層２
中に高濃度不純物領域５および６を形成する。つぎにＣ
ＶＤ法により第１層間絶縁層７を成膜した後、第１層間
絶縁層７とゲート絶縁層３とをエッチングすることによ
りドレイン側コンタクトホール８と第１ソース側コンタ
クトホール９とを同時に開口する。つぎにアルミニウム
（Ａｌ）合金を下層膜、タングステンシリサイド（ＷＳ
ｉ）を上層膜とした 2層金属等をスパッタリング法によ
り成膜する。このとき 2層金属の下層膜であるＡｌ合金
は、高濃度不純物領域５および６に対して同時に接触す
ることとなる。この 2層金属をエッチングすることによ
り 2層金属配線を有する信号線１０および接触用配線１
１を形成する。さらにプラズマＣＶＤ装置等により水素
パッシベーション処理を行うことでＮ型ポリシリコンＴ
ＦＴが完成する。
【００２３】続いて再びＣＶＤ法等により第２層間絶縁
層１２を成膜する。ここで、スパッタリング法によりＷ
を成膜する。さらに酸素雰囲気中においてＷを熱処理す
ることにより、成膜したＷを全て酸化させて新第２層間
絶縁層１７を形成する。つぎにＷＳｉを新第２層間絶縁
層１７上に成膜しエッチングすることにより、遮光層と
なるブラックマトリクス１３を形成する。続いて再びＣ
ＶＤ法等により第３層間絶縁層１４を成膜する。つぎに
第２ソース側コンタクトホール１５を第３層間絶縁層１
４、新第２層間絶縁層１７および第２層間絶縁層１２を
同時にエッチングすることにより開口する。ここで、画
素電極であるＩＴＯをスパッタリング法により成膜す
る。このときＩＴＯは接触用配線１１の上層膜であるＷ
Ｓｉと接触をとりエッチングすることにより画素電極１
６を形成する。以上でアレイ工程が終了する。
層１２を成膜する。ここで、スパッタリング法によりＷ
を成膜する。さらに酸素雰囲気中においてＷを熱処理す
ることにより、成膜したＷを全て酸化させて新第２層間
絶縁層１７を形成する。つぎにＷＳｉを新第２層間絶縁
層１７上に成膜しエッチングすることにより、遮光層と
なるブラックマトリクス１３を形成する。続いて再びＣ
ＶＤ法等により第３層間絶縁層１４を成膜する。つぎに
第２ソース側コンタクトホール１５を第３層間絶縁層１
４、新第２層間絶縁層１７および第２層間絶縁層１２を
同時にエッチングすることにより開口する。ここで、画
素電極であるＩＴＯをスパッタリング法により成膜す
る。このときＩＴＯは接触用配線１１の上層膜であるＷ
Ｓｉと接触をとりエッチングすることにより画素電極１
６を形成する。以上でアレイ工程が終了する。
【００２４】得られたＴＦＴアレイを用いて、常法によ
りアクティブマトリクス型液晶表示装置を組み立て、点
灯したところ線欠陥のない表示が得られ、層間ショート
のないことが確認された。
りアクティブマトリクス型液晶表示装置を組み立て、点
灯したところ線欠陥のない表示が得られ、層間ショート
のないことが確認された。
【００２５】実施例２ 図２は本発明の製造方法により得られるコプラナ構造Ｎ
型ポリシリコンＴＦＴアレイ基板の断面図である。Ｎ型
ポリシリコンＴＦＴの作製およびＣＶＤ法等による第２
層間絶縁層１２の作製工程までは実施例１と同一の工程
で行った。ついで、スパッタリング法によりＳｉＯ2 か
らなる絶縁層１８を成膜した後、Ｗを成膜しさらに酸素
雰囲気中においてＷを熱処理することにより、成膜した
Ｗを全て酸化させて新第２層間絶縁層１７を形成する。
つぎにＷＳｉを新第２層間絶縁層１７上に成膜しエッチ
ングすることにより、遮光層となるブラックマトリクス
１３を形成する。続いて再びＣＶＤ法等により第３層間
絶縁層１４を成膜する。つぎに第２ソース側コンタクト
ホール１５を第３層間絶縁層１４、新第２層間絶縁層１
７および第２層間絶縁層１２を同時にエッチングするこ
とにより開口する。ここで、画素電極であるＩＴＯをス
パッタリング法により成膜する。このときＩＴＯは接触
用配線１１の上層膜であるＷＳｉと接触をとりエッチン
グすることにより画素電極１６を形成する。以上でアレ
イ工程が終了する。
型ポリシリコンＴＦＴアレイ基板の断面図である。Ｎ型
ポリシリコンＴＦＴの作製およびＣＶＤ法等による第２
層間絶縁層１２の作製工程までは実施例１と同一の工程
で行った。ついで、スパッタリング法によりＳｉＯ2 か
らなる絶縁層１８を成膜した後、Ｗを成膜しさらに酸素
雰囲気中においてＷを熱処理することにより、成膜した
Ｗを全て酸化させて新第２層間絶縁層１７を形成する。
つぎにＷＳｉを新第２層間絶縁層１７上に成膜しエッチ
ングすることにより、遮光層となるブラックマトリクス
１３を形成する。続いて再びＣＶＤ法等により第３層間
絶縁層１４を成膜する。つぎに第２ソース側コンタクト
ホール１５を第３層間絶縁層１４、新第２層間絶縁層１
７および第２層間絶縁層１２を同時にエッチングするこ
とにより開口する。ここで、画素電極であるＩＴＯをス
パッタリング法により成膜する。このときＩＴＯは接触
用配線１１の上層膜であるＷＳｉと接触をとりエッチン
グすることにより画素電極１６を形成する。以上でアレ
イ工程が終了する。
【００２６】得られたＴＦＴアレイを用いて、常法によ
りアクティブマトリクス型液晶表示装置を組み立て、点
灯したところ線欠陥のない表示が得られ、層間ショート
のないことが確認された。
りアクティブマトリクス型液晶表示装置を組み立て、点
灯したところ線欠陥のない表示が得られ、層間ショート
のないことが確認された。
【００２７】
【発明の効果】本発明のＴＦＴアレイ基板の製造方法
は、ブラックマトリクスの形成方法と同一の方法で導電
層を層間絶縁層上に形成し、ついでこの形成された導電
層を絶縁層に変化させる工程を有するので、層間絶縁層
のカバレージ不良を抑えることができ、信号線とブラッ
クマトリクスとの間の層間ショートなくすことができ
る。その結果、製造歩留まりの優れたＴＦＴアレイ基板
が得られる。さらに、このＴＦＴアレイ基板を用いたア
クティブマトリクス型液晶表示装置の線欠陥表示を大幅
に改善できる。
は、ブラックマトリクスの形成方法と同一の方法で導電
層を層間絶縁層上に形成し、ついでこの形成された導電
層を絶縁層に変化させる工程を有するので、層間絶縁層
のカバレージ不良を抑えることができ、信号線とブラッ
クマトリクスとの間の層間ショートなくすことができ
る。その結果、製造歩留まりの優れたＴＦＴアレイ基板
が得られる。さらに、このＴＦＴアレイ基板を用いたア
クティブマトリクス型液晶表示装置の線欠陥表示を大幅
に改善できる。
【図１】実施例１の方法により得られるＴＦＴアレイ基
板の断面を示す図である。
板の断面を示す図である。
【図２】実施例１の方法により得られるＴＦＴアレイ基
板の断面を示す図である。
板の断面を示す図である。
【図３】従来のＴＦＴアレイ基板の断面を示す図であ
る。
る。
【図４】層間ショートを起こす場合の模式図である。
【図５】層間ショートを防止できる本発明の製造方法に
よる場合の模式図である。
よる場合の模式図である。
１………石英基板、２………ポリシリコン層、３………
ゲート絶縁層、４………ゲート電極、５、６………高濃
度不純物領域、７………第１層間絶縁層、８………ドレ
イン側コンタクトホール、９………第１ソース側コンタ
クトホール、１０………信号線、１１………接触用配
線、１２………第２層間絶縁層、１３………ブラックマ
トリクス、１４………第３層間絶縁層、１５………第２
ソース側コンタクトホール、１６………画素電極、１７
………新第２層間絶縁層、１８………絶縁層。
ゲート絶縁層、４………ゲート電極、５、６………高濃
度不純物領域、７………第１層間絶縁層、８………ドレ
イン側コンタクトホール、９………第１ソース側コンタ
クトホール、１０………信号線、１１………接触用配
線、１２………第２層間絶縁層、１３………ブラックマ
トリクス、１４………第３層間絶縁層、１５………第２
ソース側コンタクトホール、１６………画素電極、１７
………新第２層間絶縁層、１８………絶縁層。
Claims (2)
- 【請求項１】 基板と、この基板上に薄膜トランジスタ
を形成する工程と、前記薄膜トランジスタ上に層間絶縁
層を形成する工程と、前記層間絶縁層上に遮光層となる
ブラックマトリクスを形成する工程とを有する薄膜トラ
ンジスタアレイ基板の製造方法において、 前記層間絶縁層を形成する工程の後であって前記ブラッ
クマトリクスを形成する工程の前に、前記ブラックマト
リクスの形成方法と同一の方法で導電層を前記層間絶縁
層上に形成し、ついでこの形成された導電層を絶縁層に
変化させる工程を有することを特徴とする薄膜トランジ
スタアレイ基板の製造方法。 - 【請求項２】 基板と、この基板上に薄膜トランジスタ
を形成する工程と、前記薄膜トランジスタ上に層間絶縁
層を形成する工程と、前記層間絶縁層上に遮光層となる
ブラックマトリクスを形成する工程とを有する薄膜トラ
ンジスタアレイ基板の製造方法において、 前記層間絶縁層を形成する工程の後であって前記ブラッ
クマトリクスを形成する工程の前に、絶縁層および前記
ブラックマトリクスの形成方法と同一の方法で形成され
た導電層を前記層間絶縁層上に形成し、ついでこの形成
された導電層を絶縁層に変化させる工程を有することを
特徴とする薄膜トランジスタアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157597A JPH0713145A (ja) | 1993-06-28 | 1993-06-28 | 薄膜トランジスタアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157597A JPH0713145A (ja) | 1993-06-28 | 1993-06-28 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713145A true JPH0713145A (ja) | 1995-01-17 |
Family
ID=15653193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5157597A Withdrawn JPH0713145A (ja) | 1993-06-28 | 1993-06-28 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982768B2 (en) | 1996-02-20 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7323717B2 (en) | 1996-12-30 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1993
- 1993-06-28 JP JP5157597A patent/JPH0713145A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982768B2 (en) | 1996-02-20 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7323717B2 (en) | 1996-12-30 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7550325B2 (en) | 1996-12-30 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an active matrix display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3253808B2 (ja) | 半導体装置およびその作製方法 | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| JP2508851B2 (ja) | 液晶表示素子用アクティブマトリクス基板とその製造方法 | |
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| KR19990023185A (ko) | 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조 | |
| US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
| US5670795A (en) | Thin-film transistor array for display | |
| JPH07326756A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPH07321329A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| TWI288845B (en) | Array substrate, liquid crystal display, and method of manufacturing array substrate | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JP3708837B2 (ja) | 半導体装置 | |
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| JPH0713145A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH0621455A (ja) | 薄膜トランジスタ | |
| JP3708836B2 (ja) | 半導体装置 | |
| JP3231487B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP3868735B2 (ja) | 半導体装置 | |
| JPH0945774A (ja) | 薄膜半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |