JPH02192172A - 超伝導トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 超伝導トランジスタに関し、 超伝導トランジスタの歩留りを向上させることを目的と
し、 半導体層表面に段部を設け、段部上と段部下に超伝導体
よりなるソース、ドレイン用の電極を設けるとともに、
上記段部の側壁にゲート電極を形成したことを含み構成
する。

〔産業上の利用分野〕

本発明は、超伝導トランジスタに関し、より詳しくは、
超伝導膜を接合した半導体層に生じる超伝導状態をチャ
ネルとする超伝導トランジスタに関する。

〔従来の技術〕

半導体装置の高速化を図るために、半導体層上に超伝導
膜を形成してこれを臨界温度以下の雰囲気に置くことに
より、半導体層の一部を超伝導特性にする技術が提案さ
れている。

この超伝導状態の部分をチャネルとしたトランジスタと
しては、第４図に例示するように、Ｐ型半導体基板５０
上に絶縁膜５１を介してゲート電極５２を形成するとと
もに、その両側に超伝導材よりなるドレイン電極５３及
びソース電極５４を設けた装置が提案されている。

そして、このトランジスタを臨界温度以下に置いた状態
でドレイン電極５３・ソース電極５４間に電圧を印加す
るとともに、ゲート電極５２に閾値電圧を印加すると、
ゲート電極５２下方に位置する半導体基板５０の界面に
反転層が形成されるために、ドレイン電極５３及びソー
ス電極５４下方の半導体基板５０界面に発生した超伝導
電子対がその反転層を通って高速でドレイン・ソース間
を移動することになる。

〔発明が解決しようとする課題〕

しかし、この超伝導トランジスタを確実に動作させるた
めには、ドレイン電極５３とソース電極５４の距離を０
．２μｍ以下にする必要があり、これをリソグラフィー
法によって形成することが難しく、歩留りが悪いといっ
た問題がある。

本発明は、このような問題に鑑みてなされたものであっ
て、ドレイン電極とソース電極の距離を狭くして歩留り
を向上することができる超伝導トランジスタを提供する
ことを目的とする。

〔課題を解決するための手段〕

上記した課題は、半導体層表面に段部５を設け、段部５
上と段部５下に超伝導体よりなるソース、ドレイン用の
電極３．４を設けるとともに、上記段部５の側壁にゲー
ト電極６を形成したことを特徴とし、目的を達成する。

〔作　用］ 本発明において、半導体層の表面に段部５を形成してお
り、また、この段部５は、エツチングやエピタキシャル
成長によって形成することができるためにその段差を０
．２μｍ以下に調整することは容易である。

したがって、その段部５の側壁にゲート電極６を形成す
るとともに、段部５の上面、下面のいずれかにソース、
ドレイン用の電極３．４を形成すれば、ソース電極３と
ドレイン電極４の距離を容易に制御することができるこ
とになる。

これにより超伝導トランジスタの動作を確実に行わせる
ことができ、しかも、その歩留りを向上させることがで
きる。

〔実施例］ （ａ）発明の一実施例の説明 第１図は、本発明の一実施例を示す装置の断面図であっ
て、図中符号１は、ＧａＡｓよりなる半導体基板２に形
成された超伝導トランジスタで、そのソース電極３とド
レイン電極４はニオブ等の超伝導体により形成されてお
り、このうちのソース電極３は、エツチングやエピタキ
シャル成長によって半導体基板２表面に形成した段部５
の上側に取付けられ、また、ドレイン電極４はその段部
５の下側に形成されている。

６は、アルミニウム等の導電材よりなるゲート電極で、
半導体基板２の段部５側壁にゲート絶縁膜７を介して形
成されている。

次に、この超伝導トランジスタ１の動作について説明す
る。

上記した実施例において、いま、超伝導トランジスタ１
を臨界温度以下の雰囲気に置くと、半導体基板２界面の
うちソース電極３及びドレイン電極４に接する領域の近
傍が超伝導特性を有するようになるため、段部５側壁に
面する半導体基板２の界面のうちの上下部は超伝導状態
となり、その領域においては超伝導電子対の密度が高く
なる。

この状態で、ソース電極３を接地し、ドレイン電極４に
負の電圧Ｖ　Ｄ　３を印加するとともに、ゲート電極６
に正の電圧Ｖ。を印加すると、段部５側壁の界面中央に
チャネルが形成されることになる半導体基板２の界面に
存在する超伝導電子ｅが段部５の側壁を通ってドレイン
電極４からソース電極３に高速で移動する。

次に、上記した装置の製造工程を第２図に基づいて説明
する。

まず、半導体基板２の上に段部５を形成する処理を行う
が、ドレイン電極４とソース電極３との距離を０．２μ
ｍ以下とする必要があるために、段部５の段差は、その
距離にドレイン電極４の膜厚を加えた大きさにする。

最初に、ドレイン電極４とソース電極３との距離（０，
２μｍ以下）にドレイン電極４の膜厚を加えた厚みＷと
なるように、ＧａＡｓよりなる半導体基板２の上に窒化
シリコン（ＳｉＪ４）層１０を積層する。そして、この
上にレジスト１１を塗布し、露光処理、現像処理によっ
てソース電極３を形成しようとする領域に窓１２を形成
する（第２図（ａ））。

この後に、燐酸ボイルにより窓１２から露出した５ｉ３
Ｎａ膜１０をエツチングし、半導体基板２の表面の一部
を露出する（第２図（ｂ））。

次に、レジスト膜１１を剥離した後に、ＭＢＥ法、ＭＯ
ＣＶＤ法等によってＧａＡｓを半導体基板２表面にエピ
タキシャル成長させると、５ｉＪｎ膜１０から露出した
領域にＧａＡｓ層２ａが選択的に形成され、これにより
半導体基板２に段部５が発生することになり、その段差
はＷとなる（第２図（Ｃ））。

この後に、半導体基板２表面に残存した５ｉＪｎ膜１０
を燐酸ボイルにより除去するとともに、硫酸と過酸化水
素を混合した液を使用し、ＧａＡｓ素２ａを含む半導体
基板２の表面をわずかにエツチングして結晶欠陥を除去
する（第２図（ｄ））。

これにより半導体基板２に段部５を形成する工程が終了
する。

次に、スパッタリング法、真空蒸着法等により半導体基
板２表面にニオブ等の超伝導体を堆積すると、段部５の
上面側と下面側に自己整合的に超伝導体膜が形成される
（第２図（ｅ））。そして、段部５の上面側に形成され
た超伝導体膜をソース電極３とし、その下面側に形成さ
れた超伝導体膜をドレイン電極４として使用する。

この状態で、ＣＶＤ法によりソース電極３及びドレイン
電極４の上と、段部５の側壁にＳｉＯ□の絶縁膜１３を
積層しく第２図（ｆ））、さらに絶縁膜１３に沿ってこ
の上にアルミニウム膜１４を均一な厚さに形成する（第
２図（ｇ））。

そして、塩素系のガスを使用して反応性イオンエツチン
グを行い、アルミニウム膜１４を異方性エツチングする
と、半導体基板２の段部５側壁にアルミニウム膜１４が
残存することになり、これをゲート電極６とする（第２
図（ｈ））。この場合、半導体基板２表面の絶縁膜１３
はゲート酸化膜６となる。

以上の工程により、第１図に示す超伝導トランジスタが
製造されることになる。

なお、段部５の上面側、下面側に形成される電極は、ド
レイン電極、ソース電極のいずれでもよい。

（ｂ）本発明のその他の実施例の説明 上記した実施例では、エピタキシャル成長によって半導
体基板２に段部５を形成したが、第３図に示すように、
半導体基板２の表面にＳｉ、Ｎ４膜２１よりなるマスク
を設け、半導体基板２のドレインを形成する領域をドラ
イエチングすることにより段部５を形成することも可能
である。

なお、上記した実施例では、半導体基板２をＧａＡｓに
より形成したがその他の化合物半導体やシリコン等の半
導体により形成することもできる。

また、ゲート電極はアルミニウムに限られるものでなく
、不純物を注入したポリシリコン、超伝導体により形成
することもできるし、さらに、ソース電極、ドレイン電
極を構成する超伝導体にニオブ、鉛等の金属や、旧５ｒ
ＣａＣｕＯ等の酸化物を適用することもできる。

〔発明の効果〕

以上述べたように本発明によれば、半導体基板に段部を
設け、この段部の上側、下側のいずれかにソース又はド
レイン用の電極を形成するとともに、その段部の側壁に
ゲート電極をするようにしたので、段部の深さを調整し
てドレインとソースとの距離を０．２μｍ以下とするこ
とが容易となり、超伝導トランジスタを歩留りを向上す
ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す装置の断面図、 第２図は、本発明の一実施例装置の製造工程を示す断面
図、 第３図は、本発明の製造工程のその他の実施例を示す断
面図、 第４図は、従来装置の一例を示す装置の断面図である。 （符号の説明） ｌ・・・超伝導トランジスタ、 ２・・・半導体基板、 ３・・・ソース電極、 ４・・・ドレイン電極、 ５・・・段部、 ６・・・ゲート電極、 ７・・・ゲート絶縁膜。

Claims (1)

1. 【特許請求の範囲】 半導体層表面に段部を設け、段部上と段部下に超伝導体
   よりなるソース、ドレイン用の電極を設けるとともに、 上記段部の側壁にゲート電極を形成したことを特徴とす
   る超伝導トランジスタ。