JP2000174259A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2000174259A JP2000174259A JP10343970A JP34397098A JP2000174259A JP 2000174259 A JP2000174259 A JP 2000174259A JP 10343970 A JP10343970 A JP 10343970A JP 34397098 A JP34397098 A JP 34397098A JP 2000174259 A JP2000174259 A JP 2000174259A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- transistor
- recess
- region
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 しきい値電圧の異なる複数の電界効果トラン
ジスタを、同一の半導体基板上に、容易な工程で信頼性
高く形成することを目的とする。 【構成】 ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電
界効果トランジスタの製造方法において、基板上に、ゲ
ート電極の長手方向が［０−１−１］方向、および、
［０−１１］方向を向いたゲート電極の形成予定領域を
除く領域にレジストパターンを形成し、ゲート電極の形
成予定領域をエッチングしてリセスを形成し、［０−１
−１］方向を向いたリセスの横方向のエッチング幅を
［０−１１］方向を向いたリセスの横方向のエッチング
幅よりも大きくする工程と、ゲート金属を蒸着・リフト
オフしてトランジスタを形成する工程とを順次行うよう
にした。
ジスタを、同一の半導体基板上に、容易な工程で信頼性
高く形成することを目的とする。 【構成】 ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電
界効果トランジスタの製造方法において、基板上に、ゲ
ート電極の長手方向が［０−１−１］方向、および、
［０−１１］方向を向いたゲート電極の形成予定領域を
除く領域にレジストパターンを形成し、ゲート電極の形
成予定領域をエッチングしてリセスを形成し、［０−１
−１］方向を向いたリセスの横方向のエッチング幅を
［０−１１］方向を向いたリセスの横方向のエッチング
幅よりも大きくする工程と、ゲート金属を蒸着・リフト
オフしてトランジスタを形成する工程とを順次行うよう
にした。
Description
【０００１】
【発明の属する技術分野】この発明は、リセスゲート構
造を有する電界効果トランジスタにおいて、しきい値電
圧の異なるトランジスタを、同一の半導体基板上に形成
する方法に関するものである。
造を有する電界効果トランジスタにおいて、しきい値電
圧の異なるトランジスタを、同一の半導体基板上に形成
する方法に関するものである。
【０００２】
【従来の技術】参考文献：「超高速化合物半導体デバイ
ス」編集：大森正道 発行所：培風館昭和６１年 p.80 一般に、高電子移動度電界効果トランジスタの製造工程
では、そのしきい値電圧を制御するために、ゲート電極
の形成予定領域に溝を設けるリセスエッチングが行われ
る。
ス」編集：大森正道 発行所：培風館昭和６１年 p.80 一般に、高電子移動度電界効果トランジスタの製造工程
では、そのしきい値電圧を制御するために、ゲート電極
の形成予定領域に溝を設けるリセスエッチングが行われ
る。
【０００３】図３は、ＩｎＧａＡｓ／ＡｌＧａＡｓ高電
子移動度電界効果トランジスタの概略図である。図３に
示す様なＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界
効果トランジスタでは、基板上に形成された半導体層の
最上部のＧａＡｓ層をリセスエッチングすることでしき
い値電圧の制御を行う。リセスエッチング深さが深いほ
どしきい値電圧は浅く、リセスエッチング深さが浅いほ
どしきい値電圧は深くなる。
子移動度電界効果トランジスタの概略図である。図３に
示す様なＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界
効果トランジスタでは、基板上に形成された半導体層の
最上部のＧａＡｓ層をリセスエッチングすることでしき
い値電圧の制御を行う。リセスエッチング深さが深いほ
どしきい値電圧は浅く、リセスエッチング深さが浅いほ
どしきい値電圧は深くなる。
【０００４】したがって、しきい値電圧の異なるトラン
ジスタを同一ウェハ上に形成するには、それぞれのトラ
ンジスタに対して、リセスエッチングからゲート電極形
成までの工程を個別に行う必要がある。
ジスタを同一ウェハ上に形成するには、それぞれのトラ
ンジスタに対して、リセスエッチングからゲート電極形
成までの工程を個別に行う必要がある。
【０００５】図１０（ａ）乃至図１０（ｅ）にしきい値
電圧の異なるトランジスタを同一ウェハ上に形成するた
めの従来工程の概略図を示す。トランジスタのソース、
ドレインとなるオーミック電極を形成した後、トランジ
スタａのゲートパターンをホトリソグラフィにより形成
した後リセスエッチングを行い、ゲート電極を蒸着・リ
フトオフしてトランジスタａを形成する。続いて同様に
トランジスタｂのゲートパターンをホトリソグラフィに
より形成した後リセスエッチングを行い、ゲート電極を
蒸着・リフトオフしてトランジスタｂを形成する。第４
図の場合、リセスエッチング深さの浅いトランジスタａ
のしきい値電圧は、リセスエッチング深さの深いトラン
ジスタｂのしきい値電圧に対し深くすることができる。
電圧の異なるトランジスタを同一ウェハ上に形成するた
めの従来工程の概略図を示す。トランジスタのソース、
ドレインとなるオーミック電極を形成した後、トランジ
スタａのゲートパターンをホトリソグラフィにより形成
した後リセスエッチングを行い、ゲート電極を蒸着・リ
フトオフしてトランジスタａを形成する。続いて同様に
トランジスタｂのゲートパターンをホトリソグラフィに
より形成した後リセスエッチングを行い、ゲート電極を
蒸着・リフトオフしてトランジスタｂを形成する。第４
図の場合、リセスエッチング深さの浅いトランジスタａ
のしきい値電圧は、リセスエッチング深さの深いトラン
ジスタｂのしきい値電圧に対し深くすることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記ト
ランジスタの製造方法では、図１０に示す様にトランジ
スタのゲート電極形成工程を２回に分けて行う必要があ
り、全体の工程が長くなるという問題があった。
ランジスタの製造方法では、図１０に示す様にトランジ
スタのゲート電極形成工程を２回に分けて行う必要があ
り、全体の工程が長くなるという問題があった。
【０００７】また、トランジスタの製造工程において
は、不純物による汚染、大気による酸化を防ぐために、
ゲート電極形成後に素早く保護膜を形成する必要があ
る。しかしながら、図１０に示す工程では、保護膜の形
成はトランジスタｂを形成した後となってしまうため、
トランジスタａは不純物汚染、酸化等の影響を受けやす
く、特性が不安定になりやすいという問題点があった。
は、不純物による汚染、大気による酸化を防ぐために、
ゲート電極形成後に素早く保護膜を形成する必要があ
る。しかしながら、図１０に示す工程では、保護膜の形
成はトランジスタｂを形成した後となってしまうため、
トランジスタａは不純物汚染、酸化等の影響を受けやす
く、特性が不安定になりやすいという問題点があった。
【０００８】
【課題を解決するための手段】本願第一の発明では、Ｉ
ｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界効果トラン
ジスタの製造方法において、基板上に、ゲート電極の長
手方向が［０−１−１］方向、および、［０−１１］方
向を向いたゲート電極の形成予定領域を除く領域にレジ
ストパターンを形成し、ゲート電極の形成予定領域をエ
ッチングしてリセスを形成し、［０−１−１］方向を向
いたリセスの横方向のエッチング幅を［０−１１］方向
を向いたリセスの横方向のエッチング幅よりも大きくす
る工程と、ゲート金属を蒸着・リフトオフしてトランジ
スタを形成する工程とを順次行うことようにしたため、
ゲート電極の長手方向が［０−１−１］方向と［０−１
１］方向を向いたトランジスタのしきい値電圧の異なる
トランジスタを同一ウェハ上に同時に形成することがで
き、工程が短く、特性上優れたトランジスタが得られ
る。
ｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界効果トラン
ジスタの製造方法において、基板上に、ゲート電極の長
手方向が［０−１−１］方向、および、［０−１１］方
向を向いたゲート電極の形成予定領域を除く領域にレジ
ストパターンを形成し、ゲート電極の形成予定領域をエ
ッチングしてリセスを形成し、［０−１−１］方向を向
いたリセスの横方向のエッチング幅を［０−１１］方向
を向いたリセスの横方向のエッチング幅よりも大きくす
る工程と、ゲート金属を蒸着・リフトオフしてトランジ
スタを形成する工程とを順次行うことようにしたため、
ゲート電極の長手方向が［０−１−１］方向と［０−１
１］方向を向いたトランジスタのしきい値電圧の異なる
トランジスタを同一ウェハ上に同時に形成することがで
き、工程が短く、特性上優れたトランジスタが得られ
る。
【０００９】本願第二の発明では、ＩｎＧａＡｓ／Ａｌ
ＧａＡｓ高電子移動度電界効果トランジスタの製造方法
において、第一の発明に示した工程を順次行った後に、
引っ張り応力のある保護膜を形成する工程を行い、ゲー
ト電極の長手方向が、［０−１−１］方向と、［０−１
１］方向を向いたトランジスタのしきい値電圧の差を大
きくすることができ第一の発明同様しきい値電圧の異な
るトランジスタを同時に形成できるため、工程が短く、
特性上優れたトランジスタが得られる。
ＧａＡｓ高電子移動度電界効果トランジスタの製造方法
において、第一の発明に示した工程を順次行った後に、
引っ張り応力のある保護膜を形成する工程を行い、ゲー
ト電極の長手方向が、［０−１−１］方向と、［０−１
１］方向を向いたトランジスタのしきい値電圧の差を大
きくすることができ第一の発明同様しきい値電圧の異な
るトランジスタを同時に形成できるため、工程が短く、
特性上優れたトランジスタが得られる。
【００１０】本願第三の発明によれば、ＩｎＧａＡｓ／
ＡｌＧａＡｓ高電子移動度電界効果トランジスタの製造
方法において、基板上にゲート電極の長手方向が［０−
１１］方向、および、［０−１１］方向を向いたゲート
電極の形成予定領域を除く領域にレジストパターンを形
成し、ゲート電極形成予定領域をエッチングしてリセス
を形成し、［０−１−１］方向を向いたリセスの横方向
のエッチング幅を、［０−１１］方向を向いたリセスの
横方向のエッチング幅よりも大きくする工程と、［０−
１−１］方向から、基板の法線に対して角度を持ったイ
オンビームを入射し、ゲート電極の長手方向が前記［０
−１−１］方向を向いたトランジスタのリセス領域を選
択的にスパッタエッチングし、ゲート金属を蒸着・リフ
トオフしてトランジスタを形成するようにしたので、し
きい値電圧の異なるトランジスタを同一ウェハ上に同時
に形成することができ、工程が短く、特性上優れたトラ
ンジスタが得られる。
ＡｌＧａＡｓ高電子移動度電界効果トランジスタの製造
方法において、基板上にゲート電極の長手方向が［０−
１１］方向、および、［０−１１］方向を向いたゲート
電極の形成予定領域を除く領域にレジストパターンを形
成し、ゲート電極形成予定領域をエッチングしてリセス
を形成し、［０−１−１］方向を向いたリセスの横方向
のエッチング幅を、［０−１１］方向を向いたリセスの
横方向のエッチング幅よりも大きくする工程と、［０−
１−１］方向から、基板の法線に対して角度を持ったイ
オンビームを入射し、ゲート電極の長手方向が前記［０
−１−１］方向を向いたトランジスタのリセス領域を選
択的にスパッタエッチングし、ゲート金属を蒸着・リフ
トオフしてトランジスタを形成するようにしたので、し
きい値電圧の異なるトランジスタを同一ウェハ上に同時
に形成することができ、工程が短く、特性上優れたトラ
ンジスタが得られる。
【００１１】本願第四の発明によれば、ＩｎＧａＡｓ／
ＡｌＧａＡｓ高電子移動度電界効果トランジスタの製造
方法において、基板上に、ゲート電極の長手方向が［０
−１−１］方向、および、［０−１１］方向を向いた前
記ゲート電極の形成予定領域を除く領域にレジストパタ
ーンを形成し、ゲート電極の形成予定領域をエッチング
してリセスを形成し、［０−１−１］方向を向いたリセ
スの横方向のエッチング幅を、［０−１１］方向を向い
たリセスの横方向のエッチング幅よりも大きくして、
［０−１−１］方向から、半導体に対して拡散しやすい
金属を、基板の法線に対して角度を持って蒸着する工程
と、［０−１１］方向から、半導体に対して拡散しにく
い金属を、基板の法線に対して角度を持って蒸着する工
程とを行い、リフトオフを行い蒸着された二種の金属と
レジストパターンを除去し、その後熱処理を行い［０−
１−１］方向のゲートに蒸着した金属を拡散させ、ゲー
ト金属を蒸着・リフトオフしてトランジスタを形成する
工程とを順次行うようにしたので、しきい値電圧の異な
るトランジスタを同一ウェハ上に同時に形成することが
でき、特性上優れたトランジスタが得られる。
ＡｌＧａＡｓ高電子移動度電界効果トランジスタの製造
方法において、基板上に、ゲート電極の長手方向が［０
−１−１］方向、および、［０−１１］方向を向いた前
記ゲート電極の形成予定領域を除く領域にレジストパタ
ーンを形成し、ゲート電極の形成予定領域をエッチング
してリセスを形成し、［０−１−１］方向を向いたリセ
スの横方向のエッチング幅を、［０−１１］方向を向い
たリセスの横方向のエッチング幅よりも大きくして、
［０−１−１］方向から、半導体に対して拡散しやすい
金属を、基板の法線に対して角度を持って蒸着する工程
と、［０−１１］方向から、半導体に対して拡散しにく
い金属を、基板の法線に対して角度を持って蒸着する工
程とを行い、リフトオフを行い蒸着された二種の金属と
レジストパターンを除去し、その後熱処理を行い［０−
１−１］方向のゲートに蒸着した金属を拡散させ、ゲー
ト金属を蒸着・リフトオフしてトランジスタを形成する
工程とを順次行うようにしたので、しきい値電圧の異な
るトランジスタを同一ウェハ上に同時に形成することが
でき、特性上優れたトランジスタが得られる。
【００１２】
【発明の実施の形態】以下、図面を参照して、この発明
の実施例について説明する。なお図面はこの発明が理解
できる程度に概略的に示してあるにすぎず、したがって
この発明を図示例に限定するものではない。
の実施例について説明する。なお図面はこの発明が理解
できる程度に概略的に示してあるにすぎず、したがって
この発明を図示例に限定するものではない。
【００１３】＜実施例１＞図１は、第１の実施例の説明
図である。この図を用いてＩｎＧａＡｓ／ＡｌＧａＡｓ
高電子移動度電界効果トランジスタの製造方法を示す。
まず用いる半導体基板について説明する。
図である。この図を用いてＩｎＧａＡｓ／ＡｌＧａＡｓ
高電子移動度電界効果トランジスタの製造方法を示す。
まず用いる半導体基板について説明する。
【００１４】図２は、ＩｎＧａＡｓ／ＡｌＧａＡｓ高電
子移動度電界効果トランジスタのエピタキシャル層の説
明図である。図に示す通り、半絶縁性ＧａＡｓ基板上
に、アンドープＡｌ0.3Ｇａ0.7Ａｓバッファー層を1000
Å、Ｎ型Ａｌ0.3Ｇａ0.7Ａｓドナー層を200Å、アンド
ープＩｎ0.2Ｇａ0.8Ａｓチャネル層を100Å、Ｎ型Ａｌ
0. 3Ｇａ0.7Ａｓドナー層を250Å、Ｎ型ＧａＡｓコンタ
クト層を500Å、順次エピタキシャル成長させた基板で
ある。
子移動度電界効果トランジスタのエピタキシャル層の説
明図である。図に示す通り、半絶縁性ＧａＡｓ基板上
に、アンドープＡｌ0.3Ｇａ0.7Ａｓバッファー層を1000
Å、Ｎ型Ａｌ0.3Ｇａ0.7Ａｓドナー層を200Å、アンド
ープＩｎ0.2Ｇａ0.8Ａｓチャネル層を100Å、Ｎ型Ａｌ
0. 3Ｇａ0.7Ａｓドナー層を250Å、Ｎ型ＧａＡｓコンタ
クト層を500Å、順次エピタキシャル成長させた基板で
ある。
【００１５】上述した半導体基板上に、オーミック電極
を形成する（図１参照）。オーミック電極として、例え
ば、ＡｕＧｅ合金を１０００堆積する。次に電子線レジ
ストを塗布し、電子線描画法により０．１mmの開口幅を
有するゲート電極パターンを形成する。
を形成する（図１参照）。オーミック電極として、例え
ば、ＡｕＧｅ合金を１０００堆積する。次に電子線レジ
ストを塗布し、電子線描画法により０．１mmの開口幅を
有するゲート電極パターンを形成する。
【００１６】図４は（００１）ＧａＡｓ基板上における
トランジスタａ、トランジスタｂの配置概略図である。
この図に示す様に、トランジスタａのゲート電極パター
ンはゲート電極の長手方向を［０−１−１］方向に、ト
ランジスタｂのゲート電極パターンはゲート電極の長手
方向を[０−１１］方向に形成する。
トランジスタａ、トランジスタｂの配置概略図である。
この図に示す様に、トランジスタａのゲート電極パター
ンはゲート電極の長手方向を［０−１−１］方向に、ト
ランジスタｂのゲート電極パターンはゲート電極の長手
方向を[０−１１］方向に形成する。
【００１７】次に、クエン酸粉末：過酸化水素水：純水
＝２０ｇ：４０ｃｃ：２０００ｃｃを混合・撹拌するこ
とによって得られたエッチング液により、リセスエッチ
ングを行う。基板をエッチングする時間は５０秒、エッ
チング液の温度は２０℃とする。このエッチング液によ
る（００１）面方位のＧａＡｓのエッチング速度は約２
０／秒、（００１）面方位のＡｌ0.3Ｇａ0.7Ａｓのエッ
チング速度は約０．１／秒である。このため最表面の５
００のＧａＡｓは２５秒でエッチングされ、下層のＡｌ
ＧａＡｓは残り２５秒で２．５エッチングされる。エッ
チング深さは５０２．５となる。
＝２０ｇ：４０ｃｃ：２０００ｃｃを混合・撹拌するこ
とによって得られたエッチング液により、リセスエッチ
ングを行う。基板をエッチングする時間は５０秒、エッ
チング液の温度は２０℃とする。このエッチング液によ
る（００１）面方位のＧａＡｓのエッチング速度は約２
０／秒、（００１）面方位のＡｌ0.3Ｇａ0.7Ａｓのエッ
チング速度は約０．１／秒である。このため最表面の５
００のＧａＡｓは２５秒でエッチングされ、下層のＡｌ
ＧａＡｓは残り２５秒で２．５エッチングされる。エッ
チング深さは５０２．５となる。
【００１８】一方、横方向のエッチングは（１１１）Ａ
面、および、（１１１）Ｂ面のＧａＡｓのエッチング速
度がそれぞれ、約１０／秒、約２０／秒となる。このた
め、トランジスタａ、トランジスタｂのエッチング断面
形状は図５に示す様になる。図５から、トランジスタ
ａ、トランジスタｂで横方向のエッチング幅に大きな差
を生じることが分かる。トランジスタａでは横方向のエ
ッチング幅ｌａは約９００、トランジスタｂでは横方向
のエッチング幅ｌｂは約４００となる。
面、および、（１１１）Ｂ面のＧａＡｓのエッチング速
度がそれぞれ、約１０／秒、約２０／秒となる。このた
め、トランジスタａ、トランジスタｂのエッチング断面
形状は図５に示す様になる。図５から、トランジスタ
ａ、トランジスタｂで横方向のエッチング幅に大きな差
を生じることが分かる。トランジスタａでは横方向のエ
ッチング幅ｌａは約９００、トランジスタｂでは横方向
のエッチング幅ｌｂは約４００となる。
【００１９】次に、ゲート金属、例えば、Ａｌを５００
０蒸着・リフトオフして、ＩｎＧａＡｓ／ＡｌＧａＡｓ
高電子移動度電界効果トランジスタを作成する（図１
（ｃ）（ｄ）参照）。
０蒸着・リフトオフして、ＩｎＧａＡｓ／ＡｌＧａＡｓ
高電子移動度電界効果トランジスタを作成する（図１
（ｃ）（ｄ）参照）。
【００２０】リセス構造を有する高電子移動度電界効果
トランジスタでは、横方向のリセスエッチング幅によ
り、しきい値電圧が大きく変化する。図６に横方向のリ
セスエッチング幅としきい値電圧との関係を示す。横方
向のリセスエッチング幅が大きいほど、ゲート電極から
の電界は深さ方向に伸びるためしきい値電圧は浅くな
る。したがって、トランジスタａのしきい値電圧は浅
く、トランジスタｂのしきい値電圧は深くなる。リセス
エッチング時間を長くするほど、トランジスタａとトラ
ンジスタｂの横方向のリセスエッチング幅の差は大きく
なり、したがって、しきい値電圧の差も大きくすること
ができる。
トランジスタでは、横方向のリセスエッチング幅によ
り、しきい値電圧が大きく変化する。図６に横方向のリ
セスエッチング幅としきい値電圧との関係を示す。横方
向のリセスエッチング幅が大きいほど、ゲート電極から
の電界は深さ方向に伸びるためしきい値電圧は浅くな
る。したがって、トランジスタａのしきい値電圧は浅
く、トランジスタｂのしきい値電圧は深くなる。リセス
エッチング時間を長くするほど、トランジスタａとトラ
ンジスタｂの横方向のリセスエッチング幅の差は大きく
なり、したがって、しきい値電圧の差も大きくすること
ができる。
【００２１】なお、本実施例では、リセスエッチングに
用いるエッチャントとして、クエン酸粉末、過酸化水素
水、純水を、２０グラム、４０ｃｃ、２０００ｃｃの比
率で混合した溶液を用いるものとして説明したが、（１
１１）Ａ面、および、（１１１）Ｂ面のＧａＡｓのエッ
チングレートに差を生じるエッチング液であればどのよ
うなエッチング液を用いても同様の効果が得られる。
用いるエッチャントとして、クエン酸粉末、過酸化水素
水、純水を、２０グラム、４０ｃｃ、２０００ｃｃの比
率で混合した溶液を用いるものとして説明したが、（１
１１）Ａ面、および、（１１１）Ｂ面のＧａＡｓのエッ
チングレートに差を生じるエッチング液であればどのよ
うなエッチング液を用いても同様の効果が得られる。
【００２２】また、本実施例ではＩｎＧａＡｓ／ＡｌＧ
ａＡｓ高電子移動度電界効果トランジスタを例に説明し
たが、リセス構造を有するあらゆる電界効果トランジス
タの製造において適用が可能である。
ａＡｓ高電子移動度電界効果トランジスタを例に説明し
たが、リセス構造を有するあらゆる電界効果トランジス
タの製造において適用が可能である。
【００２３】＜第２の実施例＞図７は、第２の実施例の
説明図である。本図を用い第２の実施例による、ＩｎＧ
ａＡｓ／ＡｌＧａＡｓ高電子移動度電界効果トランジス
タの製造方法を示す。
説明図である。本図を用い第２の実施例による、ＩｎＧ
ａＡｓ／ＡｌＧａＡｓ高電子移動度電界効果トランジス
タの製造方法を示す。
【００２４】第２の実施例では、まず第１の実施例と同
様に、ゲート電極の形成する面方位を変えることで、し
きい値電圧の異なる電界効果トランジスタを作成する。
（図７（ａ）（ｂ’）参照。） 次に、プラズマＣＶＤ法により、引っ張り応力を持つシ
リコン窒化膜を、保護膜として基板上全面に形成し、Ｉ
ｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界効果トラン
ジスタを形成する。この引っ張り応力を持つシリコン窒
化膜の膜厚は特に定めないが、100Åから10000Å程度と
するのが好適である。
様に、ゲート電極の形成する面方位を変えることで、し
きい値電圧の異なる電界効果トランジスタを作成する。
（図７（ａ）（ｂ’）参照。） 次に、プラズマＣＶＤ法により、引っ張り応力を持つシ
リコン窒化膜を、保護膜として基板上全面に形成し、Ｉ
ｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界効果トラン
ジスタを形成する。この引っ張り応力を持つシリコン窒
化膜の膜厚は特に定めないが、100Åから10000Å程度と
するのが好適である。
【００２５】III-V族化合物半導体では、結晶に応力を
加えることでピエゾ電荷が発生することが知られてい
る。ゲート電極の長手方向が［０−１−１］方向を向い
たトランジスタａの場合、図７（ｂ）の状態では、チャ
ネル下に負のピエゾ電荷が発生するためしきい値電圧は
浅くなる。一方、ゲート電極の長手方向が［０−１１］
方向を向いたトランジスタｂの場合、図７（ｂ’）の状
態では、チャネル下に正のピエゾ電荷が発生するためし
きい値電圧は深くなる。
加えることでピエゾ電荷が発生することが知られてい
る。ゲート電極の長手方向が［０−１−１］方向を向い
たトランジスタａの場合、図７（ｂ）の状態では、チャ
ネル下に負のピエゾ電荷が発生するためしきい値電圧は
浅くなる。一方、ゲート電極の長手方向が［０−１１］
方向を向いたトランジスタｂの場合、図７（ｂ’）の状
態では、チャネル下に正のピエゾ電荷が発生するためし
きい値電圧は深くなる。
【００２６】ピエゾ電荷の発生量は、保護膜の応力が強
いほど多くなるため、応力の強いシリコン窒化膜を保護
膜として用いるほどトランジスタａとトランジスタｂの
しきい値電圧の差を大きくすることができる。
いほど多くなるため、応力の強いシリコン窒化膜を保護
膜として用いるほどトランジスタａとトランジスタｂの
しきい値電圧の差を大きくすることができる。
【００２７】本実施例では、保護膜としてシリコン窒化
膜を例に説明したが、引っ張り応力を持つ膜であれば、
シリコン酸化膜などあらゆる膜でも同様の効果を生じ
る。
膜を例に説明したが、引っ張り応力を持つ膜であれば、
シリコン酸化膜などあらゆる膜でも同様の効果を生じ
る。
【００２８】＜第３の実施例＞図８に第３の実施例によ
る、ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界効果
トランジスタの製造方法を示す。
る、ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界効果
トランジスタの製造方法を示す。
【００２９】第３の実施例では、第１の実施例に示した
図４と同様に、電子線描画法により０．１mmの開口幅を
有するゲート電極のレジストパターンを、トランジスタ
ａについてはゲートの長手方向を［０−１−１］方向
に、トランジスタｂについてはゲートの長手方向を［０
−１１］方向に形成する。次に、やはり第１の実施例と
同様にリセスエッチングを行う。
図４と同様に、電子線描画法により０．１mmの開口幅を
有するゲート電極のレジストパターンを、トランジスタ
ａについてはゲートの長手方向を［０−１−１］方向
に、トランジスタｂについてはゲートの長手方向を［０
−１１］方向に形成する。次に、やはり第１の実施例と
同様にリセスエッチングを行う。
【００３０】第３の実施例ではここでＡｒイオンによる
スパッタリングを行う。図８（ａ）に示す様に、Ａｒイ
オンは［０−１−１］方向から、半導体基板の法線に対
して４５°の角度で入射するようにする。この時、トラ
ンジスタａはリセスエッチング領域がＡｒイオンにより
スパッタリングされるため、エッチング深さはさらに深
くなるが、トランジスタｂではＡｒイオンはレジストパ
ターンに遮蔽されリセス領域には到達しない。（図８
（ｂ）参照。）このため、トランジスタａのリセスエッ
チング領域のみ選択的にエッチング深さを深くすること
ができ、その結果トランジスタａのしきい値電圧をトラ
ンジスタｂのしきい値電圧に対してさらに浅くすること
ができる。この後に第１の実施例と同様にゲート電極を
蒸着・リフトオフにより形成する。
スパッタリングを行う。図８（ａ）に示す様に、Ａｒイ
オンは［０−１−１］方向から、半導体基板の法線に対
して４５°の角度で入射するようにする。この時、トラ
ンジスタａはリセスエッチング領域がＡｒイオンにより
スパッタリングされるため、エッチング深さはさらに深
くなるが、トランジスタｂではＡｒイオンはレジストパ
ターンに遮蔽されリセス領域には到達しない。（図８
（ｂ）参照。）このため、トランジスタａのリセスエッ
チング領域のみ選択的にエッチング深さを深くすること
ができ、その結果トランジスタａのしきい値電圧をトラ
ンジスタｂのしきい値電圧に対してさらに浅くすること
ができる。この後に第１の実施例と同様にゲート電極を
蒸着・リフトオフにより形成する。
【００３１】本実施例では、Ａｒイオンをもちいたスパ
ッタリングを行うものとして説明したが、Ａｒ以外のあ
らゆるイオンを用いても同様の効果が期待できる。
ッタリングを行うものとして説明したが、Ａｒ以外のあ
らゆるイオンを用いても同様の効果が期待できる。
【００３２】また、イオンの入射角も４５°として説明
したが、トランジスタｂのリセス領域がレジストパター
ンにより遮蔽されうる角度であれば、どのような角度で
あっても構わない。
したが、トランジスタｂのリセス領域がレジストパター
ンにより遮蔽されうる角度であれば、どのような角度で
あっても構わない。
【００３３】＜第４の実施例＞図９は第４の実施例の説
明図である。図を参照して、ＩｎＧａＡｓ／ＡｌＧａＡ
ｓ高電子移動度電界効果トランジスタの製造方法を示
す。
明図である。図を参照して、ＩｎＧａＡｓ／ＡｌＧａＡ
ｓ高電子移動度電界効果トランジスタの製造方法を示
す。
【００３４】第４の実施例では、第１の実施例に示した
図４と同様に、電子線描画法により０．１mmの開口幅を
有するゲート電極のレジストパターンを、トランジスタ
ａについてはゲートの長手方向を［０−１−１］方向
に、トランジスタｂについてはゲートの長手方向を［０
−１１］方向に形成する。
図４と同様に、電子線描画法により０．１mmの開口幅を
有するゲート電極のレジストパターンを、トランジスタ
ａについてはゲートの長手方向を［０−１−１］方向
に、トランジスタｂについてはゲートの長手方向を［０
−１１］方向に形成する。
【００３５】次に、やはり第１の実施例と同様にリセス
エッチングを行う。その後、第４の実施例ではゲート電
極の蒸着を２度に分けて行う。図９（ａ）に示すよう
に、［０−１−１］方向からＰｔを、［０−１１］方向
からＡｌを、それぞれ半導体基板の法線に対して４５°
の角度で入射するよう蒸着した後、リフトオフを行う。
エッチングを行う。その後、第４の実施例ではゲート電
極の蒸着を２度に分けて行う。図９（ａ）に示すよう
に、［０−１−１］方向からＰｔを、［０−１１］方向
からＡｌを、それぞれ半導体基板の法線に対して４５°
の角度で入射するよう蒸着した後、リフトオフを行う。
【００３６】図９（ｂ）に示す通り［０−１−１］方向
からの蒸着では、トランジスタｂのリセスエッチング領
域はレジストパターンに遮蔽されるためＰｔは蒸着され
ない。また、図９（ｃ）に示す通りトランジスタａのみ
選択的にＰｔゲートを形成できる。また、［０−１１］
方向からの蒸着では、トランジスタａのリセスエッチン
グ領域はやはりレジストパターンに遮蔽されるためＡｌ
は蒸着されず、トランジスタｂのみ選択的にＡｌゲート
を形成できる。
からの蒸着では、トランジスタｂのリセスエッチング領
域はレジストパターンに遮蔽されるためＰｔは蒸着され
ない。また、図９（ｃ）に示す通りトランジスタａのみ
選択的にＰｔゲートを形成できる。また、［０−１１］
方向からの蒸着では、トランジスタａのリセスエッチン
グ領域はやはりレジストパターンに遮蔽されるためＡｌ
は蒸着されず、トランジスタｂのみ選択的にＡｌゲート
を形成できる。
【００３７】この後３５０℃、３分間の熱処理を行う。
この時、Ｐｔは半導体中に拡散するためトランジスタａ
のしきい値電圧は浅くなる。一方、Ａｌの拡散は小さい
ためトランジスタｂのしきい値電圧は変化しない。した
がって、トランジスタａのしきい値電圧を、トランジス
タｂのしきい値電圧に対してさらに浅くすることができ
る。
この時、Ｐｔは半導体中に拡散するためトランジスタａ
のしきい値電圧は浅くなる。一方、Ａｌの拡散は小さい
ためトランジスタｂのしきい値電圧は変化しない。した
がって、トランジスタａのしきい値電圧を、トランジス
タｂのしきい値電圧に対してさらに浅くすることができ
る。
【００３８】本実施例では、トランジスタａに対しては
Ｐｔを、トランジスタｂに対してはＡｌをゲート金属と
して用いるものとして説明したが、それぞれ熱処理によ
り拡散する金属、および、拡散しない金属の組み合わせ
であれば、あらゆる金属の組み合わせであっても同様の
効果が期待できる。
Ｐｔを、トランジスタｂに対してはＡｌをゲート金属と
して用いるものとして説明したが、それぞれ熱処理によ
り拡散する金属、および、拡散しない金属の組み合わせ
であれば、あらゆる金属の組み合わせであっても同様の
効果が期待できる。
【００３９】また、蒸着の入射角も４５°として説明し
たが、他方のトランジスタのリセス領域がレジストパタ
ーンにより遮蔽されうる角度であれば、どのような角度
であっても構わない。
たが、他方のトランジスタのリセス領域がレジストパタ
ーンにより遮蔽されうる角度であれば、どのような角度
であっても構わない。
【００４０】
【発明の効果】以上詳細に説明したとおり、第１の実施
例によれば、ゲート電極の長手方向の結晶方位を変える
ことで、しきい値電圧の異なる高電子移動度電界効果ト
ランジスタを同時に作成することができる。したがっ
て、ゲート電極形成工程をしきい値電圧の異なるトラン
ジスタ毎に個別に行う場合に対し、工程を短縮すること
ができるためコストダウンが図られるという効果を奏す
る。
例によれば、ゲート電極の長手方向の結晶方位を変える
ことで、しきい値電圧の異なる高電子移動度電界効果ト
ランジスタを同時に作成することができる。したがっ
て、ゲート電極形成工程をしきい値電圧の異なるトラン
ジスタ毎に個別に行う場合に対し、工程を短縮すること
ができるためコストダウンが図られるという効果を奏す
る。
【００４１】更に、しきい値電圧の異なる高電子移動度
電界効果トランジスタを同時に作成できるため、トラン
ジスタ形成後すぐに保護膜を形成することが可能であ
り、トランジスタ特性の安定化が図られるという効果を
奏する。
電界効果トランジスタを同時に作成できるため、トラン
ジスタ形成後すぐに保護膜を形成することが可能であ
り、トランジスタ特性の安定化が図られるという効果を
奏する。
【００４２】また、第２の実施例によれば、ゲート電極
を形成する面方位を変えて形成したトランジスタに対し
て、引っ張り応力のある保護膜を形成することで、しき
い値電圧の差を第１の実施例より大きくすることができ
る。
を形成する面方位を変えて形成したトランジスタに対し
て、引っ張り応力のある保護膜を形成することで、しき
い値電圧の差を第１の実施例より大きくすることができ
る。
【００４３】第１の実施例の場合、しきい値電圧の差を
大きくするためにエッチング時間を極端に長くすると、
横方向のエッチングが大きくなるため、ソース抵抗の増
加によってトランジスタ特性が劣化するという問題が生
じる。第２の実施例では、横方向のエッチングを極端に
大きくすること無く、しきい値電圧の差を大きくできる
ため、トランジスタ特性が向上するという効果を奏す
る。
大きくするためにエッチング時間を極端に長くすると、
横方向のエッチングが大きくなるため、ソース抵抗の増
加によってトランジスタ特性が劣化するという問題が生
じる。第２の実施例では、横方向のエッチングを極端に
大きくすること無く、しきい値電圧の差を大きくできる
ため、トランジスタ特性が向上するという効果を奏す
る。
【００４４】また、第３の実施例によれば、イオンによ
るスパッタリングを［０−１−１］方向から行うことで
トランジスタａのしきい値電圧をトランジスタｂのしき
い値電圧に対してさらに浅くすることができる。
るスパッタリングを［０−１−１］方向から行うことで
トランジスタａのしきい値電圧をトランジスタｂのしき
い値電圧に対してさらに浅くすることができる。
【００４５】第２の実施例のように保護膜として応力の
強い膜を用いる場合、保護膜が剥がれるなど、トランジ
スタの信頼性上問題を生じる場合があるが、第３の実施
例では保護膜としては応力の弱い膜を用いることが可能
であり、トランジスタの信頼性が向上するという効果を
奏する。
強い膜を用いる場合、保護膜が剥がれるなど、トランジ
スタの信頼性上問題を生じる場合があるが、第３の実施
例では保護膜としては応力の弱い膜を用いることが可能
であり、トランジスタの信頼性が向上するという効果を
奏する。
【００４６】また、第４の実施例によれば、トランジス
タａには熱処理により拡散する金属を、トランジスタｂ
には拡散しない金属をそれぞれ選択的に形成することが
でき、熱処理によりトランジスタａのしきい値電圧をト
ランジスタｂのしきい値電圧に対してさらに浅くするこ
とができる。
タａには熱処理により拡散する金属を、トランジスタｂ
には拡散しない金属をそれぞれ選択的に形成することが
でき、熱処理によりトランジスタａのしきい値電圧をト
ランジスタｂのしきい値電圧に対してさらに浅くするこ
とができる。
【００４７】第３の実施例のようなイオンスパッタリン
グでは、ダメージによりトランジスタ特性が劣化する場
合がある。第４の実施例では、ダメージを与える工程が
実質的にないため、トランジスタの特性が向上するとい
う効果を奏する。
グでは、ダメージによりトランジスタ特性が劣化する場
合がある。第４の実施例では、ダメージを与える工程が
実質的にないため、トランジスタの特性が向上するとい
う効果を奏する。
【図１】第１の実施例の説明図である。
【図２】ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界
効果トランジスタのエピタキシャル層の説明図である。
効果トランジスタのエピタキシャル層の説明図である。
【図３】ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動度電界
効果トランジスタの概略図である。
効果トランジスタの概略図である。
【図４】（００１）ＧａＡｓ基板上におけるトランジス
タａ、トランジスタｂの配置概略図である。
タａ、トランジスタｂの配置概略図である。
【図５】トランジスタａ、トランジスタｂのエッチング
断面形状を示す図である。
断面形状を示す図である。
【図６】横方向のリセスエッチング幅としきい値電圧の
関係を示す図である。
関係を示す図である。
【図７】第２の実施例の説明図である。
【図８】第３の実施例の説明図である。
【図９】第４の実施例の説明図である。
【図１０】従来工程の概略図である。
Claims (4)
- 【請求項１】 ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動
度電界効果トランジスタの製造方法において、 基板上に、ゲート電極の長手方向が［０−１−１］方
向、および、［０−１１］方向を向いた前記ゲート電極
の形成予定領域を除く領域にレジストパターンを形成す
る工程と、 前記ゲート電極の形成予定領域をエッチングしてリセス
を形成し、前記［０−１１］方向を向いたリセスの横方
向のエッチング幅を前記［０−１１］方向を向いたリセ
スの横方向のエッチング幅よりも大きくする工程と、 ゲート金属を蒸着・リフトオフしてトランジスタを形成
する工程とを順次行うことにより、前記ゲート電極の長
手方向が前記［０−１−１］方向と前記［０−１１］方
向を向いたトランジスタのしきい値電圧の異なるトラン
ジスタを同一ウェハ上に同時に形成することを特徴とす
る電界効果トランジスタの製造方法。 - 【請求項２】 ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動
度電界効果トランジスタの製造方法において、 請求項１に記載した工程を順次行った後に、引っ張り応
力のある保護膜を形成する工程を行い、前記ゲート電極
の長手方向が前記［０−１−１］方向と、前記［０−１
１］方向を向いたトランジスタのしきい値電圧の差を大
きくすることを特徴とする電界効果トランジスタの製造
方法。 - 【請求項３】 ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動
度電界効果トランジスタの製造方法において、 基板上にゲート電極の長手方向が［０−１−１］方向、
および、［０−１１］方向を向いた前記ゲート電極の形
成予定領域を除く領域にレジストパターンを形成する工
程と、 前記ゲート電極形成予定領域をエッチングしてリセスを
形成し、前記［０−１−１］方向を向いたリセスの横方
向のエッチング幅を、前記［０−１−１］方向を向いた
リセスの横方向のエッチング幅よりも大きくする工程
と、 前記［０−１１］方向から、前記基板の法線に対して角
度を持ったイオンビームを入射し、前記ゲート電極の長
手方向が前記［０−１−１］方向を向いたトランジスタ
の前記リセス領域を選択的にスパッタエッチングする工
程と、 ゲート金属を蒸着・リフトオフしてトランジスタを形成
する工程とを順次行うことにより、しきい値電圧の異な
るトランジスタを同一ウェハ上に同時に形成することを
特徴とする電界効果トランジスタの製造方法。 - 【請求項４】 ＩｎＧａＡｓ／ＡｌＧａＡｓ高電子移動
度電界効果トランジスタの製造方法において、 基板上に、ゲート電極の長手方向が［０−１−１］方
向、および、［０−１１］方向を向いた前記ゲート電極
の形成予定領域を除く領域にレジストパターンを形成す
る工程と、 前記ゲート電極の形成予定領域をエッチングしてリセス
を形成し、前記［０−１−１］方向を向いたリセスの横
方向のエッチング幅を、前記［０−１１］方向を向いた
リセスの横方向のエッチング幅よりも大きくする工程
と、 前記［０−１−１］方向から、半導体に対して拡散しや
すい金属を、前記基板の法線に対して角度を持って蒸着
する工程と、 前記［０−１１］方向から、半導体に対して拡散しにく
い金属を、前記基板の法線に対して角度を持って蒸着す
る工程と、 リフトオフを行い前記蒸着された金属とレジストパター
ンを除去する工程と、 熱処理を行い前記［０−１−１］方向のゲートに蒸着し
た金属を拡散させる工程と、 ゲート金属を蒸着・リフトオフしてトランジスタを形成
する工程とを順次行うことにより、しきい値電圧の異な
るトランジスタを同一ウェハ上に同時に形成することを
特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10343970A JP2000174259A (ja) | 1998-12-03 | 1998-12-03 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10343970A JP2000174259A (ja) | 1998-12-03 | 1998-12-03 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174259A true JP2000174259A (ja) | 2000-06-23 |
Family
ID=18365651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10343970A Abandoned JP2000174259A (ja) | 1998-12-03 | 1998-12-03 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174259A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177511A (ja) * | 2007-01-22 | 2008-07-31 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JP2014053531A (ja) * | 2012-09-10 | 2014-03-20 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
-
1998
- 1998-12-03 JP JP10343970A patent/JP2000174259A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177511A (ja) * | 2007-01-22 | 2008-07-31 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JP2014053531A (ja) * | 2012-09-10 | 2014-03-20 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214575A (en) | Method of manufacturing gaas semiconductor device | |
| US6144048A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5334865A (en) | MODFET structure for threshold control | |
| US5362658A (en) | Method for producing semiconductor device | |
| US5231040A (en) | Method of making a field effect transistor | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| KR100405015B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2000174259A (ja) | 半導体素子の製造方法 | |
| JP3214453B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3360195B2 (ja) | 電界効果トランジスタ | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH04291732A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01101670A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0969611A (ja) | 半導体装置およびその製造方法 | |
| JPH0513456A (ja) | 半導体装置の製造方法 | |
| JPS61152079A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JPH098284A (ja) | 半導体基板のエッチング方法及び半導体装置 | |
| JP3373676B2 (ja) | 電界効果トランジスタ素子の製造方法 | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2004047621A (ja) | 半導体装置及びその製造方法 | |
| JPH06177157A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20061226 |