JPH06177157A

JPH06177157A - 化合物半導体装置およびその製造方法

Info

Publication number: JPH06177157A
Application number: JP32208792A
Authority: JP
Inventors: Yoshikazu Nakagawa; 義和中川; Masayuki Sonobe; 雅之園部
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1992-12-01
Filing date: 1992-12-01
Publication date: 1994-06-24

Abstract

(57)【要約】【構成】GaAs基板１１の表面は未反応の水素を含むＳｉ
Ｎ膜１８で覆われている。ＳｉＮ膜１８には、電極形成
用孔２１，２２，２３が形成されている。各孔内にショ
ットキゲート電極１３ならびにソースおよびドレイン用
電極１６，１７が形成されている。電極１３，１６，１
７と電極形成用孔２１，２２，２３の各縁部との間には
隙間２４，２５，２６が形成されている。GaAs基板１１
の全面に形成されたＳｉＯＮ膜２０は、隙間２４，２
５，２６に入り込んでいる。【効果】GaAs基板１１の表面に酸化物が生成しても、こ
の酸化物はＳｉＮ膜１８中の水素により還元される。そ
のため、不所望な界面準位が現れることがない。また、
電極１３，１６，１７の近傍のGaAs基板１１の表面は、
窒化膜ではなくＳｉＯＮ膜２０で覆われているから、長
期間使用してもゲートリーク電流が増大しない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、GaAsのような化合物半
導体を用いたショットキゲート型電界効果トランジスタ
などの化合物半導体装置およびその製造方法に関するも
のである。

【０００２】

【従来の技術】GaAs化合物半導体は、電子の移動度やド
リフト速度がＳｉの数倍大きいため、高速スイッチング
デバイスなどの材料に適している。このGaAs化合物半導
体を用いた装置のうちで、現在最も研究が進んでおり、
実用に供されているのは、ショットキゲート型電界効果
トランジスタ（ＭＥＳＦＥＴ：MEtal Semiconductor Fi
eld Effect Transistor ）である。

【０００３】このGaAsＭＥＳＦＥＴの基本的な構成は、
図６に示されている。GaAs基板１の表面付近の所定領域
にはＳｉなどのＮ型不純物を拡散して形成したＮ型活性
領域２が形成されている。このＮ型活性領域２には、Ga
As基板１にショットキ接触するショットキゲート電極３
が形成されている。このショットキゲート電極３を挟ん
で、ＳｉなどのＮ型不純物を高濃度に拡散した一対のＮ
⁺型高濃度不純物領域４，５がGaAs基板１内に形成され
ている。この一対のＮ⁺型高濃度不純物領域４，５には
ソースおよびドレイン用の電極６，７が形成されてい
る。この電極６，７は、Ｎ⁺型高濃度不純物領域４，５
にオーミック接触するものである。

【０００４】この構成では、ショットキゲート電極３に
印加される電圧により、ショットキゲート電極３とGaAs
基板１との界面付近に形成される空乏層９の広がりを制
御できる。これにより、ソース−ドレイン間に流れる電
流が制御される。ショットキゲート電極３および電極
６，７が形成されたGaAs基板１の表面には、このGaAs基
板の表面の変質を防止するための表面保護膜８が形成さ
れている。GaAsは空気中の酸素と容易に結びつき易い不
安定な物質であるため、装置の特性を一定に保持するた
めには、表面保護膜８は不可欠である。

【０００５】この表面保護膜８には、一般に、プラズマ
ＣＶＤ（化学的気相成長法）により低温環境下（２００
℃〜４００℃）で形成した、ＳｉＯ₂膜、ＳｉＮ膜また
はＳｉＯＮ膜が従来から用いられてきた。

【０００６】

【発明が解決しようとする課題】しかし、表面保護膜８
にＳｉＯ₂膜を適用すると、GaAs基板１の表面付近のGa
Asと表面保護膜８中の酸素とが結びつき、不所望な表面
酸化膜が形成され易い。そのため、界面準位が多く発生
することになり、装置の特性の劣化を招くという問題が
ある。すなわち、Ｎ型活性領域２を流れる電流値がドリ
フトしたりする。

【０００７】また、表面保護膜８にＳｉＮ膜を適用した
場合には、長期間に渡って装置を動作させているうち
に、ゲート電極３の下端部近傍からのゲートリーク電流
が増加してくることが経験的に判っている。そのため、
表面保護膜８にＳｉＮ膜を適用すると、装置の信頼性が
悪化するという問題がある。さらに、いずれの材料の表
面保護膜８もプラズマＣＶＤ法により形成されるため、
その形成時にGaAs基板１にダメージが与えられる。しか
も、表面保護膜８は、装置の製造工程中の最終工程にお
いて形成され、その後は熱処理も行われないから、基板
１に与えられたダメージは、そのまま残留することにな
る。このため、表面保護膜８を形成することで、装置の
特性が劣化するという問題があった。

【０００８】そこで、本発明の目的は、上述の技術的課
題を解決し、装置の特性を良好にすることができ、ま
た、装置の信頼性を向上することができる化合物半導体
装置およひその製造方法を提供することである。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の化合物半導体装置は、化合物半導体基板
と、この化合物半導体基板の表面を被覆するように形成
され、所定位置に電極形成用の孔を有するとともに、膜
中に水素を含む窒化膜と、上記電極形成用の孔内に形成
され、上記化合物半導体基板の表面に接触するととも
に、上記電極形成用の孔の縁部との間に所定の隙間が生
じるように形成された電極と、この電極と上記電極形成
用の孔の縁部との間の隙間に埋め込まれた酸化窒化膜と
を含むことを特徴とする。

【００１０】また、本発明の化合物半導体装置の製造方
法は、化合物半導体基板の表面に、ＥＣＲプラズマＣＶ
Ｄ法によって、膜中に水素を含む窒化膜を形成する工程
と、この窒化膜の所定位置に電極形成用の孔を形成する
工程と、この電極形成用の孔内に、この電極形成用の孔
の縁部との間に隙間が生じるように電極を形成する工程
と、この電極と上記電極形成用の孔の縁部との間の隙間
に酸化窒化膜を埋め込む工程とを含むことを特徴とす
る。

【００１１】

【作用】本発明によれば、化合物半導体基板の表面は、
水素を含んだ窒化膜で被覆される。このため、たとえ化
合物半導体基板の表面付近で酸化物が生成したとして
も、この酸化物は窒化膜中の水素により還元される。こ
れにより、化合物半導体基板の表面に表面酸化膜が形成
されることを防止できるから、不所望な界面準位が形成
されることがない。

【００１２】一方、電極が形成される位置には、上記の
窒化膜に電極形成用の孔が形成される。そして、この孔
内に電極が形成され、この電極と窒化膜との間には隙間
が設けられる。この隙間には、酸化窒化膜が埋め込まれ
る。これにより、電極の近傍の化合物半導体基板の表面
を窒化膜で被覆した場合に生じるリーク電流の増大の問
題が解決される。

【００１３】なお、水素を含む窒化膜は、ＥＣＲプラズ
マＣＶＤ法により形成することができる。

【００１４】

【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図１は本発明の一実施例の化合
物半導体装置であるGaAsショットキゲート型電界効果ト
ランジスタ（以下「ＭＥＳＦＥＴ」という。）の基本的
な構成を示す断面図である。GaAs基板１１の表面付近の
所定領域には、ＳｉなどのＮ型不純物を拡散して形成し
たＮ型活性領域１２が形成されている。このＮ型活性領
域１２においてGaAs基板１１の表面には、このGaAs基板
１１にショットキ接触するショットキゲート電極１３が
形成されている。このショットキゲート電極１３を挟ん
で、Ｎ型不純物を高濃度に拡散して形成した一対のＮ⁺
型高濃度不純物領域１４，１５が形成されている。この
一対のＮ⁺型高濃度不純物領域１４，１５の表面には、
それぞれ、ソースおよびドレイン電極１６，１７が形成
されている。このソースおよびドレイン電極１６，１７
は、Ｎ⁺型高濃度不純物領域１４，１５にオーミック接
触するものである。

【００１５】ショットキゲート電極１３への印加電圧の
高低により、このショットキゲート電極１３とGaAs基板
１１との界面近傍に形成される空乏層１９の広がりを制
御できる。これにより、ソース−ドレイン間の電流が制
御される。GaAs基板１１の表面は、ＳｉＮ膜１８で被覆
されている。このＳｉＮ膜１８はＥＣＲ（電子サイクロ
トロン共鳴）プラズマＣＶＤ法により形成された膜であ
り、膜中に未反応の水素を多量に含んだものである。こ
のＳｉＮ膜１８には、ショットキゲート電極１３ならび
にソースおよびドレイン電極１６，１７を形成すべき位
置に、それぞれ、孔２１，２２，２３が形成されてい
る。この孔２１，２２，２３は、電極１３，１６，１７
よりも若干大きく形成されており、その縁部と電極１
３，１６，１７との間には隙間２４，２５，２６が形成
されている。

【００１６】基板１１の全面にはさらにＳｉＯＮ膜２０
が形成されており、このＳｉＯＮ膜２０は隙間２４，２
５，２６内にも埋め込まれている。この構成によれば、
GaAs基板１１の表面はＳｉＮ膜１８で覆われており、し
かも、このＳｉＮ膜１８は膜中に多量の水素を含んでい
る。そのため、たとえGaAs基板１１の表面で酸化物が生
成しても、この酸化物はＳｉＮ膜１８中の水素により還
元される。したがって、GaAs基板１１の表面に表面酸化
膜が形成されたりすることがないから、不所望な界面準
位が生成したりすることはない。

【００１７】一方、ショットキゲート電極１３および電
極１６，１７とＳｉＮ膜１８との間には隙間２４，２
５，２６が形成されており、そこにはＳｉＯＮ膜２０が
埋め込まれている。すなわち、ショットキゲート電極１
３の下端部近傍のGaAs基板１１の表面はＳｉＮ膜ではな
く、ＳｉＯＮ膜２０により被覆されている。これによ
り、ゲートリーク電流の増加を効果的に抑制することが
できる。

【００１８】このように、不所望な界面準位が生成した
りすることがなく、ゲートリーク電流の増加も抑制され
るから、本実施例のＭＥＳＦＥＴは良好な特性を有する
ことができるととも、高い信頼性を有することができ
る。しかも、ＳｉＯＮとGaAsとの熱膨張係数は近似して
いるため、ショットキゲート電極１３とGaAs基板１１と
の間に大きな応力が作用することがない。したがって、
ＭＥＳＦＥＴの特性の変動が抑制される。

【００１９】なお、ＳｉＯＮ膜１８は、たとえばプラズ
マＣＶＤ法により形成されるが、このときに隙間２４，
２５，２６からGaAs基板１１に加わるダメージは、装置
の特性を劣化させる原因とはならない。なぜなら、Ｎ⁺
高濃度不純物領域１４，１５は電極１６，１７を低抵抗
で接続するための領域に過ぎず、また、ショットキゲー
ト電極１３の近傍の領域は空乏層１９が形成されるの
で、もともと電流が流れる領域ではないからである。

【００２０】図２乃至図４は上記のＭＥＳＦＥＴの製造
方法を工程順に示す断面図である。先ず、図２(a) に示
すように、GaAs基板１１の表面にＥＣＲプラズマＣＶＤ
法によりＳｉＮ膜１８が形成される。このＳｉＮ膜１８
の形成時には、Ｎ₂ガスとＳｉＨ₄ガスとが原料ガスと
して用いられる。このようにして形成されたＳｉＮ膜１
８中には未反応の水素が多量に含まれている。ＳｉＮ膜
１８を形成する際の主な条件は次のとおりである。

【００２１】基板温度・・・・２０〜４０℃ ガス圧・・・・０．１〜０．３Torr ガス流量比・・・・ＳｉＨ₄：Ｎ₂＝１：１次に、図２(b) に示すように、Ｎ⁺型高濃度不純物領域
１４，１５に対応したレジスト３１がパターン形成さ
れ、このレジスト３１をマスクとしてＮ型不純物として
のＳｉイオンが高濃度に注入される。

【００２２】さらに、レジスト３１が剥離された後に、
図２(c) に示すように、Ｎ型活性領域１２に対応したレ
ジスト３２がパターン形成される。そして、このレジス
ト３２をマスクとしてＳｉイオンが低濃度で注入され
る。このイオン注入の後には、レジスト３２が剥離さ
れ、さらに、窒素雰囲気中において７８０℃〜８００℃
の高温下でアニール処理が行われる。これにより、図２
(d) に示すように、注入されたＳｉイオンが活性化さ
れ、Ｎ型活性領域１２およびＮ⁺型高濃度不純物領域１
４，１５が形成される。このとき、同時に、GaAs基板１
１とＳｉＮ膜１８との界面に存在するGaAsの酸化物が、
ＳｉＮ膜１８中のＨ₂により還元されて除去される。

【００２３】ＥＣＲプラズマ法によりＳｉＮ膜１８が形
成されたときにGaAs基板１１に与えられたダメージは、
注入イオンの活性化のための上記のアニール処理により
修復される。この状態から、図３(e) に示すように、レ
ジスト３３がパターン形成され、このレジスト３３をマ
スクとしたエッチングによって電極形成用孔２２，２３
が形成される。このときにレジスト３３に形成される電
極形成用孔２２，２３に対応した窓３４，３５は、GaAs
基板１１に近づくほど断面積が漸増するような逆テーパ
ー形状を有している。このような逆テーパー形状の窓３
４，３５は、いわゆるイメージリバース方式によって形
成することができる。このイメージリバース方式につい
ては後述する。

【００２４】図３(e) の状態から、次に、GaAs基板１１
に向けて、垂直にオーミック金属が蒸着されてオーミッ
ク金属層３６が形成され、図３(f) の状態となる。金属
を垂直に蒸着させるには、たとえば、電子ビーム加熱式
蒸着法や抵抗加熱式蒸着法を用いればよい。オーミック
金属層３６は、たとえば下層側にAuGe（たとえば４００
０Å）を堆積させ、上層側にNi（たとえば５０Å）を堆
積させた２層構造の膜である。

【００２５】レジスト３３に形成された窓３４，３５が
逆テーパー形状であるため、オーミック金属層３６を垂
直蒸着により堆積させた図３(f) の状態では、電極形成
用孔２２，２３に形成されたオーミック金属層３６と電
極形成用孔２２，２３との間には隙間２５，２６が形成
される。この隙間２５，２６は、１００Å〜１０００Å
程度となるようにすることが好ましい。この隙間２５，
２６の制御は、レジスト３３の層厚を制御することによ
り行える。これは、窓３４，３５におけるレジスト２２
の上面部の電極形成用孔２２，２３からの迫り出し量
は、レジスト３３の層厚に依存するからである。

【００２６】また、露光量やレジストのベーキング温度
・時間などの露光条件を変化させると、レジストの逆テ
ーパー形状部の角度を変化させることができるから、レ
ジスト３３を形成するときの露光条件によって隙間２
５，２６を制御することもできる。図３(f) の状態か
ら、リフトオフ法によりレジスト３３とともにレジスト
３３上のオーミック金属層３６が除去される。そして、
電極形成用孔２２，２３内に残されたオーミック金属層
３６にアロイ処理が施され、Ｎ⁺型高濃度不純物領域１
４，１５にオーミック接触する電極１６，１７が形成さ
れる。アロイ処理は、たとえば、Ｎ₂雰囲気中で４５０
℃程度の温度下で５分〜１０分間熱処理することにより
行える。

【００２７】この状態から、次に、図３(g) に示すよう
に、レジスト３８がパターン形成される。このレジスト
３８も上述のイメージリバース方式によりパターニング
されたもので、電極形成用孔２１に対応した逆テーパー
形状の窓３９を有している。電極形成用孔２１は、この
レジスト３８をマスクとしたエッチングにより形成され
る。

【００２８】次に、図４(h) に示すように、垂直蒸着法
により、ゲート金属層４０が堆積させられる。このゲー
ト金属層４０は、たとえば、下層をＴｉ層（１０００
Å）、中層をＰｔ層（５００Å）、上層をＡｕ（２５０
０Å）などとした３層構造の膜である。この後に、図４
(i) に示すように、レジスト３８とともにその上のゲー
ト金属層４０がリフトオフされ、電極形成用孔２１内に
は、Ｎ型活性層１２にショットキ接触するショットキゲ
ート電極１３が形成される。このショットキゲート電極
１３と電極形成用孔２１の縁部との間には、隙間２４が
形成されている。この隙間２４は、１００Å〜１０００
Åとなるようにすることが好ましい。この隙間２４は、
上記の隙間２５，２６の場合と同様の方法で制御でき
る。

【００２９】この状態から、次に、図４(j) に示すよう
に、GaAs基板１１の全面にＳｉＯＮ膜２０がプラズマＣ
ＶＤ法によって形成される。このとき、電極形成用孔２
１，２２，２３の各縁部と電極１３，１６，１７との間
の隙間２４，２５，２６に、ＳｉＯＮ膜２０が入り込む
ことになる。このようにして、図１に示されたＭＥＳＦ
ＥＴが得られる。

【００３０】図５は上述のイメージリバース方式につい
て説明するための簡略化した断面図である。まず、図５
(a) に示すように基板５１の表面にポジ型レジスト６０
を塗布し、図５(b) に示すように窓開けすべき領域にマ
スク５２を施して露光する。この状態で現像処理を行う
と、図５(f) のように断面が台形上のレジストパターン
が得られる。

【００３１】イメージリバース方式では、図５(b) の状
態から直ちに現像処理を行うのではなく、この状態か
ら、ＮＨ₃ガスおよびアミンガス雰囲気中で熱処理が施
される（または、単なる熱処理のみでもよい。）。この
処理により、図５(b) の工程で露光された領域５３のレ
ジスト６０は、その後に露光および現像処理を受けても
溶解しにくい物質に変化する。

【００３２】そこで、図５(d) に示すように、全面露光
が施される。そして、その後に現像処理を行うと、図５
(e) に示すように、図５(b) の露光工程では遮蔽されて
いた領域５４のレジスト６０が溶解する。すなわち、図
５(f) の場合とは全く逆の状態のレジストパターンが得
られる。このレジストパターンは、最初の露光工程にお
いてマスク５２で遮蔽された部分に逆テーパー形状の窓
５５を有することになる。

【００３３】以上のように本実施例の製造方法において
は、GaAs基板１１を被覆するＳｉＮ膜１８はＥＣＲプラ
ズマＣＶＤ法で形成されるから、その膜中に未反応の水
素を多量に含ませることができる。しかも、その形成時
にGaAs基板１１に加わったダメージは、GaAs基板１１に
注入された不純物イオンを活性化するためのアニール処
理の際に、同時に修復される。このとき、同時に、GaAs
基板１１とＳｉＮ膜１８との界面に存在するGaAs酸化物
が、ＳｉＮ膜１８中のＨ₂により還元されて除去され
る。

【００３４】さらに、逆テーパー形状の窓を有するレジ
ストをパターン形成し、その状態でGaAs基板１１に向け
て金属を垂直に蒸着することで、電極１３，１６，１７
とＳｉＮ膜１８との間の隙間２４，２５，２６が確保さ
れる。このようにして、図１に示す構造のＭＥＳＦＥＴ
が得られる。しかも、このＭＥＳＦＥＴは良好な特性を
有することができ、また、その信頼性も良好なものとす
ることができる。

【００３５】本発明の実施例の説明は以上のとおりであ
るが、本発明は上記の実施例に限定されるものではな
い。たとえば、上記の実施例では、電極形成用孔の縁部
と電極との間に隙間を設けるために、逆テーパー形状の
窓を有するレジストを形成し、その状態で基板に垂直な
方向から金属を蒸着して電極を形成することとしてい
る。しかし、窒化膜に形成される電極形成用孔と電極と
の間の隙間を確保するには、他にも、たとえばＳｉＮ膜
を等方的なプラズマエッチングやウェットエッチングに
よってオーバーエッチングするような方法を採用するこ
ともできる。

【００３６】また、上記の実施例では、化合物半導体と
してGaAsを例にとったが、本発明は他にも、たとえばＩ
ｎＰのような化合物半導体を用いた装置にも適用するこ
とができる。その他、本発明の要旨を変更しない範囲で
種々の設計変更を施すことができる。

【００３７】

【発明の効果】以上のように本発明によれば、化合物半
導体基板の表面を被覆する窒化膜中には水素が含まれて
いるため、化合物半導体基板の表面に表面酸化膜が形成
されることが防止される。これにより、不所望な界面準
位が現れることを防止できる。したがって、本発明の化
合物半導体装置は良好な特性を有することができる。

【００３８】一方、化合物半導体基板に接触する電極と
窒化膜との間には隙間が設けられ、この隙間には酸化窒
化膜が埋め込まれる。すなわち、電極の近傍の化合物半
導体基板の表面は窒化膜で覆われていない。これによ
り、長期間に渡って本発明の化合物半導体装置を使用し
た場合でも、リーク電流が増大することがない。したが
って、本発明の化合物半導体装置は良好な信頼性を有す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるGaAsショットキゲート
型電界効果トランジスタの構成を示す断面図である。

【図２】上記GaAsショットキゲート型電界効果トランジ
スタの製造方法を工程順に示す断面図である。

【図３】図２の工程に続く製造工程を工程順に示す断面
図である。

【図４】図３の工程に続く製造工程を工程順に示す断面
図である。

【図５】逆テーパー形状の窓を有するレジストを形成す
るためのいわゆるイメージリバース方式を説明するため
の断面図である。

【図６】従来のGaAsショットキゲート型電界効果トラン
ジスタの構成を示す断面図である。

【符号の説明】

１１ GaAs基板１２Ｎ型活性領域１３ショットキゲート電極１６電極１７電極１８水素を多量に含むＳｉＮ膜２０ＳｉＯＮ膜２１電極形成用孔２２電極形成用孔２３電極形成用孔

Claims

【特許請求の範囲】

【請求項１】化合物半導体基板と、この化合物半導体基板の表面を被覆するように形成さ
れ、所定位置に電極形成用の孔を有するとともに、膜中
に水素を含む窒化膜と、上記電極形成用の孔内に形成され、上記化合物半導体基
板の表面に接触するとともに、上記電極形成用の孔の縁
部との間に所定の隙間が生じるように形成された電極
と、この電極と上記電極形成用の孔の縁部との間の隙間に埋
め込まれた酸化窒化膜とを含むことを特徴とする化合物
半導体装置。
【請求項２】化合物半導体基板の表面に、ＥＣＲプラズ
マＣＶＤ法によって、膜中に水素を含む窒化膜を形成す
る工程と、この窒化膜の所定位置に電極形成用の孔を形成する工程
と、この電極形成用の孔内に、この電極形成用の孔の縁部と
の間に隙間が生じるように電極を形成する工程と、この電極と上記電極形成用の孔の縁部との間の隙間に酸
化窒化膜を埋め込む工程とを含むことを特徴とする化合
物半導体装置の製造方法。