JPH0645277A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH0645277A JPH0645277A JP4196697A JP19669792A JPH0645277A JP H0645277 A JPH0645277 A JP H0645277A JP 4196697 A JP4196697 A JP 4196697A JP 19669792 A JP19669792 A JP 19669792A JP H0645277 A JPH0645277 A JP H0645277A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- film
- semiconductor device
- sio
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 オーミック電極形成時にＳｉＯ2膜／ＧａＡ
ｓ界面の密着性の劣化を抑えた化合物半導体装置の製造
方法を提供する。 【構成】 オーミック電極８下に耐熱性金属４を有する
ことによって、ＳｉＯ 2膜５開口時にＲＩＥ法が使用で
き、ＳｉＯ2膜５／ＧａＡｓ１界面の密着性を損なうこ
となくオーミック電極８が形成できる。その結果半導体
装置内に不要な局所的高電界が発生するのを抑えること
ができる。
ｓ界面の密着性の劣化を抑えた化合物半導体装置の製造
方法を提供する。 【構成】 オーミック電極８下に耐熱性金属４を有する
ことによって、ＳｉＯ 2膜５開口時にＲＩＥ法が使用で
き、ＳｉＯ2膜５／ＧａＡｓ１界面の密着性を損なうこ
となくオーミック電極８が形成できる。その結果半導体
装置内に不要な局所的高電界が発生するのを抑えること
ができる。
Description
【０００１】
【産業上の利用分野】この発明は、安定なオーミック電
極を形成し、半導体装置内に不均一な高電界が発生する
ことを抑えた化合物半導体装置の製造方法に関する。
極を形成し、半導体装置内に不均一な高電界が発生する
ことを抑えた化合物半導体装置の製造方法に関する。
【０００２】
【従来の技術】ここでは化合物半導体装置としてガリウ
ム砒素（ＧａＡｓ）による電界効果トランジスタ（ＦＥ
Ｔ）の場合を例にとり説明する。
ム砒素（ＧａＡｓ）による電界効果トランジスタ（ＦＥ
Ｔ）の場合を例にとり説明する。
【０００３】図３は、従来のＦＥＴの製造方法を示す図
で、まず半絶縁性ＧａＡｓ基板９上に例えばＳｉ29イオ
ンを加速３０（ｋｅＶ）、ドーズ量７．０×１０12（ｃ
ｍー2）イオン注入しｎ型導電層１０を形成しその後ゲー
ト電極１２を例えば耐熱性金属化合物である。タングス
テンシリサイド（ＷＳｉX）により形成する(同図
(ａ))。
で、まず半絶縁性ＧａＡｓ基板９上に例えばＳｉ29イオ
ンを加速３０（ｋｅＶ）、ドーズ量７．０×１０12（ｃ
ｍー2）イオン注入しｎ型導電層１０を形成しその後ゲー
ト電極１２を例えば耐熱性金属化合物である。タングス
テンシリサイド（ＷＳｉX）により形成する(同図
(ａ))。
【０００４】その後前記ｎ型導電層１０より高濃度のｎ
型導電層（ｎ+）１１を例えばＳｉ2 8イオンを加速１０
０（ｋｅＶ）、ドーズ量５．０×１０13（ｃｍー2）イオ
ン注入して形成する。更にこれらの全面に二酸化珪素膜
（ＳｉＯ2）１３を１０００（Ａ）、その上に例えばタ
ングステンシリコンナイトライド（ＷＳｉＮ）を１００
０（Ａ）堆積し、８２０℃１５分アニールして１０、１
１の導電層を活性化させる。
型導電層（ｎ+）１１を例えばＳｉ2 8イオンを加速１０
０（ｋｅＶ）、ドーズ量５．０×１０13（ｃｍー2）イオ
ン注入して形成する。更にこれらの全面に二酸化珪素膜
（ＳｉＯ2）１３を１０００（Ａ）、その上に例えばタ
ングステンシリコンナイトライド（ＷＳｉＮ）を１００
０（Ａ）堆積し、８２０℃１５分アニールして１０、１
１の導電層を活性化させる。
【０００５】次にＷＳｉＮ膜を除去してから全面に窒化
珪素膜（ＳｉＮx）１４を３０００（Ａ）堆積させた
後、レジストにて所定の部分を反応性イオンエッチング
法（ＲＩＥ法）でＳｉＮx膜を、更に緩衝フッ化水素
（ＢＨＦ）液によってＳｉＯ2膜を開口し、全面にＡｕ
Ｇｅ／Ｎｉを蒸着し、前記レジストをリフトオフする。
この後例えばＡｒ雰囲気、温度４５０℃で熱処理し基板
と電極を反応させ、オーミック電極１５を形成する（同
図（ｂ））。
珪素膜（ＳｉＮx）１４を３０００（Ａ）堆積させた
後、レジストにて所定の部分を反応性イオンエッチング
法（ＲＩＥ法）でＳｉＮx膜を、更に緩衝フッ化水素
（ＢＨＦ）液によってＳｉＯ2膜を開口し、全面にＡｕ
Ｇｅ／Ｎｉを蒸着し、前記レジストをリフトオフする。
この後例えばＡｒ雰囲気、温度４５０℃で熱処理し基板
と電極を反応させ、オーミック電極１５を形成する（同
図（ｂ））。
【０００６】
【発明が解決しようとする課題】先に記したように、こ
のオーミック電極を形成する前のＳｉＯ2膜を開口する
際、ＢＨＦ液を使用するのが一般的である。これはＲＩ
Ｅ法でＳｉＯ2膜を開口すると半導体基板にダメージが
入りオーミック電極の抵抗が上昇してしまう可能性が大
きいため、ダメージの入りにくいウェットエッチング法
であるＢＨＦ液が使用されるのである。ここでＳｉＯ2
膜厚をａ（Ａ）、ＳｉＯ2膜のＢＨＦによるエッチング
レートをｂ（Ａ／ｓｅｃ．）とすると単純にはエッチン
グ時間ｔはｔ＝ａ／ｂ（ｓｅｃ．）となるが、実際には
開口を確実にするため数％から数十％オーバーエッチン
グするのが普通である。
のオーミック電極を形成する前のＳｉＯ2膜を開口する
際、ＢＨＦ液を使用するのが一般的である。これはＲＩ
Ｅ法でＳｉＯ2膜を開口すると半導体基板にダメージが
入りオーミック電極の抵抗が上昇してしまう可能性が大
きいため、ダメージの入りにくいウェットエッチング法
であるＢＨＦ液が使用されるのである。ここでＳｉＯ2
膜厚をａ（Ａ）、ＳｉＯ2膜のＢＨＦによるエッチング
レートをｂ（Ａ／ｓｅｃ．）とすると単純にはエッチン
グ時間ｔはｔ＝ａ／ｂ（ｓｅｃ．）となるが、実際には
開口を確実にするため数％から数十％オーバーエッチン
グするのが普通である。
【０００７】ところがこのオーバーエッチングによりＳ
ｉＯ2膜／ＧａＡｓ界面にＢＨＦが侵入してしまう場合
がある。ＢＨＦが侵入してしまった場合、ＳｉＯ2膜／
ＧａＡｓ界面の密着性が低下し、オーミック電極近傍の
ｎ+領域に高抵抗層が生じてしまう。これはＳｉＯ2膜／
ＧａＡｓ界面の密着性が低下したことにより、４５０℃
の熱処理時に基板表面からＧａ原子、Ａｓ原子が抜けて
しまうことによると考えられる。このためＦＥＴ動作時
に図４に示したようにオーミック電極の周囲に空乏層が
生じ、その結果ドレイン側のゲート電極端に高電界が発
生してしまうことがある。そのため図５、６のようにゲ
ート−ドレイン間ショットキー逆方向特性にリークが発
生し易くなり、ひいてはＦＥＴのドレイン耐圧が悪くな
ってしまう。
ｉＯ2膜／ＧａＡｓ界面にＢＨＦが侵入してしまう場合
がある。ＢＨＦが侵入してしまった場合、ＳｉＯ2膜／
ＧａＡｓ界面の密着性が低下し、オーミック電極近傍の
ｎ+領域に高抵抗層が生じてしまう。これはＳｉＯ2膜／
ＧａＡｓ界面の密着性が低下したことにより、４５０℃
の熱処理時に基板表面からＧａ原子、Ａｓ原子が抜けて
しまうことによると考えられる。このためＦＥＴ動作時
に図４に示したようにオーミック電極の周囲に空乏層が
生じ、その結果ドレイン側のゲート電極端に高電界が発
生してしまうことがある。そのため図５、６のようにゲ
ート−ドレイン間ショットキー逆方向特性にリークが発
生し易くなり、ひいてはＦＥＴのドレイン耐圧が悪くな
ってしまう。
【０００８】本発明はかかる点に鑑みてなされたもの
で、オーミック電極形成時にＳｉＯ2膜／ＧａＡｓ界面
の密着性の劣化を抑えた化合物半導体装置の製造方法を
提供する。
で、オーミック電極形成時にＳｉＯ2膜／ＧａＡｓ界面
の密着性の劣化を抑えた化合物半導体装置の製造方法を
提供する。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、ほんはつめいの化合物半導体装置の製造方法は、オ
ーミック電極直下に化合物半導体とオーミック接触する
耐熱性金属を有することを特徴としている。
め、ほんはつめいの化合物半導体装置の製造方法は、オ
ーミック電極直下に化合物半導体とオーミック接触する
耐熱性金属を有することを特徴としている。
【００１０】
【作用】本発明の構成によれば、オーミック電極直下
に、化合物半導体とオーミック接触する耐熱性金属層を
有しているためＳｉＯ2膜を開口する際にＲＩＥ法を用
いることができる。なぜならＲＩＥ法によって開口した
場合、開口部のＧａＡｓ表面にダメージが入る可能性が
あるが、電極下に耐熱性金属層があるためこのダメージ
の影響を相殺できるからである。
に、化合物半導体とオーミック接触する耐熱性金属層を
有しているためＳｉＯ2膜を開口する際にＲＩＥ法を用
いることができる。なぜならＲＩＥ法によって開口した
場合、開口部のＧａＡｓ表面にダメージが入る可能性が
あるが、電極下に耐熱性金属層があるためこのダメージ
の影響を相殺できるからである。
【００１１】ＳｉＯ2膜を開口する際にウェットエッチ
ング法を用いないため、ＳｉＯ2膜／ＧａＡｓ界面の密
着性が低下する可能性がなく、オーミック電極形成後の
熱処理時に高抵抗層が発生することを抑えることができ
る。その結果、例えばＦＥＴの場合、ドレイン側ゲート
端に局所的な高電界がかかることを防ぐことができ、シ
ョットキ−逆方向特性のリークが減少し、ＦＥＴのドレ
イン耐圧が向上する。
ング法を用いないため、ＳｉＯ2膜／ＧａＡｓ界面の密
着性が低下する可能性がなく、オーミック電極形成後の
熱処理時に高抵抗層が発生することを抑えることができ
る。その結果、例えばＦＥＴの場合、ドレイン側ゲート
端に局所的な高電界がかかることを防ぐことができ、シ
ョットキ−逆方向特性のリークが減少し、ＦＥＴのドレ
イン耐圧が向上する。
【００１２】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。
しながら説明する。
【００１３】図１は、この発明の化合物半導体装置の製
造方法を示す断面図である。同図では電界効果トランジ
スタの製造方法を例にとっている。
造方法を示す断面図である。同図では電界効果トランジ
スタの製造方法を例にとっている。
【００１４】まず半絶縁性ＧａＡｓ基板１上に例えばＳ
ｉ29イオンを加速３０（ｋｅＶ）、ドーズ量７．０×１
０12（ｃｍー2）イオン注入しｎ型導電層２ を形成しそ
の後前記ｎ型導電層２より高濃度のｎ型導電層（ｎ+）
３を例えばＳｉ28イオンを加速１２０（ｋｅＶ）、ドー
ズ量５．０×１０13（ｃｍー2）イオン注入して形成する
（同図（ａ））。
ｉ29イオンを加速３０（ｋｅＶ）、ドーズ量７．０×１
０12（ｃｍー2）イオン注入しｎ型導電層２ を形成しそ
の後前記ｎ型導電層２より高濃度のｎ型導電層（ｎ+）
３を例えばＳｉ28イオンを加速１２０（ｋｅＶ）、ドー
ズ量５．０×１０13（ｃｍー2）イオン注入して形成する
（同図（ａ））。
【００１５】その後全面に耐熱性金属であるタングステ
ンシリサイド（ＷＳｉx）を例えば５００（Ａ）堆積
し、レジストを使用してオーミック電極形成領域に耐熱
性金属層４を形成する。ただしここではＧａＡｓ基板と
オーミック接触がとれるようにＷＳｉxのxはx＞０．７
にしておく。次にこれらの全面に二酸化珪素膜（ＳｉＯ
2）５を１０００（Ａ）堆積してからレジストを使用し
てゲート電極領域のＳｉＯ 2膜を開口した後、ゲート金
属として例えばＷＳｉxを全面に１０００（Ａ）堆積
し、８２０℃１５分アニールして２、３の導電層を活性
化させる。、その後所定の寸法に加工してゲート電極７
を形成する。なお、ここでのxはx＜０．６にしておく。
この組成比の範囲ではＧａＡｓとＷＳｉxがショットキ
−接合を形成するからである。次に全面に窒化珪素膜
（ＳｉＮx）６を３０００（Ａ）堆積させた後（同図
（ｂ））、レジストにて所定の部分をＣＦ4ガスを使用
した反応性イオンエッチング法（ＲＩＥ法）でＳｉＮx
膜及びＳｉＯ2膜を開口し、全面にＡｕＧｅ／Ｎｉを蒸
着し、前記レジストをリフトオフする。ここでＣＦ4ガ
スによるＲＩＥのＳｉＮx膜、ＳｉＯ2膜それぞれのエッ
チングレートをα（Ａ／ｓｅｃ．）、β（Ａ／ｓｅ
ｃ．）とすると、開口に要するエッチング時間τはτ＝
３０００／α＋１０００／β（ｓｅｃ．）となるが、開
口部にＳｉＯ2を残さないため、この時間τより数％か
ら数十％オーバーエッチングする。ところが、開口部の
ＳｉＯ2膜の下にはＷＳｉx膜があるため、オーバーエッ
チングしても幾分ＷＳｉx膜が図１（Ｃ）の４に示した
ようにエッチングされるだけで、ＧａＡｓ基板表面を削
らずに開口することができる。この後例えばＡｒ雰囲
気、温度４５０℃で熱処理し基板と電極を反応させ、オ
ーミック電極８を形成する（同図（ｃ））。
ンシリサイド（ＷＳｉx）を例えば５００（Ａ）堆積
し、レジストを使用してオーミック電極形成領域に耐熱
性金属層４を形成する。ただしここではＧａＡｓ基板と
オーミック接触がとれるようにＷＳｉxのxはx＞０．７
にしておく。次にこれらの全面に二酸化珪素膜（ＳｉＯ
2）５を１０００（Ａ）堆積してからレジストを使用し
てゲート電極領域のＳｉＯ 2膜を開口した後、ゲート金
属として例えばＷＳｉxを全面に１０００（Ａ）堆積
し、８２０℃１５分アニールして２、３の導電層を活性
化させる。、その後所定の寸法に加工してゲート電極７
を形成する。なお、ここでのxはx＜０．６にしておく。
この組成比の範囲ではＧａＡｓとＷＳｉxがショットキ
−接合を形成するからである。次に全面に窒化珪素膜
（ＳｉＮx）６を３０００（Ａ）堆積させた後（同図
（ｂ））、レジストにて所定の部分をＣＦ4ガスを使用
した反応性イオンエッチング法（ＲＩＥ法）でＳｉＮx
膜及びＳｉＯ2膜を開口し、全面にＡｕＧｅ／Ｎｉを蒸
着し、前記レジストをリフトオフする。ここでＣＦ4ガ
スによるＲＩＥのＳｉＮx膜、ＳｉＯ2膜それぞれのエッ
チングレートをα（Ａ／ｓｅｃ．）、β（Ａ／ｓｅ
ｃ．）とすると、開口に要するエッチング時間τはτ＝
３０００／α＋１０００／β（ｓｅｃ．）となるが、開
口部にＳｉＯ2を残さないため、この時間τより数％か
ら数十％オーバーエッチングする。ところが、開口部の
ＳｉＯ2膜の下にはＷＳｉx膜があるため、オーバーエッ
チングしても幾分ＷＳｉx膜が図１（Ｃ）の４に示した
ようにエッチングされるだけで、ＧａＡｓ基板表面を削
らずに開口することができる。この後例えばＡｒ雰囲
気、温度４５０℃で熱処理し基板と電極を反応させ、オ
ーミック電極８を形成する（同図（ｃ））。
【００１６】本発明の化合物半導体装置の製造方法では
前記のようにＳｉＯ2をウェットエッチングを用いずに
オーミック電極部を開口するので、ＳｉＯ2膜／ＧａＡ
ｓ界面の密着性が低下せず、オーミック電極周囲に空乏
層が発生する可能性がなくなる。その結果、ＦＥＴの導
電層内部に不要な局所的高電界部が発生せず、図２に示
すようにショットキ−逆方向特性にリークが発生する可
能性が抑えられ、ＦＥＴのドレイン耐圧低下が抑えられ
る。ここではＦＥＴの場合で説明したが、ショットキ−
ダイオ−ド、ｎｐｎダイオードの場合でも同様であるこ
とはいうまでもない。
前記のようにＳｉＯ2をウェットエッチングを用いずに
オーミック電極部を開口するので、ＳｉＯ2膜／ＧａＡ
ｓ界面の密着性が低下せず、オーミック電極周囲に空乏
層が発生する可能性がなくなる。その結果、ＦＥＴの導
電層内部に不要な局所的高電界部が発生せず、図２に示
すようにショットキ−逆方向特性にリークが発生する可
能性が抑えられ、ＦＥＴのドレイン耐圧低下が抑えられ
る。ここではＦＥＴの場合で説明したが、ショットキ−
ダイオ−ド、ｎｐｎダイオードの場合でも同様であるこ
とはいうまでもない。
【００１７】
【発明の効果】本発明の化合物半導体装置の製造方法に
よれば、ＳｉＯ2膜／ＧａＡｓ界面の密着性の低下を抑
えられるので、オーミック電極周囲に空乏層が発生する
ことがなく、導電層内に局所的な高電界が発生せず、例
えばＦＥＴの場合、ショットキー逆方向特性にリークが
発生してドレイン耐圧が低下することを抑えることがで
きる。
よれば、ＳｉＯ2膜／ＧａＡｓ界面の密着性の低下を抑
えられるので、オーミック電極周囲に空乏層が発生する
ことがなく、導電層内に局所的な高電界が発生せず、例
えばＦＥＴの場合、ショットキー逆方向特性にリークが
発生してドレイン耐圧が低下することを抑えることがで
きる。
【図１】本発明の化合物半導体装置の製造方法を示す断
面図
面図
【図２】本発明による化合物半導体電界効果トランジス
タの静特性とショットキー逆方向特性図
タの静特性とショットキー逆方向特性図
【図３】従来例の化合物半導体装置の製造方法を示す断
面図
面図
【図４】ＳｉＯ2膜／ＧａＡｓ界面の密着性が低下した
ときＦＥＴに発生する空乏層の様子を示す図
ときＦＥＴに発生する空乏層の様子を示す図
【図５】従来例の化合物半導体電界効果トランジスタの
ショットキー逆方向特性図を示す図
ショットキー逆方向特性図を示す図
【図６】従来例の化合物半導体電界効果トランジスタの
静特性を示す図
静特性を示す図
１ 半絶縁性ＧａＡｓ基板 ２ ｎ型導電層 ３ ｎ+導電層 ４ 耐熱性金属 ５ ＳｉＯ2膜 ６ ＳｉＮ膜 ７ ゲート電極 ８ オーミック電極 ９ 半絶縁性ＧａＡｓ基板 １０ ｎ型導電層 １１ ｎ+導電層 １２ ゲート電極 １３ ＳｉＯ2膜 １４ ＳｉＮ膜 １５ オーミック電極 １６ ドレイン電極 １７ ゲート電極 １８ ソース電極 １９ 空乏層
Claims (1)
- 【請求項１】化合物半導体の表面が二酸化珪素膜あるい
はその化合物で覆われた化合物半導体装置において、オ
ーミック電極直下に耐熱性金属層を有し、この耐熱性金
属が前記化合物半導体とオーミック接触することを特徴
とした化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196697A JPH0645277A (ja) | 1992-07-23 | 1992-07-23 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196697A JPH0645277A (ja) | 1992-07-23 | 1992-07-23 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645277A true JPH0645277A (ja) | 1994-02-18 |
Family
ID=16362088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4196697A Pending JPH0645277A (ja) | 1992-07-23 | 1992-07-23 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645277A (ja) |
-
1992
- 1992-07-23 JP JP4196697A patent/JPH0645277A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3396579B2 (ja) | Ｎ−型ｈｉｇｆｅｔおよび方法 | |
| JPH0235462B2 (ja) | ||
| US5362658A (en) | Method for producing semiconductor device | |
| JP2001185717A (ja) | 半導体装置及びその製造方法 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JP4850410B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JPH0645277A (ja) | 化合物半導体装置の製造方法 | |
| JP3214453B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2792948B2 (ja) | 半導体装置の製造方法 | |
| JP7438343B2 (ja) | オーミック合金接触領域シーリング層 | |
| JP2000174259A (ja) | 半導体素子の製造方法 | |
| JP2001085448A (ja) | 半導体装置およびその製造方法 | |
| JPH06177157A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH11145157A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPS63246870A (ja) | 化合物半導体装置及び製造方法 | |
| JPH0554269B2 (ja) | ||
| JPH08124939A (ja) | 半導体装置の製造方法 | |
| JPH05326567A (ja) | 化合物半導体装置 | |
| JPH09293735A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05144846A (ja) | 化合物半導体電界効果トランジスタ | |
| JPH0354851B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070227 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100309 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |