DE3043676A1 - Verfahren und vorrichtung zur herstellung von halbleitervorrichtungen - Google Patents

Verfahren und vorrichtung zur herstellung von halbleitervorrichtungen

Info

Publication number
DE3043676A1
DE3043676A1 DE19803043676 DE3043676A DE3043676A1 DE 3043676 A1 DE3043676 A1 DE 3043676A1 DE 19803043676 DE19803043676 DE 19803043676 DE 3043676 A DE3043676 A DE 3043676A DE 3043676 A1 DE3043676 A1 DE 3043676A1
Authority
DE
Germany
Prior art keywords
substrate
silicon layer
insulating film
energy beam
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803043676
Other languages
English (en)
Other versions
DE3043676C2 (de
Inventor
Susumu Kawasaki Kohyama
Yoshihide Nagakubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3043676A1 publication Critical patent/DE3043676A1/de
Application granted granted Critical
Publication of DE3043676C2 publication Critical patent/DE3043676C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Description

Verfahren und Vorrichtung zur Herstellung von Halbleitervorrichtungen
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Herstellung einer Halbleitervorrichtung, speziell ein Verfahren und eine Vorrichtung zur Herstellung einer Halbleitervorrichtung, durch welches bzw. bei der der Höhenunterschied zwischen einer Elementzone und einer Elementisolierzone oder !eldoxid-Filmzone vermindert ist.
Bei einer Halbleitervorrichtung wird zwischen den Halbleiterelementen ein Isolierfilm ausgebildet, um ein Element von dem anderen Element elektrisch zu isolieren. Die an die verschiedenen Elemente angeschlossenen leiter oder Drähte sind auf dem Isolierfilm angeordnet, um eine Elementisolation zu realisieren. Gemäß Fig. 1 ist beispielsweise ein Transistorbauelement gezeigt, mit einer Transistorelementzone A mit einem Sourcebereich 2 und einem Drainbereich 3» die in einem Halbleitersubstrat 1 ausgebildet sind, weiter mit einem Gateoxidfilm 4 und mit einer darauf angeordneten Steuerelektrode 5» wobei diese Anordnung von einem Isolierfilm 6 umgeben ist, der aus SiO2 bestehen kann, um auf dem Substrat 1 eine Element-Isolation zu erreichen. Der Isolierfilm 6 zur Erzielung einer Element-Isolation bildet somit eine Elementisolierzone B, um dadurch das eine Element von
130038/0589
dem benachbarten anderen Element elektrisch zu isolieren. Das Vorhandensein des dicken Isolierfilms führt unweigerlich zu einem Höhenunterschied zwischen der Elementzone A und der Elementisolierzone B. Wenn daher auf einem Isolierfilm 7 eine Aluminiumverbindung oder -verdrahtung 8 vorgesehen wird, besteht eine große Gefahr, daß die Verbindung bzw. der Draht 8 an dem abgestuften Abschnitt bricht, der durch den Höhenunterschied erzeugt wird. Dadurch wird jedoch ein einschneidendes Problem hinsichtlich der Zuverlässigkeit und hinsichtlich der Massenproduzierbarkeit der Halbleitervorrichtung verursacht. In Verbindung mit der large scale-Integrationstechnik einer Halbleitervorrichtung wird speziell die Musterbreite der Drahtverbindung als auch die Dicke derselben vermindert, so daß das Auftreten eines Bruches oder Verbindungsunterbrechung der Verdichtung zu einem noch ernsteren Problem wird.
Es ist Aufgabe der vorliegenden Erfindung, das zuvor angedeutete Problem zu lösen und eine Halbleitervorrichtung zu schaffen, deren Oberfläche dadurch geglättet ist, indem der Höhenunterschied zwischen einer Elementzone und einer Elementisolierzone vermindert ist.
Zur Lösung dieser Aufgabe schafft die Erfindung ein Verfahren zur Ausbildung einer Schicht aus Halbleitermaterial, wie beispielsweise aus Silizium nur an einer freiliegenden Fläche des Halbleitersubstrats, die von einem Isolierfilm umgeben ist, wie beispielsweise einem Isolierfilm aus SiOg oder PSG- zur Erzielung einer Element-Isolation, was durch eine Beaufschlagung des Halbleitersubstrats mit einem Energiestrahl erreicht wird. Die Ausbildung der Siliziumschicht lediglich auf der freiliegenden Fläche des Halbleitersubstrate kann dadurch realisiert werden, indem man einen Energiestrahl nach der Ausbildung einer Polysilizium-Schicht auf die gesamte Fläche des Substrats auftreffen läßt, wobei
1 30038/0589
der Isolierfilm für die Element-Isolation auf dem Substrat vorhanden ist oder indem man einen Energiestrahl während der Ausbildung der Polysilizium-Schicht auf dem Substrat durch Gasphasen-Wachstum auf das Substrat leitet.
Nach der vorliegenden Erfindung kann somit eine Siliziumschicht einer einkristallinen Struktur oder einer damit verwandten Struktur lediglich auf der freiliegenden Fläche des Substrats ausgebildet werden, die von dem Isolierfilm für eine Element-Isolation umgeben ist. Dadurch kann der Höhenunterschied zwischen der Elementzone und der Elementisolierzone vermindert werden oder im wesentlichen ausgeschaltet werden, wobei die Halbleiterelemente durch Eindiffundierung einer Verunreinigung in die Siliziumschicht hergestellt werden können.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt:
Fig. 1 eine Schnittdarstellung einer bekannten Halbleitervorrichtung mit einem großen Höhenunterschied zwischen einer Halbleiterelementzone und einer Elementisolierzone;
Fig. 2 bis 4 Schnittdarstellungen zur Veranschaulichung verschiedener Prozesse entsprechend einem Verfahren zur Herstellung einer Halbleitervorrichtung mit vermindertem Höhenunterschied gemäß einem Ausführungsbeispiel nach der vorliegenden Erfindung; und
Fig. 5 eine schematische Schnittdarstellung einer Ausführungsform eines Gerätes zur Durchführung des Verfahrens nach der Erfindung.
130038/0589
- y-
Im folgenden wird ein Ausführungsbeispiel mit Merkmalen nach, der Erfindung unter Hinweis auf die Zeichnungen näher erläutert. Gemäß Fig. 2 wird ein SiO2-PiIm mit einer Dicke von ca. 1 μια auf einem Siliziumsubstrat 21 mit Hilfe eines herkömmlichen Verfahrens ausgebildet ι wobei ein SiO2-FiIm 22 zur Erzielung einer Element-Isolation und einer freiliegenden Fläche 23 des Substrats 21 an einem Öffnungsabschnitt des SiOg-Films 22 durch selektives Ätzen ausgebildet werden. Die dann erhaltene Struktur wird in eine Reaktionskammer eingebracht und es wird dann eine Polysiliziumschicht in einer Dicke von ca. 7 000 A auf dem Substrat 21 dadurch ausgebildet! indem man ein Silangas, wie beispielsweise Monosilan in die Kammer einleitet, wobei die Temperatur gemäß einem herkömmlichen Verfahren auf z.B. 6000C gehalten wird. Gleichzeitig mit der Ausbildung der polykristallinen Siliziumschicht entsprechend einem Gasphasen-Wachstum, wird das Substrat 21 mit einem Laserstrahl beaufschlagt. Dies kann derart erfolgen, daß ein dicker oder breiter Laserstrahl die gesamte Fläche des Substrats beaufschlagt oder es kann gemäß einer weiteren Ausftthrungsform das Substrat von einem schmalen Laserstrahl abgetastet werden. Neben einem Laserstrahl können auch andere Energiestrahlen, wie beispielsweise ein Elektronenstrahl, ein Ionenstrahl usw. verwendet werden. Durch die Bestrahlung mit dem Energiestrahl wird lediglich auf der freiliegenden Fläche 23 des Substrats 21 eine Siliziumschicht 24 ausgebildet, wie dies in Fig. 3 veranschaulicht ist.
Es sei darauf hingewiesen, daß das Silizium lediglich auf der freiliegenden Fläche 23 des Substrats 21 niedergeschlagen wird und nicht auf dem Isolierfilm 22, und zwar aufgrund eines Unterschiedes in der thermischen Leitfähigkeit zwischen dem Substrat 21 und dem Isolierfilm 22 aus SiO2. Die an die freiliegende Fläche 23 durch den Energiestrahl abgegebene Wärmeenergie diffundiert nämlich, in das
130038/0589
- y-
• 2-
Substrat 21, wobei keine Beeinflussung des Niederschlag-Vorganges von Silizium stattfindet. Bei dem Isolierfilm 22, der aus SiOp-Material besteht, ergibt sich eine schlechte thermische Leitfähigkeit, so daß also die an den Isolierfilm abgegebene Wärmeenergie nicht zerstreut wird oder wegdiffundiert, sondern sich auf der Fläche konzentriert, so daß das niedergeschlagene Silizium verteilt oder zerstreut wird und sich somit keine Siliziumschicht ausbilden kann. Die Bestrahlungsbedingungen mit dem Energiestrahl können in einem solchen Bereich liegen bzw. so ausgewählt werden, daß sich eine Wärmeenergie ergibt, durch die das Silizium zumindest über dem Isolierfilm für die Element-Isolation zerstreut wird. Bei dem zuvor erläuterten Ausführungsbeispiel wurde beispielsweise ein Laserstrahl mit einer Wellenlänge von 1,06 μπι, einer Schwingfrequenz von 10 kHz, einer Impulsbreite von 200 nsec, einem Strahldurchmesser von 50 μπι, einer Abtastgeschwindigkeit von 80 mm/sec und einer Energiedichte von 6 bis 10 J/cm verwendet .
Geschmolzen und rekristallisiert durch den Energiestrahl besitzt die in der geschilderten Weise hergestellte Siliziumschicht 24 eine einkristalline Struktur oder eine dieser Struktur ähnliche Struktur. Daher kann auch ein herkömmliches Verfahren zur Herstellung einer Halbleitervorrichtung auf der Siliziumschicht 24 zur Anwendung gebracht werden. Beispielsweise wird gemäß Fig. 4 ein Gate-Oxidfilm 25 und eine Steuerelektrode 28 auf der Siliziumschicht 24 ausgebildet und in der Schicht 24 wird ein Sourcebereich 26 und ein Drainbereich 27 ausgebildet. Eine in der geschilderten Weise hergestellte Elementzone liegt im wesentlichen auf der gleichen Höhe wie der Isolierfilm 22 für die Element-Isolation oder der Höhe der Elementisolationszone. Demzufolge kann eine Elektrode oder eine
130038/0589
- st -
Drahtverbindung 30» die über diese Zonen über einem Isolierfilm 29 ausgebildet wird, niemals brechen oder eine Leitungsunterbrechung bilden.
Obwohl der Energiestrahl gleichzeitig mit dem Gasphasen-Wachstum des polykristallinen Siliziums bei dem zuvor erläuterten Ausführungsbeispiel zur Anwendung gebracht wird» kann dies auch nach dem Gasphasen-Wachsturn der polykristallinen Siliziumschicht erfolgen. In diesem Fall wird eine polykristalline Siliziumschicht auf der gesamten Fläche niedergeschlagen» und zwar inklusive der freiliegenden Substratfläche und dem Isolierfilm für die Element-Isolation. Die polykristalline Siliziumschicht auf dem Isolierfilm für die Element-Isolation wird jedoch zerstreut und sie verschwindet durch die Bestrahlung mit dem Energiestrahl, so daß eine Siliziumschicht mit einer einkristallinen Struktur oder einer damit verwandten Struktur nur auf der freiliegenden Substratfläche zurückbleibt.
Im folgenden soll nun ein Gerät zur Durchführung des Verfahrens nach der Erfindung erläutert werden. Dieses Gerät umfaßt eine Reaktionskammer für das Gasphasenwachstum und Mittel zum Zuführen eines Energiestrahls auf die Flächen der Halbleitersubstrate» die in der Kammer angeordnet sind. Unter Hinweis auf Fig. 5 soll nun ein Ausführungsbeispiel eines solchen Gerätes erläutert werden. Ein Probenauflageteil 42 ist auf dem Boden eines Reaktionsbehälters 41 angeordnet, der eine Reaktionskammer 40 bildet und es sind verschiedene Substrate 43» auf denen ein Isolierfilm für eine Element-Isolation gemäß Fig. 2 ausgebildet werden soll, auf die Unterlage 42 aufgelegt. Eine Heizeinrichtung 44 ist unterhalb des Probeauflagenteils 42 angeordnet und regelt die Temperatur für das Gasphasen-Wachsturn. Eine Einlaßöffnung 45 für ein Gas, wie beispielsweise Silangas, ist
1 30038/0589
am oberen Bereich des Reaktionsbehälters 41 ausgebildet und eine Gasauslaßöffnung 46 befindet sich am Bodenbereich des Behälters 41. Am oberen Bereich des Reaktionsbehälters 41 ist ein EnergieStrahlgenerator 47 befestigt, wie beispielsweise ein Nd:YAG-Lasergenerator von einem Dauer-Q-Schalttyp. Wenn der Strahldurchmesser zu klein ist, um die gesamte Fläche jeder Probe gleichzeitig zu bestrahlen, so wird die gesamte Probenfläche mit dem Energiestrahl abgetastet, und zwar unter Verwendung einer Strahlablenkeinrichtung 48, wie beispielsweise eines Laserreflektors.
Erfindungsgemäß kann nun eine Siliziumschicht mit einer einkristallinen Struktur oder einer damit verwandten Struktur einfach dadurch auf einer freiliegenden Fläche des Substrats ausgebildet werden, die von einem Isolierfilm für eine Element-Isolation umgeben ist. Durch die Ausbildung eines Halbleiterelements auf der Siliziumschicht wird der Höhenunterschied zwischen einer Elementzone und einer Elementisolierzone beseitigt, so daß dadurch nicht mehr die Gefahr eines Bruches der Aluminiumdrahtverbindung oder -drahtverbindungen besteht. Trotz der Verminderung der Dicke der Aluminiumdrahtverbindungen und trotz Verminderung der Breite dieser Verbindungen entsprechend einer large scale-Integrationstechnik kann ein Brechen oder eine Unterbrechung der Leitungsverbindungen nicht mehr so einfach auftreten und es wird im Endeffekt die Zuverlässigkeit der hergestellten Halbleitervorrichtung wesentlich verbessert. Darüber hinaus läßt sich durch geeignete Auswahl der Materialien für den Isolierfilm zur Erzielung einer Element-Isolation und der Siliziumschicht auf der freiliegenden Substratfläche die Wirksamkeit der Element-Isolation der Isolierzone erhöhen, wobei gleichzeitig die Gesamtgröße reduziert werden kann und die large scale-Integrationstechnik einfacher gestaltet wird.
130038/0589
Zusammenfassend wird also erfindungsgemäß bei einem Gasphasen-Wachstum einer Polysilizium-Schicht auf einem Halbleiter sub st rat eine Siliziumschicht mit einkristalliner Struktur oder einer damit verwandten Struktur in einfacher Weise auf einer freiliegenden Fläche des Substrats ausgebildet» die von einem Isolierfilm für eine Element-Isolation umschlossen ist» was durch Beaufschlagung des Substrats mit einem Energiestrahl erreicht wird. Eine Halbleitervorrichtung, die durch Ausbildung eines Bauelements» wie beispielsweise eines MOS-Transistors auf der Siliziumschicht erhalten wird» zeigt keinerlei Höhenunterschied zwischen einer Elementzone und einer Elementisolierzone» so daß die Gefahr eines Bruches oder einer Verbindungsleitungsunterbrechung ausgeschaltet wird.
130038/0589

Claims (8)

  1. PATENTANSPRÜCHE
    Verfahren zur Herstellung einer Halbleitervorrichtung» ge mäß welchem auf einem Halbleitersubstrat durch Gasphasen-Wachstum eine polykristalline Siliziumschicht niedergeschlagen wird, dadurch gekennzeichnet, daß die gesamte
    Fläche des Halbleitersubstrats, welches einen Isolierfilm zur Erzielung einer Element-Isolation und eine freiliegen de Fläche an einem Öffnungsabschnitt des Isolierfilms auf weist, mit einem Energiestrahl beaufschlagt wird, so daß
    dadurch eine Siliziumschicht lediglich auf der freiliegen den Fläche des Substrats ausgebildet wird und dadurch
    Halbleiterelemente auf der Siliziumschicht ausgebildet
    werden können.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    die gesamte Fläche des Halbleitersubstrats, nachdem die polykristalline Siliziumschicht auf der gesamten Fläche des Substrats niedergeschlagen wurde, mit dem Energiestrahl beaufschlagt wird.
    130038/0589
    — 2 —
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die gesamte Fläche des Halbleitersubstrats mit dem Energiestrahl beaufschlagt wird, während die polykristalline Siliziumschicht auf dem Substrat durch Gasphasen-Wachstum niedergeschlagen wird.
  4. 4. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß der Energiestrahl aus einem laserstrahl, Elektronenstrahl oder einem Ionenstrahl besteht.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß das Halbleitersubstrat aus Silizium besteht und daß der Isolierfilm für die Erzielung einer Element-Isolation aus SiGg oder PSG besteht.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß die Siliziumschicht eine einkristalline Struktur oder eine damit verwandte Struktur aufweist und lediglich auf der freiliegenden Fläche des Substrats ausgebildet wird, die von dem Isolierfilm zur Erzielung einer Elementisolation umgeben ist.
  7. 7. Gerät zur Durchführung eines Gasphasen-Wachstums, bestehend aus einem Reaktionsbehälter mit einem Probenauflageteil für die Abstützung von Halbleitersubstraten, einer unter dem Probenauflageteil angeordneten Heizeinrichtung, einer Gaseinlaßöffnung und einer Gasauslaßöffnung für das Gasphasen-Wachstum, zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß Mittel vorgesehen sind, um die Oberfläche jedes der Halbleitersubstrate auf dem Probenauflageteil mit einem Energiestrahl zu beaufschlagen.
    130038/0589
  8. 8. Gerät nach Anspruch 7» dadurch gekennzeichnet! daß die Einrichtung zur Erzeugung des EnergieStrahls aus einem Lasergenerator und einem Laserreflektor besteht.
    130038/0589
DE3043676A 1979-11-22 1980-11-19 Verfahren zur Herstellung einer einkristallinen Siliziumschicht auf gewünschten Bereichen eines Halbleitersubstrats Expired DE3043676C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15073179A JPS5674921A (en) 1979-11-22 1979-11-22 Manufacturing method of semiconductor and apparatus thereof

Publications (2)

Publication Number Publication Date
DE3043676A1 true DE3043676A1 (de) 1981-09-17
DE3043676C2 DE3043676C2 (de) 1985-06-13

Family

ID=15503173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3043676A Expired DE3043676C2 (de) 1979-11-22 1980-11-19 Verfahren zur Herstellung einer einkristallinen Siliziumschicht auf gewünschten Bereichen eines Halbleitersubstrats

Country Status (4)

Country Link
US (1) US4395433A (de)
JP (1) JPS5674921A (de)
DE (1) DE3043676C2 (de)
GB (1) GB2065369B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3112186A1 (de) * 1980-04-04 1982-01-28 Hitachi, Ltd., Tokyo Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE3219441A1 (de) * 1981-05-25 1982-12-16 Mitsubishi Denki K.K., Tokyo Verfahren zur herstellung von halbleitervorrichtungen

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164219A (ja) * 1982-03-25 1983-09-29 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
US4673592A (en) * 1982-06-02 1987-06-16 Texas Instruments Incorporated Metal planarization process
US4465716A (en) * 1982-06-02 1984-08-14 Texas Instruments Incorporated Selective deposition of composite materials
JPS59195871A (ja) * 1983-04-20 1984-11-07 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法
US4566914A (en) * 1983-05-13 1986-01-28 Micro Power Systems, Inc. Method of forming localized epitaxy and devices formed therein
US4555301A (en) * 1983-06-20 1985-11-26 At&T Bell Laboratories Formation of heterostructures by pulsed melting of precursor material
JPS6089953A (ja) * 1983-10-22 1985-05-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPS60117613A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
US4549913A (en) * 1984-01-27 1985-10-29 Sony Corporation Wafer construction for making single-crystal semiconductor device
US4564403A (en) * 1984-01-27 1986-01-14 Sony Corporation Research Center Single-crystal semiconductor devices and method for making them
US4615765A (en) * 1985-02-01 1986-10-07 General Electric Company Self-registered, thermal processing technique using a pulsed heat source
JPS61196515A (ja) * 1985-02-26 1986-08-30 Mitsubishi Electric Corp 帯域溶融型半導体製造装置
US4681795A (en) * 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
US4674176A (en) * 1985-06-24 1987-06-23 The United States Of America As Represented By The United States Department Of Energy Planarization of metal films for multilevel interconnects by pulsed laser heating
US5324536A (en) * 1986-04-28 1994-06-28 Canon Kabushiki Kaisha Method of forming a multilayered structure
US4847210A (en) * 1988-08-05 1989-07-11 Motorola Inc. Integrated pin photo-detector method
AU5977190A (en) * 1989-07-27 1991-01-31 Nishizawa, Junichi Impurity doping method with adsorbed diffusion source
EP0417456A3 (en) * 1989-08-11 1991-07-03 Seiko Instruments Inc. Method of producing semiconductor device
CA2031253A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Method of producing bipolar transistor
CA2031254A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Doping method of barrier region in semiconductor device
JP2906260B2 (ja) * 1989-12-01 1999-06-14 セイコーインスツルメンツ株式会社 Ｐｎ接合素子の製造方法
JP2920546B2 (ja) * 1989-12-06 1999-07-19 セイコーインスツルメンツ株式会社 同極ゲートｍｉｓトランジスタの製造方法
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
EP0505877A2 (de) * 1991-03-27 1992-09-30 Seiko Instruments Inc. Dotierungsverfahren mittels einer adsorbierten Diffusionsquelle
US5753530A (en) * 1992-04-21 1998-05-19 Seiko Instruments, Inc. Impurity doping method with diffusion source of boron-silicide film

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
US4027053A (en) * 1975-12-19 1977-05-31 Motorola, Inc. Method of producing polycrystalline silicon ribbon
US4155779A (en) * 1978-08-21 1979-05-22 Bell Telephone Laboratories, Incorporated Control techniques for annealing semiconductors
JPS55115341A (en) * 1979-02-28 1980-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4305973A (en) * 1979-07-24 1981-12-15 Hughes Aircraft Company Laser annealed double conductor structure
US4292093A (en) * 1979-12-28 1981-09-29 The United States Of America As Represented By The United States Department Of Energy Method using laser irradiation for the production of atomically clean crystalline silicon and germanium surfaces

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-OS 30 34 078, Pr.T.12.9.79 *
US-Z.: Appl. Phys. Lett., Bd. 35, Nr. 2, 15. Juli 1979, S. 173-175 *
US-Z.: Appl. Phys. Lett., Bd. 35, Nr. 8, 15. Okt. 1979, S. 626-627 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3112186A1 (de) * 1980-04-04 1982-01-28 Hitachi, Ltd., Tokyo Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE3219441A1 (de) * 1981-05-25 1982-12-16 Mitsubishi Denki K.K., Tokyo Verfahren zur herstellung von halbleitervorrichtungen
DE3219441C2 (de) * 1981-05-25 1989-07-20 Mitsubishi Denki K.K., Tokio/Tokyo, Jp

Also Published As

Publication number Publication date
US4395433A (en) 1983-07-26
GB2065369B (en) 1983-12-14
DE3043676C2 (de) 1985-06-13
GB2065369A (en) 1981-06-24
JPS5674921A (en) 1981-06-20

Similar Documents

Publication Publication Date Title
DE3043676A1 (de) Verfahren und vorrichtung zur herstellung von halbleitervorrichtungen
DE1933690C3 (de) Verfahren zum Herstellen eines mindestens bereichsweise einkristallinen Films auf einem Substrat
DE60034548T2 (de) Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE102005038152A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE3231671C2 (de)
DE19904065A1 (de) Verfahren zum Herstellen thermisch stabilen Silizids
DE2917654A1 (de) Anordnung und verfahren zum selektiven, elektrochemischen aetzen
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2351437B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material
DE102004028331B4 (de) Verfahren zum Kristallisieren von Silicium
DE2025611A1 (de)
DE2231891B2 (de) Verfahren zur herstellung einer wannenartigen, amorphen halbleiterschicht
DE1901819B2 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE3134702A1 (de) Verfahren zum ablagern eines films eines schwerschmelzbaren metalls und durch dasselbe hergestelltes produkt
DE2517252A1 (de) Halbleiterelement
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE3301457A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE69535661T2 (de) Verfahren zur Herstellung eines Films für eine Halbleiteranordnung bei niedriger Temperatur
DE3234925A1 (de) Duennschichtvorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification
8126 Change of the secondary classification
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee