DE69535661T2 - Verfahren zur Herstellung eines Films für eine Halbleiteranordnung bei niedriger Temperatur - Google Patents

Verfahren zur Herstellung eines Films für eine Halbleiteranordnung bei niedriger Temperatur Download PDF

Info

Publication number
DE69535661T2
DE69535661T2 DE69535661T DE69535661T DE69535661T2 DE 69535661 T2 DE69535661 T2 DE 69535661T2 DE 69535661 T DE69535661 T DE 69535661T DE 69535661 T DE69535661 T DE 69535661T DE 69535661 T2 DE69535661 T2 DE 69535661T2
Authority
DE
Germany
Prior art keywords
semiconductor substrate
temperature
film
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69535661T
Other languages
English (en)
Other versions
DE69535661D1 (de
Inventor
Bunji Ikoma-shi Mizuno
Kenji Suita-shi Okada
Ichirou Kadoma-shi Nakayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69535661D1 publication Critical patent/DE69535661D1/de
Application granted granted Critical
Publication of DE69535661T2 publication Critical patent/DE69535661T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/484—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using X-ray radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/485—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using synchrotron radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using ion beam radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/487—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using electron radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung. Im Besonderen betrifft sie ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem ein Prozess zum Ausbilden eines Films, der herkömmlicherweise bei einer hohen Temperatur durchgeführt wird, bei einer niedrigen Temperatur durchgeführt werden kann, die ungefähr 250 °C nicht ausschließt.
  • Aus dem Dokument EP-A-0247714 ist bereits ein Verfahren und eine Vorrichtung zum Ausbilden eines metallischen Musters auf der Oberfläche eines Substrats bekannt, wobei ein Prozessgas in eine Prozesskammer geleitet wird, während es durch eine Ionenstrahlerzeugungsvorrichtung bestrahlt wird. Ein Koordinatentisch wird so bereitgestellt, dass ein spezifisches Muster, wie z. B. ein Metallfilm zum Reparieren von Masken, hergestellt werden kann. Die Aufbringtemperaturen werden als niedriger als 25 °C beschrieben.
  • Aus dem Dokument US-A-4509451 ist bereits eine Prozesskammer mit einem Ionenstrahler und einem Gaseinlass für Prozessgas bekannt, wobei Prozessgas bei einer Substrattemperatur, die von 50 °C bis 500 °C variiert, in die Kammer geleitet wird. Es wird bereits in diesem Dokument offengelegt, dass unterschiedliche Filme, wie Halbleiter, dotiert und undotiert, amorph, polykristallin, Siliziumdioxid usw., mit Hilfe dieser Anordnung aufgebracht werden können.
  • Aus dem Dokument M. Lemiti et al., IEEE (1191), Seite 1002 bis 1005, ist ein TECVD-Verfahren bekannt, das vorzugsweise bei 300 °C durchgeführt wird.
  • 7 ist eine schematische Schnittansicht einer Herstellungsvorrichtung, die bei einem herkömmlichen Verfahren zum Herstellen einer Halbleitervorrichtung verwendet wird. Wie in 7 gezeigt wird, umfasst diese Herstellungsvorrichtung eine Kammer 50, die als Vakuum gehalten wird, einen Substrattisch 52, der in der Kammer 50 bereitgestellt wird, um ein Halbleitersubstrat darauf anzuordnen und zu tragen, ein Ausstoßsystem 54 zum Ausstoßen eines Gases in der Kammer 50 und einen Ionenstrahler 58 zum Abstrahlen gewünschter Ionen 56 in Richtung des Substrattisches 52.
  • Der Abriss des herkömmlichen Verfahrens zum Herstellen einer Halbleitervorrichtung, wie zum Beispiel eines MOS-Transistors, wird nun mit Bezugnahme auf die 7 und 8 beschrieben.
  • Zuerst werden gewünschte Ionen 56 durch den Ionenstrahler 58 auf die Oberfläche eines zum Beispiel aus Silizium hergestellten Halbleitersubstrats 60, das auf dem Substrattisch 52 getragen wird, gesprüht, um dadurch eine gewünschte Störstellenschicht 62 auf der Oberfläche des Halbleitersubstrats 60 auszubilden. Dann wird eine Siliziumschicht 64 auf der Störstellenschicht 62 gezüchtet.
  • Nächstfolgend wird das resultierende Halbleitersubstrat 60 in einen Elektroofen (nicht gezeigt) gesetzt und bei einer hohen Temperatur in einer gewünschten Oxidationsatmosphäre belassen. Als Folge wird ein Siliziumoxidfilm 66 auf der Oberfläche der Siliziumschicht 64 ausgebildet. Dann wird das resultierende Halbleitersubstrat 60 in eine CVD-Vorrichtung (nicht gezeigt) gesetzt, in der zum Beispiel eine Gate-Elektrode 68 auf dem Siliziumoxidfilm 66 ausgebildet wird. Auf diese Weise wird ein MOS-Transistor hergestellt.
  • Bei dem vorgenannten herkömmlichen Verfahren wird jedoch das Halbleitersubstrat 60 einer hohen Temperatur beim Ausbilden des Siliziumoxidfilms 66 in dem Elektroofen ausgesetzt. Daher kann die Verteilung, wie eine scharfe Verteilung der Störstellenschicht 62, die in dem vorhergehenden Prozess ausgebildet wird, auf unvorteilhafte Weise verschlechtert werden. Dies wird wie folgt spezifisch beschrieben: Beim Herstellen einer Halbleitervorrichtung wird eine gewünschte Menge einer gewünschten Störstelle zu einem gewünschten Abschnitt eines Halbleitersubstrats, das zum Beispiel aus reinem Siliziumkristall hergestellt ist, hinzugefügt und dann wird das resultierende Halbleitersubstrat einigen Behandlungen bei einer hohen Temperatur, wie einem Prozess zum epitaktischen Züchten eines Kristallfilms, unterzogen.
  • 9 zeigt eine scharfe Verteilung einer Störstelle in der Richtung der Tiefe einer Störstellenschicht, die auf einem Halbleitersubstrat ausgebildet ist. Eine derartige scharfe Verteilung muss über die nachfolgenden Prozesse beibehalten werden. Wenn jedoch die Behandlungstemperatur bei den nachfolgenden Filmausbildungsprozessen hoch ist, wird die Verteilung der Störstelle, sobald sie abgeschieden ist, verändert, was zu einem Problem führt, dass die scharfe Verteilung der Störstelle verdorben wird.
  • Wenn die Behandlungstemperatur bei den nachfolgenden Filmausbildungsprozessen gesenkt wird, entsteht ein anderes Problem, dass kein zufriedenstellender Film ausgebildet werden kann.
  • Des Weiteren verursacht eine hohe Temperatur bei den Filmausbildungsprozessen, neben der Änderung der Verteilung in der Störstellenschicht, noch ein anderes Problem, dass zum Beispiel die Verteilung einer Verbundschicht, wie einer Oxidschicht, einer Nitridschicht und einer Carbidschicht, die bei einem vorhergehenden Prozess ausgebildet werden, nachteilig beeinflusst werden kann.
  • Unter Berücksichtigung der vorgenannten herkömmlichen Probleme ist die Aufgabe der Erfindung das Verwirklichen eines verbesserten Filmausbildungsprozesses. Diese Aufgabe wird durch die Merkmale von Anspruch 1 erfüllt.
  • Auf diese Weise werden alle Schritte zum Ausbilden der Störstellenschicht, die zu dem Kanalbereich auszubilden ist, zum Ausbilden der Isolierschicht, die zu dem Gate-Isolierfilm auszubilden ist, zum Ausbilden der leitenden Schicht, die zu der Gate-Elektrode auszubilden ist, zum Ausbilden des Resist-Musters, zum Ausbilden der Gate-Elektrode und des Gate-Isolierfilms, zum Ausbilden des Kanalbereiches und zum Ausbilden der Source-Elektrode und der Drain-Elektrode bei einer niedrigen Temperatur von nicht mehr als 250 °C durchgeführt. Folglich können die Störstellenschicht, die Isolierschicht und die leitende Schicht ohne Beeinflussung der Verteilung der Störstellen in den jeweiligen Schichten ausgebildet werden. Dies führt zu der Ausbildung der Elemente eines MOS-Transistors, d. h. der aus der Störstellenschicht ausgebildete Kanalbereich, der aus der Isolierschicht ausgebildete Gate-Isolierfilm und die aus der leitenden Schicht ausgebildete Gate-Elektrode, ohne Beeinflussung der Verteilung der Störstellen in den jeweiligen Elementen. Als Folge kann ein genau gesteuerter MOS-Transistor gemäß der Konstruktion hergestellt werden.
  • 1 ist eine Schnittansicht einer Vorrichtung zum Herstellen einer Halbleitervorrichtung, die bei jeder Ausführung der Erfindung verwendet wird.
  • 2(a) und 2(b) sind Schnittansichten einer Halbleitervorrichtung in jeweiligen Prozessen bei einem Herstellungsverfahren nach einer Ausführung der Erfindung.
  • 3(a) und 3(b) sind Schnittansichten der Halbleitervorrichtung in jeweiligen Prozessen bei dem Herstellungsverfahren nach einer Ausführung der Erfindung.
  • 4(a) bis 4(d) sind Schnittansichten einer Halbleitervorrichtung in jeweiligen Prozessen bei einem dritten Herstellungsverfahren, das nicht durch den Anspruch abgedeckt ist.
  • 5(a) bis 5(c) sind Schnittansichten einer Halbleitervorrichtung in jeweiligen Prozessen bei einem vierten Herstellungsverfahren, das nicht durch den Anspruch abgedeckt ist.
  • 6(a) und 6(b) sind eine Schnittansicht und eine Draufsicht einer Halbleitervorrichtung in jeweiligen Prozessen bei einem dritten Herstellungsverfahren, das nicht durch den Anspruch abgedeckt ist.
  • 7 ist eine Schnittansicht einer herkömmlichen Vorrichtung zum Herstellen einer Halbleitervorrichtung.
  • 8 ist eine Schnittansicht, die ein herkömmliches Verfahren zum Herstellen einer Halbleitervorrichtung zeigt.
  • 9 ist ein Diagramm, das eine Störstellenverteilung in der Richtung der Tiefe einer auf einem Halbleitersubstrat ausgebildeten Störstellenschicht zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN
  • 1 zeigt die Schnittstruktur einer Herstellungsvorrichtung, die bei jeder Ausführung der Erfindung verwendet wird. Wie in 1 gezeigt wird, umfasst die Herstellungsvorrichtung eine Kammer 10, die aus rostfreiem Stahl oder einem Glasmaterial hergestellt ist und als Vakuum gehalten wird, einen Substrattisch 14, der in der Kammer 10 bereit gestellt wird, um ein Halbleitersubstrat 1 darauf anzuordnen und zu tragen, und ein Ausstoßsystem 16 zum Ausstoßen eines Gases in der Kammer 10. Das Ausstoßsystem 16 wird außerdem verwendet, um einen Vakuumzustand in der Kammer 10 zu erreichen, um das auf dem Substrattisch 14 angeordnete Halbleitersubstrat 1 bei einer niedrigen Temperatur zu halten.
  • In 1 steuert eine Temperatur-Steuereinheit 18 die Temperatur des Halbleitersubstrats 1 auf dem Substrattisch 14 in dem Bereich zwischen einer niedrigen Temperatur (d. h. eine Temperatur von ungefähr 250 °C oder niedriger) und einer sehr niedrigen Temperatur (d. h. eine Temperatur von ungefähr -269 °C oder niedriger). Die Temperatur-Steuereinheit 28 umfasst einen Helium-Speicherbehälter 20, der direkt bereitgestellt wird, ohne den Substrattisch 14 auszuschließen, und flüssiges Helium zum Abkühlen des Substrattisches 14 speichert, einen Stickstoff-Speicherbehälter 22, der um den Helium-Speicherbehälter 20 herum bereitgestellt wird und flüssigen Stickstoff zum Isolieren des Helium-Speicherbehälters 20 von der äußeren Wärme speichert, und eine Wärmevorrichtung 24 zum Erwärmen des Substrattisches 14. Der obere Abschnitt des Helium-Speicherbehälters 20 ist aus einem guten Wärmeleiter, wie Indium, hergestellt, um einen guten Wärmeleitwert zu erreichen.
  • Des Weiteren ist die Kammer 10 versehen mit einem Einlass 26 für ionisierende Strahlung, um ionisierende Strahlung oder ionisierendes Licht, wie Röntgenstrahlen, γ-Strahlen, Strahlen (einschließlich Infrarotstrahlung, sichtbarer Strahlung, UV, Vakuum-UV und Ähnliches) und Elektronenstrahlen in die Kammer 10 zu leiten, und einem Gaseinlass 28, um verschiedene Funktionsgase in die Kammer 10 zu leiten.
  • Nun wird mit Bezugnahme auf 1 ein nicht durch Anspruch 1 abgedecktes Verfahren zum Herstellen einer ersten Halbleitervorrichtung beschrieben.
  • Ein aus Silizium-Einkristall hergestelltes Halbleitersubstrat 1, bei dem eine Störstellenschicht mit gewünschter Verteilung durch das herkömmliche Verfahren ausgebildet wurde, wird auf dem Substrattisch 14 angeordnet, dessen Temperatur bei einer niedrigen Temperatur von ungefähr -170 °C gehalten wird. An diesem Punkt wird die Kammer 10 so evakuiert, dass sie 10-6 bis 10-9 Torr aufweist.
  • Es wird nun ein Prozess beschrieben, um einen gewünschten Film auf dem Halbleitersubstrat 1, das die Störstellenschicht trägt, durch ein Züchtungsverfahren oder ein Aufbringverfahren unter Verwendung der vorgenannten Herstellungsvorrichtung auszubilden.
  • Als ein Beispiel für diesen Prozess wird der Fall, bei dem ein Silizium-Einkristall-Film auf dem aus Silizium hergestellten Halbleitersubstrat 1 gezüchtet wird, beispielhaft dargestellt. Während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, wird Si2H6, das als Funktionsgas dient, durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit UV (mit einer Wellenlänge von beispielsweise 185 nm) als die ionisierende Strahlung bestrahlt. Auf diese Weise wird Silizium epitaktisch mit einer Dicke von ungefähr 100 nm pro Minute auf dem Halbleitersubstrat 1 gezüchtet. In diesem Fall können der Grad von Vakuum in der Kammer 10, die Temperatur des Substrattisches 14, die Art, die Intensität und Ähnliches der ionisierenden Strahlung oder des ionisierenden Lichts in Abhängigkeit von der Charakteristik des Halbleitersubstrats 1 und einem gewünschten Ausmaß des Beibehaltens der Verteilung in der Störstellenschicht auf geeignete Weise variiert werden.
  • Wenn ein Einkristallfilm bei einer niedrigen Temperatur von beispielsweise ungefähr -170 °C auf diese Weise epitaktisch auf dem Halbleitersubstrat 1 gezüchtet wird, kann die Störstelle in dem Halbleitersubstrat 1 nicht einfach in dem Halbleitersubstrat 1 diffundiert werden. Daher kann die anfängliche Verteilung, wie eine scharfe Verteilung der Störstelle in der Störstellenschicht, beibehalten werden.
  • Als ein anderes Beispiel wird der Fall, bei dem ein Oxidfilm auf dem aus Silizium-Einkristall hergestellten Halbleitersubstrat 1 ausgebildet wird, beispielhaft dargestellt. Während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, werden O2, N2O, eine Mischung aus O2 und N2O oder O3 als Funktionsgas dienend durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit Röntgenstrahlen mit einer Wellenlänge von ungefähr 100 nm mit Synchrotronstrahlung mit einer Intensität von 50 mW/cm2 bestrahlt.
  • Als noch ein anderes Beispiel wird der Fall, bei dem ein Stickstofffilm auf dem aus Silizium hergestellten Halbleitersubstrat 1 ausgebildet wird, beispielhaft dargestellt. Während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, werden N2 oder NH4 als Funktionsgas eingeleitet. In dem Fall, bei dem ein Carbidfilm auf dem aus Silizium hergestellten Halbleitersubstrat 1 ausgebildet wird, wird, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, CH4 oder C2H6 als Funktionsgas eingeleitet.
  • In Bezug auf die ionisierende Strahlung oder das ionisierende Licht können Röntgenstrahlen durch γ-Strahlen, Strahlen (wie Infrarotstrahlung, sichtbare Strahlung, UV und Vakuum-UV) oder Elektronenstrahlen ersetzt werden, um dieselbe Wirkung zu erzielen.
  • Nun wird ein Verfahren zum Herstellen einer zweiten Halbleitervorrichtung, das nicht durch Anspruch 1 abgedeckt ist, beschrieben.
  • Zum Beispiel ist es beim Herstellen einer Halbleitervorrichtung erforderlich, auf einem aus reinem Halbleiterkristall hergestellten Halbleitersubstrat einen Film mit einer Zusammensetzung, die sich von dem Hauptbestandteil des Halbleitersubstrats unterscheidet, auszubilden, ohne die Kristallstruktur des Halbleitersubstrats zu beeinflussen. Dieses zweite Verfahren stellt das Ausbilden, auf einem Halbleitersubstrat, eines Films mit einer Zusammensetzung, die sich von dem Hauptbestandteil des Halbleitersubstrats unterscheidet, wie zum Beispiel einer Störstellenschicht, eines Oxidfilms und einer Elektrode, ohne Beeinflussung der Kristallstruktur des Halbleitersubstrats bereit.
  • Ein Halbleitersubstrat 1 wird auf dem Substrattisch 14 angeordnet, dessen Temperatur auf einer niedrigen Temperatur von ungefähr -170 °C gehalten wird. Während der Grad von Vakuum in der Kammer 10 bei 10-6 bis 10-9 Torr gehalten wird, wird ein Funktionsgas durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit ionisierender Strahlung oder ionisierendem Licht bestrahlt. Auf diese Weise kann ein Film, der aus einem Atom oder einem Molekül hergestellt ist, das in dem Funktionsgas enthalten ist, heteroepitaktisch auf dem Halbleitersubstrat 1 gezüchtet werden. Auf diese Weise wird auf einem Halbleitersubstrat 1 ein Film ausgebildet, der aus einem Atom oder einem Molekül hergestellt ist, das sich von dem Hauptbestandteil des Halbleitersubstrats 1 unterscheidet. In diesem Fall kann, da das Funktionsgas eingeleitet wird, während das Halbleitersubstrat 1 mit der ionisierenden Strahlung oder dem ionisierenden Licht bestrahlt wird, der Film, der aus dem Atom oder dem Molekül hergestellt ist, das in dem Funktionsgas enthalten ist, epitaktisch auf dem Halbleitersubstrat 1 gezüchtet werden, auch wenn das Halbleitersubstrat 1 bei einer niedrigen Temperatur von ungefähr -170 °C gehalten wird. Des Weiteren wird, da das epitaktische Züchten bei einer niedrigen Temperatur durchgeführt wird, das Atom oder das Molekül in dem Funktionsgas nicht in dem Halbleitersubstrat 1 diffundiert. Folglich kann ein Film mit einer Zusammensetzung, die sich von dem Hauptbestandteil des Halbleitersubstrats 1 unterscheidet, darauf ausgebildet werden, ohne die Kristallstruktur des Halbleitersubstrats 1 zu beeinflussen.
  • Als ein Beispiel für diesen Prozess wird der Fall, bei dem eine aus Bor hergestellte Störstellenschicht epitaktisch auf einem aus Silizium-Einkristall hergestellten Halbleitersubstrat 1 gezüchtet wird, beispielhaft dargestellt. Während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, wird B2H6, das als Funktionsgas dient, durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit UV (mit einer Wellenlänge von beispielsweise 185 nm) als die ionisierende Strahlung bestrahlt. In diesem Fall können der Grad von Vakuum in der Kammer 10, die Temperatur des Substrattisches 14, die Art, die Intensität und Ähnliches der ionisierenden Strahlung oder des ionisierenden Lichts in Abhängigkeit von der Charakteristik des Halbleitersubstrats 1 und einem gewünschten Ausmaß des Beibehaltens der Verteilung in der Störstellenschicht auf geeignete Weise variiert werden.
  • Bei dem vorgenannten zweiten Verfahren wird ein Film auf der gesamten Oberfläche eines Halbleitersubstrats ausgebildet. Es ist außerdem möglich, dieses Verfahren auf die Ausbildung eines maschenartigen Films auf einem Halbleitersubstrat anzuwenden.
  • Wenn das Ausbilden eines maschenartigen Films auf einem Halbleitersubstrat gewünscht wird, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, wird ein Funktionsgas mit einer niedrigen Konzentration durch den Gaseinlass 28 in die Kammer 10 geleitet. Auf diese Weise wird eine beschränkte Menge von Atomen oder Molekülen auf dem Halbleitersubstrat 1 ausgerichtet. Daher wird die Gitterkonfiguration des Halb leitersubstrats 1 nicht dicht bedeckt, sondern es werden einige Gitterpunkte übersprungen, wobei dies zu der Ausbildung eines maschenartigen Films auf dem Halbleitersubstrat 1 führt.
  • Nächstfolgend wird ein Prozess beschrieben, um einen Film aus Halbleiterkristall epitaktisch auf einer Störstellenschicht, die auf der Oberfläche eines Halbleitersubstrats 1 ausgebildet ist, zu züchten, ohne die Störstellenschicht zu beeinflussen. Ein solcher Prozess ist bei der Herstellung eines MOSFET oder von Ähnlichem erforderlich. Wenn die Behandlungstemperatur bei diesem Prozess gesenkt wird, kann ein epitaktischer Film auf dem Halbleitersubstrat 1 gezüchtet werden, ohne die Kristallstruktur des Halbleitersubstrats 1 und die Verteilung in der darauf ausgebildeten Störstellenschicht zu beeinflussen.
  • Als ein Beispiel für diesen Prozess wird beispielhaft der Fall dargestellt, bei dem ein aus Silizium-Einkristall hergestellter Siliziumfilm auf einer Störstellenschicht gezüchtet wird, die auf einem Halbleitersubstrat 1 ausgebildet ist. Während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, wird Si2H6, das als Funktionsgas dient, durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit UV (mit einer Wellenlänge von beispielsweise 185 nm) als die ionisierende Strahlung bestrahlt. Auf diese Weise wird ein aus Silizium-Einkristall hergestellter Siliziumfilm heteroepitaktisch mit einer Dicke von ungefähr 100 nm pro Minute auf der Störstellenschicht gezüchtet. In diesem Fall können der Grad von Vakuum in der Kammer 10, die Temperatur des Substrattisches 14, die Art, die Intensität und Ähnliches der ionisierenden Strahlung oder des ionisierenden Lichts in Abhängigkeit von der Charakteristik des Halbleitersubstrats 1 und einem gewünschten Ausmaß des Beibehaltens der Verteilung in der Störstellenschicht auf geeignete Weise variiert werden.
  • Nächstfolgend wird ein Prozess beschrieben, um einen Siliziumoxidfilm auf der Oberfläche eines Siliziumfilms auszubilden, ohne die Kristallstruktur des Halbleitersubstrats 1 und die Verteilung in einer darauf ausgebildeten Störstellenschicht zu beeinflussen.
  • Während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, werden O2, N2O, eine Mischung aus O2 und N2O oder O3 als Funktionsgas durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit Röntgenstrahlen mit einer Wellenlänge von ungefähr 100 nm mit der Synchrotronstrahlung mit einer Intensität von 50 mW/cm2 bestrahlt.
  • Des Weiteren werden in dem Fall, bei dem das Ausbilden eines Siliziumnitridfilms statt des Siliziumoxidfilms auf der Störstellenschicht gewünscht wird, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, N2 oder NH4 als Funktionsgas eingeleitet. Außerdem kann statt des Siliziumoxidfilms ein Siliziumcarbidfilm auf dieselbe Weise ausgebildet werden, außer das CH4 oder C2H6 als Funktionsgas eingeleitet wird.
  • In Bezug auf die ionisierende Strahlung oder das ionisierende Licht können Röntgenstrahlen durch γ-Strahlen, Strahlen (wie Infrarotstrahlung, sichtbare Strahlung, UV und Vakuum-UV) oder Elektronenstrahlen ersetzt werden, um dieselbe Wirkung zu erzielen.
  • Nun wird ein erfindungsgemäßes Verfahren zum Herstellen einer Halbleitervorrichtung beschrieben. Durch die Anwendung des vorgenannten ersten oder zweiten Verfahrens können verschiedene Typen von Grenzvorrichtungen, wie ein MOS-Transistor, hergestellt werden. Diese Ausführung der Erfindung stellt ein Verfahren zum Herstellen eines MOS-Transistors bereit, ohne die Verteilung in einer Störstellenschicht, die in einem Halbleitersubstrat ausgebildet ist, zu beeinflussen.
  • Zuerst wird ein aus Silizium-Einkristall hergestelltes Halbleitersubstrat 1 auf dem Substrattisch 14 angeordnet, der bei einer niedrigen Temperatur von ungefähr -170 °C gehalten wird. In diesem Fall wird die Kammer 10 so evakuiert, dass sie 10-6 bis 10-9 Torr aufweist.
  • Während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, wird B2H6, das als Funktionsgas dient, durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit UV (mit einer Wellenlänge von beispielsweise 185 nm) als die ionisierende Strahlung bestrahlt. Auf diese Weise wird Bor heteroepitaktisch auf der Oberfläche des Halbleitersubstrats 1 gezüchtet, um zu einer P-Störstellenschicht 30A ausgebildet zu werden, wie in 2(a) gezeigt.
  • Nächstfolgend wird, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, Si2H6 als Funktionsgas durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit UV (mit einer Wellenlänge von beispielsweise 185 nm) als die ionisierende Strahlung bestrahlt. Auf diese Weise wird ein Silizium-Einkristall-Film 31A heteroepitaktisch auf der P-Störstellenschicht 30A gezüchtet, ohne die Konfiguration der P-Störstellenschicht 30A zu beeinflussen.
  • Nächstfolgend werden, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, O2, N2O, eine Mischung aus O2 und N2O oder O3 als Funktionsgas durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit Röntgenstrahlen mit einer Wellenlänge von ungefähr 100 nm mit der Synchrotronstrahlung mit einer Intensität von 50 mW/cm2 bestrahlt. Auf diese Weise wird der Silizium-Einkristall-Film 31A oxidiert, ohne die Konfiguration der P-Störstellenschicht 30A zu beeinflussen, um einen Siliziumoxidfilm 32A auf der Oberfläche des Silizium-Einkristall-Films 31A auszubilden. Wenn das Ausbilden eines Siliziumnitridfilms statt des Siliziumoxidfilms 32A gewünscht wird, wird N2 oder NH4 als Funktionsgas eingeleitet, und wenn das Ausbilden eines Siliziumcarbidfilms gewünscht wird, wird CH4 oder C2H6 als Funktionsgas eingeleitet. In Bezug auf die ionisierende Strahlung können Röntgenstrahlen durch γ-Strahlen, Strahlen (wie Infrarotstrahlung, sichtbare Strahlung, UV und Vakuum-UV) oder Elektronenstrahlen 110 ersetzt werden, um dieselbe Wirkung zu erzielen.
  • Dann wird, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, SiH4 als Funktionsgas durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit UV (mit einer Wellenlänge von beispielsweise 185 nm) als die ionisierende Strahlung bestrahlt. Auf diese Weise wird ein Silizium-Kristall-Film 33A auf den Siliziumoxidfilm 32A aufgebracht.
  • Nächstfolgend wird, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, eine Störstelle, wie Phosphor (P), in den Silizium-Kristall-Film 33A ionenimplantiert, um dadurch den Silizium-Kristall-Film 33A leitfähig zu machen.
  • Dann wird, während die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, ein Photoresist 34 auf dem Silizium-Kristall-Film 33A ausgebildet. Der Silizium-Kristall-Film 33A und der Siliziumoxidfilm 32A werden dann unter Verwendung des Photoresists 34 als eine Maske trockengeätzt. Als Folge werden eine Gate-Elektrode 33B und ein Gate-Isolierfilm 32B ausgebildet, wie in 2(b) gezeigt. Danach werden der Silizium-Einkristall-Film 31A und die P-Störstellenschicht 30A dem Trockenätzen unter Verwendung der Gate-Elektrode 33B als eine Maske unterzogen, um dadurch eine intrinsische Schicht 31B und eine Kanalschicht 30B auszubilden, wie in 3(a) gezeigt.
  • Nächstfolgend wird, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, Si2H6 als Funktionsgas durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit UV (mit einer Wellenlänge von beispielsweise 185 nm) als die ionisierende Strahlung bestrahlt, um einen Silizium-Einkristall-Film zu züchten. Dann werden O2, N2O, eine Mischung aus O2 und N2O oder O3 als Funktionsgas durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit Röntgenstrahlen mit einer Wellenlänge von ungefähr 100 nm mit der Synchrotronstrahlung mit einer Intensität von 50 mW/cm2 bestrahlt, so dass der Silizium-Einkristall-Film oxidiert wird, um zu einem Siliziumoxidfilm ausgebildet zu werden. Dann wird der Siliziumoxidfilm dem Trockenätzen unterzogen, um dadurch eine Seitenwand 35 auf beiden Seitenflächen der Gate-Elektrode 33B auszubilden, wie in 3(b) gezeigt.
  • Nächstfolgend wird, während der Grad von Vakuum in der Kammer 10 bei 10-9 Torr und die Temperatur des Substrattisches 14 bei ungefähr -170 °C gehalten wird, SiH4 als Funktionsgas durch den Gaseinlass 28 eingeleitet und das Halbleitersubstrat 1 wird mit UV (mit einer Wellenlänge von beispielsweise 185 nm) als die ionisierende Strahlung bestrahlt, um dadurch einen Silizium-Kristall-Film auf die Oberfläche des Halbleitersubstrats 1 aufzubringen. Danach wird eine Störstelle, wie P, in den Silizium-Kristall-Film ionenimplantiert, um den Silizium-Kristall-Film leitfähig zu machen, um dadurch eine Source/Drain-Elektrode 36 auszubilden, wie in 3(b) gezeigt. Auf diese Weise wird ein MOS-Transistor hergestellt.
  • Wenn gewünscht wird, dass die Source/Drain-Elektrode 36 aus einem Metallfilm aus Aluminium hergestellt wird, der Silizium oder Ähnliches enthält, wird, während das Halbleitersubstrat mit geeigneter ionisierender Strahlung oder geeignetem ionisierendem Licht bei einer niedrigen Temperatur bestrahlt wird, ein Gas eingeleitet, das ein gewünschtes Metallelement oder Ähnliches (einschließlich Dampf eines Metalls) enthält.
  • Wie oben beschrieben wird, kann, da bei der dritten Ausführung ein MOS-Transistor konsistent bei einer niedrigen Temperatur hergestellt werden kann, ein hochgenauer MOS-Transistor hergestellt werden, ohne die Konfigurationen in der Kanalschicht 30B, die aus der P-Störstellenschicht 30A ausgebildet ist, dem Gate-Isolierfilm 32B, der aus dem Siliziumoxidfilm 32A ausgebildet ist, und der Gate-Elektrode 33B, die aus dem Silizium-Kristall-Film 33A ausgebildet ist, zu beeinflussen.
  • Nun werden Verfahren zum Herstellen einer dritten und vierten Halbleitervorrichtung beschrieben, die nicht durch Anspruch 1 abgedeckt sind. Da ein lichtempfindliches Photoresist im Allgemeinen niedrige Wärmebeständigkeit aufweist, war es bisher herkömmlicherweise unmöglich, einen Film unter Verwendung eines auf dem Halbleitersubstrat ausgebildeten Photoresists epitaktisch auf einem Halbleitersubstrat zu züchten. Wenn jedoch ein Film während einer Bestrahlung mit ionisierender Strahlung oder ionisierendem Licht epitaktisch gezüchtet wird, kann selbst bei einer niedrigen Temperatur von beispielsweise 250 °C oder niedriger ausgezeichnetes epitaktisches Wachstum erreicht werden. In dem folgenden dritten Beispiel wird ein epitaktischer Film durch ein Abdeckungs-Züchtungsverfahren gezüchtet, das die kontinuierliche Schicht, die die epitaktische Schicht enthält, auf der Oberfläche des Substrats züchtet, und bei der folgenden fünften Ausführung wird ein epitaktischer Film durch ein selektives Züchtungsverfahren gezüchtet.
  • Zuerst wird ein Material für ein Photoresist beschrieben, das bei dem dritten und vierten Verfahren verwendet wird. Das Material enthält als eine Basis ein Novolakharz, ein Naphthochinonharz, ein Phenolharz, ein Styrenharz, ein Styren-Maleinsäure-Harz oder ein Harz, das Polyallylsilsesquioxan, Tetramethylammoniumhydroxid und Poly(p-hydroxybenzylsilsesquioxan) und enthält des Weiteren ein mit der Basis gemischtes lichtempfindliches Material.
  • Nun wird ein Verfahren zum Herstellen einer dritten Halbleitervorrichtung mit Bezugnahme auf die 4(a) bis 4(d) beschrieben. In diesem Verfahren sind der Grad von Vakuum in der Kammer 10, die Temperatur des Substrattisches 14 und die Art eines durch den Gaseinlass 28 eingeleiteten Funktionsgases im Wesentlichen die gleichen wie diejenigen bei der vorgenannten ersten bis dritten Ausführung und folglich wird die Beschreibung davon hierin weggelassen.
  • Zuerst wird ein Photoresist 40 in einem Vakuum und bei einer niedrigen Temperatur auf einem Halbleitersubstrat 1 so von dem oben beschriebenen Photoresist-Material ausgebildet, dass es eine Öffnung 40a in einem gewünschten Gebiet aufweist, wie in 4(a) gezeigt.
  • Nächstfolgend wird, während das Halbleitersubstrat 1 mit der ionisierenden Strahlung oder dem ionisierenden Licht in einem Vakuum bei einer niedrigen Temperatur bestrahlt wird, ein Film mit dem Abdeckungs-Züchtungsverfahren epitaktisch auf dem Halbleitersubstrat 1 gezüchtet. Als Folge wird ein epitaktisch gezüchteter Film 41 aus gewünschtem Kristall auf dem Halbleitersubstrat 1 in einem Gebiet ausgebildet, das der Öffnung 40a des Photoresists 40 entspricht, aber wird nicht auf dem Photoresist 40 ausgebildet, an dem stattdessen eine Abscheidung 42 eines in dem verwendeten Funktionsgas enthaltenen Bestandteils angehaftet wird.
  • Dann wird die Abscheidung 42 auf dem Photoresist 40 durch chemisches mechanisches Polieren (CMP) entfernt. Als Folge wird das Photoresist 40 freigelegt, wie in 4(c) gezeigt, und das freigelegte Photoresist 40 wird, zum Beispiel durch Sauerstoffplasma, verascht, um entfernt zu werden. Als Folge verbleibt der epitaktisch gezüchtete Film 41 auf dem Halbleitersubstrat 1 lediglich in dem Gebiet, das der Öffnung 40a des Photoresists 40 entspricht, wie in 4(d) gezeigt. Auf diese Weise wird das Photoresist 40 als eine Maske in einem Auswahlprozess verwendet, wobei dies zum selektiven Züchten von Kristall bei einer niedrigen Temperatur führt.
  • Wenn Röntgenstrahlen oder Gammastrahlen als die ionisierende Strahlung oder das ionisierende Licht verwendet werden, ist zu bevorzugen, dass ein Metall mit einer Absorptionskante, die der abgestrahlten Energie entspricht, in das Resist-Material gemischt wird, um den Maskeneffekt zu zeigen.
  • Nun wird ein Verfahren zum Herstellen einer vierten Halbleitervorrichtung, das nicht durch den Anspruch abgedeckt ist, mit Bezugnahme auf die 5(a) bis 5(c) beschrieben. Auch bei dem vierten Verfahren sind der Grad von Vakuum in der Kammer 10, die Temperatur des Substrattisches 14 und die Art eines durch den Gaseinlass 28 eingeleiteten Funktionsgases im Wesentlichen die gleichen wie diejenigen bei dem ersten und zweiten Verfahren und der Ausführung der Erfindung und folglich wird die Beschreibung davon hierin weggelassen.
  • Zuerst wird, nachdem ein Photoresist 40 auf einem Halbleitersubstrat 1 so von dem Photoresist-Material ausgebildet wurde, dass es eine Öffnung 40a in einem gewünschten Gebiet aufweist, wie in 5(a) gezeigt, ein Film selektiv epitaktisch auf dem Halbleitersubstrat 1 gezüchtet, während das Halbleitersubstrat 1 mit der ionisierenden Strahlung oder dem ionisierenden Licht in einem Vakuum bei einer niedrigen Temperatur bestrahlt wird. Als Folge wird ein epitaktisch gezüchteter Film 41 aus gewünschtem Kristall auf dem Halbleitersubstrat 1 lediglich in einem Gebiet ausgebildet, das der Öffnung 40a des Photoresists 40 entspricht, wie in 5(b) gezeigt.
  • Nächstfolgend wird das Photoresist 40 zum Beispiel durch das Sauerstoffplasma verascht, um entfernt zu werden, und der epitaktisch gezüchtete Film 41 verbleibt auf dem Halbleitersubstrat 1 lediglich in dem Gebiet, das der Öffnung 40a des Photoresists 40 entspricht, wie in 5(c) gezeigt. Auf diese Weise wird das Photoresist 40 als eine Maske in dem Auswahlprozess verwendet, um dadurch selektiv Kristall bei einer niedrigen Temperatur zu züchten.
  • Nun wird ein Verfahren zum Herstellen einer fünften Halbleitervorrichtung, das nicht durch den Anspruch abgedeckt ist, mit Bezugnahme auf die 6(a) und 6(b) beschrieben.
  • Der Grad von Vakuum in der Kammer 10, die Temperatur des Substrattisches 14 und die Art eines durch den Gaseinlass 28 eingeleiteten Funktionsgases sind im Wesentlichen die gleichen wie diejenigen bei dem ersten und zweiten Verfahren und bei der Ausführung der Erfindung und folglich wird die Beschreibung davon hierin weggelassen.
  • Zuerst wird, während ein Halbleitersubstrat 1 mit der ionisierenden Strahlung oder dem ionisierenden Licht in einem Vakuum bei einer niedrigen Temperatur bestrahlt wird, ein für diesen Prozess erforderliches Funktionsgas 45 eingeleitet und ein gewünschtes Gebiet des Halbleitersubstrats 1, in dem eine Störstellenschicht, ein Oxidfilm oder eine Elektrode auszubilden ist, wird unter Verwendung eines Elektronenstrahl-Emitters, wie in 6(a) gezeigt, mit Elektronenstrahlen 46 bestrahlt. Auf diese Weise wird eine Reaktion zwischen dem Material des Halbleitersubstrats 1 und einem Bestandteil des Funktionsgases 45 lediglich in dem mit den Elektronenstrahlen 46 bestrahlten Gebiet des Halbleitersubstrats 1 bewirkt, wobei dies zum Ausbilden eines gewünschten Musters 47 für die Störstellenschicht, den Oxidfilm oder die Elektrode führt, wie in 6(b) gezeigt.
  • Da das Halbleitersubstrat 1 bei diesem Verfahren durch die Elektronenstrahlen 46 lokal angeregt wird, kann ein Film bei einer niedrigen Temperatur ausgebildet werden.

Claims (1)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden einer Störstellenschicht (30A), die in einem Kanalbereich auf einem Halbleitersubstrat auszubilden ist, durch Leiten eines Funktionsgases auf das Halbleitersubstrat (1), während das Halbleitersubstrat mit ionisierender Strahlung bei einer Temperatur von nicht mehr als 250 °C bestrahlt wird; Ausbilden einer Halbleiterschicht (31A), die zu einer Tiefenbegrenzungsschicht der Störstellenschicht auszubilden ist, durch Leiten eines Funktionsgases auf das Halbleitersubstrat, während das Halbleitersubstrat mit ionisierender Strahlung bei einer Temperatur von nicht mehr als 250 °C bestrahlt wird; Ausbilden einer Isolierschicht (32A), die zu einem Gate-Isolierfilm auszubilden ist, auf der Störstellenschicht durch Leiten eines Funktionsgases auf das Halbleitersubstrat, während das Halbleitersubstrat mit ionisierender Strahlung bei einer Temperatur von nicht mehr als 250 °C bestrahlt wird; Ausbilden einer leitenden Schicht (33A), die zu einer Gate-Elektrode auszubilden ist, auf der isolierenden Schicht durch Leiten eines Funktionsgases auf das Halbleitersubstrat, während das Halbleitersubstrat mit ionisierender Strahlung bei einer Temperatur von nicht mehr als 250 °C bestrahlt wird, Ausbilden eines Resist-Musters (34) auf der leitenden Schicht bei einer Temperatur von nicht mehr als 250 °C, um ein gesamtes Gebiet abzudecken, in dem die Gate-Elektrode auszuformen ist, Ausbilden der Gate-Elektrode (33B) aus der leitenden Schicht (33A) und des Gate-Isolierfilms (33B) aus der isolierenden Schicht (32A), durch Ätzen der Schichten bei einer Temperatur von nicht mehr als 250 °C unter Verwendung des Resist-Musters (34) als einer Maske; Ausbilden der Tiefenbegrenzungsschicht (31B) aus der Halbleiterschicht (31A) und Ausbilden des Kanalbereiches (30B) aus der Störstellenschicht (30A) durch Ätzen der Schichten (30A, 31A) bei einer Temperatur von nicht mehr als 250 °C unter Verwendung der Gate-Elektrode (33B) als einer Maske; Ausbilden einer Source-Elektrode und einer Drain-Elektrode (36) auf beiden Seiten des Kanalbereiches durch Leiten eines Funktionsgases auf das Halbleitersubstrat, während das Halbleitersubstrat mit ionisierender Strahlung bei einer Temperatur von nicht mehr als 250 °C bestrahlt wird.
DE69535661T 1994-05-16 1995-05-16 Verfahren zur Herstellung eines Films für eine Halbleiteranordnung bei niedriger Temperatur Expired - Lifetime DE69535661T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10086094 1994-05-16
JP10086094 1994-05-16

Publications (2)

Publication Number Publication Date
DE69535661D1 DE69535661D1 (de) 2008-01-24
DE69535661T2 true DE69535661T2 (de) 2008-05-21

Family

ID=14285073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69535661T Expired - Lifetime DE69535661T2 (de) 1994-05-16 1995-05-16 Verfahren zur Herstellung eines Films für eine Halbleiteranordnung bei niedriger Temperatur

Country Status (6)

Country Link
US (2) US5817559A (de)
EP (1) EP0684632B1 (de)
JP (1) JP2771472B2 (de)
KR (1) KR0175430B1 (de)
CN (1) CN1088911C (de)
DE (1) DE69535661T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771472B2 (ja) * 1994-05-16 1998-07-02 松下電器産業株式会社 半導体装置の製造方法
JP3599290B2 (ja) 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
KR100368318B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 선택적 에피택셜 성장법
US8563410B2 (en) * 2009-11-25 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. End-cut first approach for critical dimension control
CN102651312B (zh) * 2011-02-24 2014-12-24 中芯国际集成电路制造(上海)有限公司 栅极的形成方法
US10755913B2 (en) * 2017-07-18 2020-08-25 Duke University Package comprising an ion-trap and method of fabrication

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1564702A (en) * 1975-11-17 1980-04-10 Post Office Semiconductor devices
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
EP0069728A4 (de) * 1981-01-23 1983-07-08 Veeco Instr Inc Belichtungssystem für parallel geladenen teilchenstrahl.
US4521447A (en) * 1982-10-18 1985-06-04 Sovonics Solar Systems Method and apparatus for making layered amorphous semiconductor alloys using microwave energy
US4451969A (en) * 1983-01-10 1984-06-05 Mobil Solar Energy Corporation Method of fabricating solar cells
US4509451A (en) * 1983-03-29 1985-04-09 Colromm, Inc. Electron beam induced chemical vapor deposition
JPS60211847A (ja) * 1984-04-05 1985-10-24 Fuji Electric Corp Res & Dev Ltd 絶縁膜の形成方法
JPS60216539A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
US4566937A (en) * 1984-10-10 1986-01-28 The United States Of America As Represented By The United States Department Of Energy Electron beam enhanced surface modification for making highly resolved structures
DE3437120A1 (de) * 1984-10-10 1986-04-10 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von halbleiterschichten auf halbleiterkoerpern oder zur eindiffusion von stoerstellen im halbleiterkoerper
GB8428032D0 (en) * 1984-11-06 1984-12-12 Secr Defence Growth of crystalline layers
US4699801A (en) * 1985-02-28 1987-10-13 Kabuskiki Kaisha Toshiba Semiconductor device
US4569855A (en) * 1985-04-11 1986-02-11 Canon Kabushiki Kaisha Method of forming deposition film
US4918028A (en) * 1986-04-14 1990-04-17 Canon Kabushiki Kaisha Process for photo-assisted epitaxial growth using remote plasma with in-situ etching
JPS62281349A (ja) * 1986-05-29 1987-12-07 Seiko Instr & Electronics Ltd 金属パタ−ン膜の形成方法及びその装置
JPS63147315A (ja) * 1986-12-10 1988-06-20 Fujitsu Ltd シリコン層の気相成長方法
JPS63238277A (ja) * 1987-03-25 1988-10-04 Fujitsu Ltd 金属膜の形成方法
US4870030A (en) * 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
JPS6481314A (en) * 1987-09-24 1989-03-27 Nec Corp Formation of doping silicon thin film
EP0322466A1 (de) * 1987-12-24 1989-07-05 Ibm Deutschland Gmbh PECVD-(plasmaverstärkte chemische Dampfabscheidung) Verfahren zum Abscheiden von Wolframschichten oder Wolfram enthaltenden Schichten mit In situ-Erzeugung von Wolframfluorid
US4916088A (en) * 1988-04-29 1990-04-10 Sri International Method of making a low dislocation density semiconductor device
JPH01316926A (ja) * 1988-06-17 1989-12-21 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜結晶の製造方法
EP0405855A3 (en) * 1989-06-30 1991-10-16 Hitachi, Ltd. Ion implanting apparatus and process for fabricating semiconductor integrated circuit device by using the same apparatus
JPH03231465A (ja) * 1990-02-06 1991-10-15 Nec Corp 量子箱の製造方法
JPH03263827A (ja) * 1990-03-14 1991-11-25 Yasuhiro Horiike デジタルエツチング装置
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
DE69127609T2 (de) * 1990-07-18 1998-01-22 Sumitomo Electric Industries Vorrichtung und verfahren zur herstellung von diamanten
JP2714247B2 (ja) * 1990-10-29 1998-02-16 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する方法及び装置
JP2858058B2 (ja) * 1992-02-21 1999-02-17 光技術研究開発株式会社 結晶成長方法
DE4232373A1 (de) * 1992-09-03 1994-03-10 Deutsche Forsch Luft Raumfahrt Verfahren zum Auftragen strukturierter Schichten
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
JP2771472B2 (ja) * 1994-05-16 1998-07-02 松下電器産業株式会社 半導体装置の製造方法
US5508227A (en) * 1994-06-08 1996-04-16 Northeastern University Plasma ion implantation hydrogenation process utilizing voltage pulse applied to substrate

Also Published As

Publication number Publication date
KR950034591A (ko) 1995-12-28
CN1088911C (zh) 2002-08-07
JPH0837159A (ja) 1996-02-06
EP0684632A2 (de) 1995-11-29
JP2771472B2 (ja) 1998-07-02
EP0684632A3 (de) 1998-04-15
EP0684632B1 (de) 2007-12-12
CN1121260A (zh) 1996-04-24
KR0175430B1 (ko) 1999-04-01
US5817559A (en) 1998-10-06
DE69535661D1 (de) 2008-01-24
US6169004B1 (en) 2001-01-02

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE2056124C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3019850C2 (de)
DE69838532T2 (de) Plasmanitridierung eines Siliziumoxidfilms
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE2050497A1 (de) Verfahren zur Steigerung der Diffu sion von Atomen in eine erhitzte Unter lage durch Bombardierung
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE3330032A1 (de) Behandlungsverfahren zum herbeifuehren plastischen fliessens einer glasschicht auf einem halbleiterplaettchen
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3624384C2 (de)
DE69535661T2 (de) Verfahren zur Herstellung eines Films für eine Halbleiteranordnung bei niedriger Temperatur
DE2611559C3 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE4217836A1 (de) Resistentfernungsverfahren
DE19808246B4 (de) Verfahren zur Herstellung eines mikroelektronischen Halbleiterbauelements mittels Ionenimplatation
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE1930423A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE69133527T2 (de) Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate
EP0183962A1 (de) Verfahren zur Dotierung von Halbleitermaterial
EP0263270B1 (de) Verfahren zum Erzeugen eines p-dotierten Halbleitergebiets in einem n-leitenden Halbleiterkörper

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP