JPH01316926A - 半導体薄膜結晶の製造方法 - Google Patents

半導体薄膜結晶の製造方法

Info

Publication number
JPH01316926A
JPH01316926A JP14930488A JP14930488A JPH01316926A JP H01316926 A JPH01316926 A JP H01316926A JP 14930488 A JP14930488 A JP 14930488A JP 14930488 A JP14930488 A JP 14930488A JP H01316926 A JPH01316926 A JP H01316926A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
crystal
substrate
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14930488A
Other languages
English (en)
Inventor
Tomoo Yamamoto
知生 山本
Naoto Kondo
直人 近藤
Yasushi Nanishi
▲やす▼之 名西
Toshio Nishida
敏夫 西田
Toshiaki Tamamura
敏昭 玉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14930488A priority Critical patent/JPH01316926A/ja
Publication of JPH01316926A publication Critical patent/JPH01316926A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体薄膜の結晶成長方法に関するものであ
り、詳しくは異種物質で部分的に覆われた基板結晶上に
、覆われていない部分のみに選択的に、かつ高品質な半
導体薄膜を得る結晶成長方法に関するものである。
〔従来技術〕
従来、異種物質(マスク材料)で部分的に覆われた基板
結晶上に、選択的に半導体結晶を成長する場合、そのマ
スク材料として酸化シリコンもしくは窒化シリコンが用
いられてきた。これは、気相状態にある物質から半導体
薄膜を結晶成長させる際に、基板温度を数百度以上の高
温に保つ必要があり、このプロセスに対して安定で、し
かも膜形成及びエツチングが比較的容易に行えるためで
ある。この場合、堆積したマスク材料の膜上に。
レジストを塗布し、フォトリソグラフィーを施したのち
、エツチングを行う。
また、珪素元素を含有するレジストは、近年の半導体素
子の高集積化に必要なサブミクロン領域の加工を容易に
する2層レジスト用の上層レジストとして、開発が活発
になっている。この場合、通常のホトレジストを下層に
用い、その上層に珪素元素を含有するレジストを積層し
、上層レジストを露光・現像した後、酸素ガスを用いる
反応性イオンエツチングにより下層レジストをパターン
化する。珪素元素を多量に含有するレジストでは、酸素
ガスを用いる反応性イオンエツチングにより、レジスト
表面に酸化シリコンが形成され、エツチングが進行しな
い。
〔発明が解決しようとする課題〕
しかしながら、前述の従来技術では、微細な構造のマス
クパターンの形成が困難であるという問題点があった。
また、基板表面のパターン形成に複雑な加工工程を要す
るため、加工に長時間を要するという問題があった。
また、マスクパターン形成を行うレジストを直接選択成
長のマスクに使用することができると、選択成長のプロ
セスを大幅に簡略化できる可能性があるが、レジスト材
料は通常有機物であるため耐熱性に乏しく、結晶成長時
の高温基板加熱により、成長結晶品質に有害な揮発物を
発生するため、これまで用いられていなかった。
本発明は、前記問題点を解決するためになされたもので
ある。
本発明の目的は、簡単な加工工程により形成された微細
なパターンを有する異種物質で部分的に覆われた基板結
晶上に、覆われていない部分のみを選択的にかつ高品質
な半導体薄膜を得る方法を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
前記目的を達成するために、本発明は、気相状態にある
物質から、表面構造に特徴を持つ基板結晶上へ半導体薄
膜結晶を成長させる際に、異種物質で部分的に覆われた
基板結晶上に、異種物質で覆われていない部分のみを選
択的に半導体薄膜結晶の成長を行う半導体薄膜結晶の製
造方法において、前記異種物質として珪素原子を含有す
るレジストを所定温度、例えば250℃以上の温度で熱
処理したものを用いて結晶成長を行うことを最も主要な
特徴とする。
また、前記結晶成長の前に、前記珪素原子を含有するレ
ジストを紫外線を照射しながら熱処理することを特徴と
する。
〔作用〕
前述の手段によれば、異種物質で部分的に覆われた基板
結晶上に、覆われていない部分のみを選択的に結晶成長
をさせる際に、異種物質として珪素原子を含有するレジ
ストを熱処理したものを用いて結晶成長を行うが、この
ような珪素元素を多量に含有するレジストを所定の温度
、例えば250℃以上の温度で熱処理すると、酸化シリ
コンや炭化シリコン(シリコンカーバイド)に近い、高
耐熱性のセラミック系薄膜に変化し、更に、この熱処理
したレジスト膜が選択成長の有効なマスクとなる。すな
わち、基板結晶上に塗布した珪素原子含有レジストにフ
ォトリソグラフィーを施したのち熱処理を行うだけとい
う簡単な加工プロセスにより、微細なパターンを有する
基板結晶上への選択的な結晶成長をさせることができる
このような、選択成長のマスクとなりうる珪素原子含有
レジストとしては、高温での基板加熱時に、コンタミネ
ーションの原因となる揮発成分の少ないものを選択する
必要がある。このためには、珪素原子含有量の多いレジ
ストが望ましく、シリコーン系ネガ型レジスト(SNR
)、シリコーン系ポジ型ホトレジスト(SPP、特開昭
62−220919)等のシリコーン樹脂を基本とした
材料が適している。これらの材料では、フォトリソグラ
フィによりパターン形成後、例えば250 ’C〜40
0°Cで熱処理して有機物の揮発成分を除去すると、S
i−○−C系のセラミックに近い組成のものに変化する
。熱処理時に紫外線領域の光を同時に照射すると、熱処
理時間を短縮することが可能である。
熱処理後、気相状態の物質から結晶成長をさせる結晶成
長法で、選択成長が可能である。即ち、結晶基板上に、
熱処理した珪素原子含有レジストパターンが覆われた部
分には全く結晶が成長せず、基板面にのみ結晶が成長す
る。このような気相結晶成長法としては、有機金属気相
成長(MOCVD)法、クロライド気相成長法、ガスソ
ース分子線エピタキシー(MOMBE)法等が使用でき
る。
また、E CR(Electron Cycrotro
n Re5onance)プラズマ励起のMOCVD法
、M !3 E (Molecular Beam E
ρ1taxy)法によっても選択成長が観測できる。選
択的に成長させる半導体としては。
GaAsをはじめ、InP、GaP、AlAs、InA
s及びそれらの混晶などの化合物半導体に適用できる。
選択成長後の熱処理した珪素原子含有レジストパターン
は、そのまま絶縁層として使用できるが、不要の場合は
フロン系ガスによるプラズマエツチング、反応性イオン
エツチングで容易に除去できる。
〔発明の実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
〔実施例■〕
第1図は、本発明の実施例Iの半導体薄膜結晶の製造方
法を説明するための図であり、GaAs基板上に形成し
たシリコン系レジスト製ラインアンドストライプ状マス
ク上に本発明による方法でGaAsを成長させた場合の
断面図である6 本発明の実施例■の半導体薄膜結晶の製造方法は、第1
図に示すように、GaAs基板11の上にシリコーン系
ネガ型レジスト(SNR1分子量12,000)を0.
2μmの厚さにスピンコードし、コンタクトアライナ−
を用いて、遠紫外露光により、ラインアンドスペース状
のパターンを露光し、メチルエチルケトン/イソプロピ
ルアルコール(1/3)混合溶媒で現像し、シリコーン
系ネガ型レジスト(SNR)のラインアンドスペース状
のパターンを形成する。このシリコーン系ネガ型レジス
ト(SNR)のラインアンドスペース状のパターンを2
00℃で30分、続いて例えば、250℃〜400’C
(好ましい温度は400℃)で2時間熱処理する。この
基板を洗浄後、三塩化ヒ素、金属ガリウムを原料とした
気相成長(VPE)法により720℃でGaAsの成長
を試みたところ、GaAs基板11の上のみに選択的に
GaAs単結晶13が形成され、シリコーン系ネガ型レ
ジスト(SNR)のラインアンドスペース状のパターン
でできたマスク12上には成長が起こらなかった。
〔実施例■〕
第2図は1本発明の実施例■の半導体薄膜結晶の製造方
法を説明するための図であり、 InP基板上に形成し
たシリコン系レジスト製ラインアンドストライプ状マス
ク上に本発明による方法でInGaAsを成長させた場
合の断面図である。
本発明の実施例Hの半導体薄膜結晶の製造方法は、第2
図に示すように、InP基板21の上にシリコーン系ポ
ジ型ホトレジスト(s p p)を0.2μmの厚さに
スピンコードし、縮小投影露光装置を用いて、紫外線露
光により、ラインアンドスペース状のパターンを露光し
、トリメチルアンモニウムハイドロオキシド水溶液で現
像し、シリコーン系ポジ型ホトレジスト(s p p)
のラインアンドスペース状のパターンを形成する。この
シリコーン系ポジ型ホトレジスト(s p p)のライ
ンアンドスペース状のパターンを120℃で30分、続
いて500Wキセノンランプを照射しながら例えば、2
50℃〜400”C(好ましい温度は400’C)で3
0分熱処理する。この基板を洗浄後、トリメチルガリウ
ム、トリメチルインジウム、アルシン、フォスフインを
原料としたMOCVD法により700℃でInGaAs
Pの成長を試みたところ、InP基板21の上のみに選
択的にInGaAsP単結晶23が形成され、シリコー
ン系ポジ型ホトレジスト(SPP)のラインアンドスペ
ース状のパターンでできたマスク22上には成長が起こ
らなかった。
〔実施例■〕
本発明の実施例■の半導体薄膜結晶の製造方法は、前記
実施例Iと同様に、G、a A s基板上にシリコーン
系ネガ型レジスト(SNR)を用いて、シリコーン系ネ
ガ型レジス1〜(SNR)のラインアントスペース状の
パターンを形成する。このシリコーン系ネガ型レジスト
(SNR)のラインアンドスペース状のパターンを20
0℃で30分、続いて例えば、250℃〜400℃(好
ましい温度は400℃)で2時間熱処理する。この基板
を洗浄後、ECR−MBE法により、アルシンガスと金
属ガリウムを用いて630℃でGaAsの成長を試みた
ところ、結晶基板の上のみに選択的にGaAs単結晶が
形成し、シリコーン系ネガ型レジスト(SNR)のライ
ンアンドスペース状のパターンでできたマスク上には成
長が起こらなかった。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
以上、説明したように、本発明によれば1選択成長を行
う際に、基板結晶上にフォトリソグラフィーと所定の温
度の熱処理により形成した珪素原子含有のレジストをマ
スクに用いることにより。
微細構造を有する基板結晶作製過程の簡略化がはかれ、
かつ微細なパターンを有する異種物質で覆われていない
基板結晶上のみに選択的に結晶成長させることができる
【図面の簡単な説明】
第1図は、GaAs基板上に形成したシリコン系レジス
ト製ラインアンドストライプ状マスク上に本発明による
方法でGaAsを成長させた場合の断面図、第2図は、
InP基板上に形成したシリコン系レジスト製ラインア
ンドストライプ状マスク上に本発明による方法でInG
aAsを成長させた場合の断面図である。 図中、 1l−GaAs基板、12.22・・・マスク
、13・・・GaAs単結晶、21−= InP基板、
23− InGaAsP単結晶。

Claims (3)

    【特許請求の範囲】
  1. (1)気相状態にある物質から、表面構造に特徴を持つ
    基板結晶上へ半導体薄膜結晶を成長させる際に、異種物
    質で部分的に覆われた基板結晶上に、異種物質で覆われ
    ていない部分のみを選択的に半導体薄膜結晶の成長を行
    う半導体薄膜結晶の製造方法において、前記異種物質と
    して珪素原子を含有するレジストを所定の温度で熱処理
    したものを用いて結晶成長を行うことを特徴とする半導
    体薄膜結晶の製造方法。
  2. (2)前記珪素原子を含有するレジストの熱処理の温度
    は、250℃以上であることを特徴とする特許請求の範
    囲第1項に記載の半導体薄膜結晶の製造方法。
  3. (3)結晶成長の前に、前記珪素原子を含有するレジス
    トを紫外線を照射しながら熱処理することを特徴とする
    特許請求の範囲第1項に記載の半導体薄膜結晶の製造方
    法。
JP14930488A 1988-06-17 1988-06-17 半導体薄膜結晶の製造方法 Pending JPH01316926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14930488A JPH01316926A (ja) 1988-06-17 1988-06-17 半導体薄膜結晶の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14930488A JPH01316926A (ja) 1988-06-17 1988-06-17 半導体薄膜結晶の製造方法

Publications (1)

Publication Number Publication Date
JPH01316926A true JPH01316926A (ja) 1989-12-21

Family

ID=15472219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14930488A Pending JPH01316926A (ja) 1988-06-17 1988-06-17 半導体薄膜結晶の製造方法

Country Status (1)

Country Link
JP (1) JPH01316926A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837159A (ja) * 1994-05-16 1996-02-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004303770A (ja) * 2003-03-28 2004-10-28 Nippon Zeon Co Ltd 有機絶縁膜の形成方法、有機絶縁膜及び表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837159A (ja) * 1994-05-16 1996-02-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004303770A (ja) * 2003-03-28 2004-10-28 Nippon Zeon Co Ltd 有機絶縁膜の形成方法、有機絶縁膜及び表示装置

Similar Documents

Publication Publication Date Title
US5700703A (en) Method of fabricating buried control elements in semiconductor devices
JPH0799741B2 (ja) 半導体デバイスの作成法
JPH0553289A (ja) 位相シフトレチクルの製造方法
KR940007443B1 (ko) 디바이스 회로 제조 공정
JPH03114222A (ja) Si基体上でのGaAsの一体化
US5846609A (en) Masking methods for semiconductor materials
JPH01316926A (ja) 半導体薄膜結晶の製造方法
US5904552A (en) Method of resistless patterning of a substrate for implantation
EP0783176B1 (en) Improved masking methods during semiconductor device fabrication
JPH07134413A (ja) フラーレン含有レジスト材料を用いたデバイス作製プロセス
US5877071A (en) Masking methods during semiconductor device fabrication
US5709744A (en) Masking methods during semiconductor device fabrication
JP3080860B2 (ja) ドライエッチング方法
JP3461219B2 (ja) ガリウム砒素基板における選択的結晶成長方法
US5837560A (en) Method of masking substrates leaving exposed facets
JPS5923104B2 (ja) 軟x線露光用マスクの製造方法
JP2711475B2 (ja) 選択エピタキシャル成長法
JP2714703B2 (ja) 選択エピタキシャル成長法
JP2717165B2 (ja) 化合物半導体の構造形成方法
JPS62153198A (ja) 3−5族化合物半導体の気相エツチング方法
JP3419583B2 (ja) ガリウム砒素基板における選択的結晶成長方法
JPH03192719A (ja) 化合物半導体結晶成長法
JPH03183695A (ja) 気相合成ダイヤモンド薄膜の選択形成方法
JP2722827B2 (ja) 半導体装置の製造方法
JPH01274432A (ja) 薄膜の形成方法