DE60034548T2 - Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate - Google Patents

Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate Download PDF

Info

Publication number
DE60034548T2
DE60034548T2 DE60034548T DE60034548T DE60034548T2 DE 60034548 T2 DE60034548 T2 DE 60034548T2 DE 60034548 T DE60034548 T DE 60034548T DE 60034548 T DE60034548 T DE 60034548T DE 60034548 T2 DE60034548 T2 DE 60034548T2
Authority
DE
Germany
Prior art keywords
source
drain
layer
gate
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60034548T
Other languages
English (en)
Other versions
DE60034548D1 (de
Inventor
Stephen J. Battersby
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tpo Hong Kong Holding Ltd Hongkong Hk
Original Assignee
TPO Hong Kong Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPO Hong Kong Holding Ltd filed Critical TPO Hong Kong Holding Ltd
Publication of DE60034548D1 publication Critical patent/DE60034548D1/de
Application granted granted Critical
Publication of DE60034548T2 publication Critical patent/DE60034548T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

  • Die Erfindung bezieht sich auf einen amorphes Silizium aufweisenden Dünnschichttransistor mit obenliegendem Gate und ein Verfahren zur Herstellung desselben. Genauer bezieht sich die Erfindung auf ein Verfahren, bei dem ein selbstausgerichtetes Gate durch die Verwendung eines Laserausheilverfahrens hergestellt wird. Diese Dünnschichttransistoren sind zur Verwendung in Flachbildschirmvorrichtungen, zum Beispiel Aktivmatrix-Flüssigkristall-Vorrichtungen, oder in anderen großflächigen elektronischen Vorrichtungen geeignet.
  • Es sind verschiedene Verfahren zum Bilden selbstausgerichteter Gatestrukturen in Dünnschichttransistoren mit obenliegendem Gate vorgeschlagen worden. In einigen dieser Verfahren hat der Gateleiter eine Breite, die geringer als der Abstand zwischen den darunterliegenden Source- und Drainelektroden ist. Dies stellt einige Freiheit bei der Anordnung einer isolierten Gatestruktur über dem Siliziumkörper des Transistors bereit. Es sind verschiedene Prozesse zum Behandeln des Siliziumkörpers des Transistors in denjenigen Gebieten zwischen dem Kanalbereich (unter dem Gate) und den Source- und Drainelektroden vorgeschlagen worden. Dies ist erforderlich, um den Widerstand der Siliziumschicht in anderen Regionen als dem Kanalbereich des Transistors zu verringern.
  • Die Verwendung der Gateelektrode bei diesem Prozess resultiert in einer selbstausgerichteten Struktur. Ein vorgeschlagenes Verfahren zur Verringerung dieses Widerstandes besteht darin, die Siliziumschicht auf jeder Seite des Kanalbereichs des Transistors zu dotieren und mittels Laser auszuheilen, wobei die isolierte Gatestruktur als eine Maske verwendet wird, um den Kanalbereich zu schützen. EP 0 691 688 offenbart ein Verfahren zur Herstellung eines Dünnschichttransistors mit obenliegenden Gate unter Verwendung von Laserausheilen und Dotieren der Siliziumschicht, um den Kontaktwiderstand zu der Source- und der Drainelektrode zu verringern.
  • Das in EP 0 691 688 offenbarte Verfahren wird unter Bezugnahme auf 1 beschrieben.
  • Der Transistor wird auf einem Glassubstrat 2 gebildet. Eine Isolationsschicht 4 liegt über dem Glassubstrat, um eine gleichförmigere Oberfläche als die des Substrats 2 bereitzustellen. Eine metallische Source- und eine metallische Drainelektrode 6 und 8 sind über der Isolationsschicht 4 ausgebildet. Diese Elektroden können zum Beispiel aus ITO (Indium-Zinn-Oxid), Molybdän oder einer Molybdänlegierung ausgebildet sein. Die Source- und die Drainelektrode 6, 8 sind voneinander beabstandet, und der Siliziumkörper des Transistors füllt diesen Zwischenraum, wie nachfolgend beschrieben wird.
  • Die gesamte Fläche des Substrats wird mit einem Plasma behandelt, um Dotierungsatome 10 in die Oberfläche einzudiffundieren. Diese Dotierungsatome werden eingesetzt, um den Widerstand des Siliziumkörpers des Transistors in anderen Regionen als dem Kanalbereich des Transistors •zu verringern, und außerdem um einen guten Kontakt niedrigen Widerstandes zwischen der Source- und der Drainelektrode 6 und 8 des Siliziumkörpers 12 zu schaffen.
  • Eine amorphe Silizium-Halbleiterschicht 12 überdeckt den Zwischenraum zwischen der Source- und der Drainelektrode 6, 8 und liegt auch teilweise über diesen Elektroden, wie es in 1 gezeigt ist. Anschließend werden eine Gateisolationsschicht 14 und eine Gateleiterschicht 16 bereitgestellt, und die Gateleiterschicht 16 wird strukturiert, um die Gateelektrode zu bilden, wie es in 1 gezeigt ist.
  • Anschließende Laserbestrahlung 18 bewirkt, dass die Dotierungsatome 10 in die Halbleiterschicht 12 diffundieren. Die Gateelektrode 16 dient als eine Abschirmung, so dass dieser Diffusionsprozess in dem Kanalbereich des Transistors gehemmt wird. Die Laserbehandlung bewirkt auch, dass das amorphe Silizium 12 schmilzt, und während des anschließenden Abkühlens wird das Silizium kristallisiert, um eine dotierte Polysilizium-Sourceregion und eine dotierte Polyzilizium-Drainregion 12a, 12b zu bilden und dadurch den Widerstand zwischen der Source- und der Drainelektrode 6, 8 und dem Kanalbereich 12c des Transistors zu verringern. Es ist wünschenswert, dass es kein undotiertes Halbleitermaterial hohen Widerstandes gibt, das nicht auch durch das Gate 16 abgedeckt ist, da dies den EIN-Widerstand des Transistors erhöht. Das Ausheilen mittels Laser und Dotieren, wie es in EP 0 691 688 beschrieben ist, verringert daher den EIN-Widerstand, um die Antworteigenschaften des Transistors zu verbessern. Außerdem hilft die Verwendung eines Gateleiters 16 mit einer Breite, die geringer als der Abstand zwischen der Source- und der Drainelektrode 6, 8 ist, bei der Verringerung der parasitären Kapazitäten innerhalb der Transistorstruktur, wie es aus der nahezu perfekten Ausrichtung des Randes der Source- und der Drainregion 12a und 12b mit den jeweiligen Rändern des Gates 16 aufgrund der Abschattung der Laserbestrahlung durch das Gate 16 ersichtlich ist.
  • Ein Problem bei dem oben beschriebenen Verfahren besteht darin, dass das Ausheilen mittels Laser der Halbleiterschicht 12 zur Ausbildung der Polysilizium-Sourceregion und der Polysilizium-Drainregion 12a, 12b bei der Bewirkung einer Kristallisation über die gesamte Tiefe der Halbleiterschicht 12 erfolglos sein kann. Insbesondere liegt ein Teil von jeder der Source- und der Drainregion 12a, 12b über der Source- oder der Drainelektrode 6, 8, während ein anderer Teil über der isolierenden Schicht 4 liegt. Die unterschiedlichen thermischen Eigenschaften der darunterliegenden Schichten beeinflussen den Schmelz- und Rekristallisationsprozess des Siliziums. Es hat sich herausgestellt, dass die metallische Sourceelektrode und die metallische Drainelektrode 6, 8, die eine große thermische Massen haben, das Fortschreiten der Schmelzgrenzfläche in diesen Regionen hemmen, wenn man es mit dem Fortschreiten der Schmelzgrenzfläche in Richtung auf die isolierende Schicht 4 vergleicht. Die thermische Energie, die in das Metall der Elektroden 6, 8 fließt, hängt für kurze Zeiten, wie etwa denjenigen, die für Laserbestrahlung verwendet werden, in erheblichem Maße von der Wärmekapazität ab. Die Wärmekapazität ist proportional zu der spezifischen Wärme mal der Dichte und ist für Mo 2 bis 3 mal größer als für Si.
  • Als ein Folge kann nach dem Laserausheilungsprozess noch eine amorphe Schicht aus Silizium über der Oberfläche der Source- und der Drainelektrode 6, 8 verbleiben, was dem Kanal 12c einen erhöhten Widerstand verleiht und dadurch den Zweck des Laserkristallisationsprozesses vereitelt. Eine Lösung für dieses Problem würde darin bestehen, den Laserausheilungsprozess zu verlängern, um sicherzustellen, dass die volle Dicke der Halbleiterschicht 12 geschmolzen wird, bevor eine Abkühlung stattfinden kann. Dies kann jedoch eine Beschädigung der darunterliegenden Schichten für diejenigen Bereiche der Siliziumschicht zur Folge haben, in denen die Schmelzgrenzfläche am schnellsten fortschreitet.
  • Es hat sich außerdem herausgestellt, dass sich das amorphe Silizium während des Laserausheilungsprozesses von der Source- und der Drainelektrode 6, 8 abschälen kann. Dies ist insbesondere für ITO-Source- und -Drainelektroden beobachtet worden.
  • Gemäß der Erfindung wird ein Verfahren zur Herstellung eines Dünnschichttransistors mit obenliegendem Gate bereitgestellt, bei dem:
    ein Source- und ein Drainbereich aus dotiertem Silizium auf einem isolierenden Substrat ausgebildet werden,
    die Fläche des Substrats, auf dem der Source- und der Drainbereich ausgebildet sind, einer Plasmabehandlung unterzogen wird, um eine dotierte Oberflächenschicht auszubilden, in die Störstellenatome diffundiert sind,
    auf der dotierten Oberflächenschicht über zumindest dem Zwischenraum zwischen dem Source- und dem Drainbereich eine amorphe Siliziumschicht ausgebildet wird,
    eine isolierte Gatestruktur über der amorphen Siliziumschicht ausgebildet wird, die einen Gateisolator und einen oberen Gateleiter aufweist, wobei der Gateleiter so strukturiert ist, dass er schmaler als der Zwischenraum zwischen dem Source- und dem Drainbereich ist,
    nicht durch den Gateleiter abgeschirmte Bereiche der amorphen Siliziumschicht mittels Laser ausgeheilt werden, um Polysiliziumbereiche zu bilden, in die die Störstellen diffundiert sind.
  • Bei dem Verfahren der Erfindung liegen ein dotierter Silizium-Sourcebereich und ein dotierter Silizium-Drainbereich unter der unter Verwendung des Laserausheilungsprozesses zu kristallisierenden Siliziumschicht. Es hat sich herausgestellt, dass der Laserausheilungsprozess dann die Kristallisation der vollständigen Dicke der amorphen Siliziumschicht zur Folge haben kann. Dies ergibt sich aus den ähnlichen thermischen Eigenschaften des dotierten Sourcebereichs und des dotierten Drainbereichs und der Siliziumschicht, die den Hauptkörper des Transistors bildet.
  • Das Verfahren weist bevorzugt zusätzlich den Schritt auf, eine Source- und eine Drainelektrode zu bilden, mit denen durch den Source- und den Drainbereich ein Kontakt hergestellt wird. Der Source- und der Drainbereich stellen auf diese Weise eine Zwischenschicht zwischen der konventionellen Sourceelektrode und der konventionellen Drainelektrode, die bevorzugt metallisch sind, und der polykristallinen Schicht bereit, die durch den Laserausheilungsprozess gebildet wird. Bevorzugt werden die Source- und die Drainelektrode auf dem isolierenden Substrat vor der Bildung des Source- und des Drainbereichs ausgebildet, wobei der Source- und der Drainbereich die Source- und die Drainelektrode zumindest teilweise überlagern.
  • Die Erfindung wird nun beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen und wie in den beigefügten Zeichnungen gezeigt beschrieben, in denen:
  • 1 eine bekannte Dünnschichttransistorausgestaltung zeigt, bei der Ausheilen mittels Laser während des Herstellungsprozesses verwendet wird, um Polysiliziumbereiche zu bilden, die eine selbstausgerichtete Gatestruktur ergeben,
  • 2 einen Dünnschichttransistor der Erfindung zeigt und
  • 3 verschiedene Schritte bei der Herstellung des Dünnschichttransistors der 2 zeigt.
  • Die Figuren sind schematisch und nicht maßstabsgerecht gezeichnet. Relative Dimensionen und Verhältnisse von Teilen dieser Figuren sind aus Gründen der Klarheit und Einfachheit in den Zeichnungen in ihrer Größe übertrieben oder reduziert gezeigt.
  • Der in 2 gezeigte Dünnschichttransistor weist ein isolierendes Substrat 2 auf, über dem eine optionale isolierende Schicht 4 vorgesehen ist. Eine Source- und eine Drainelektrode 6, 8 sind über der isolierenden Schicht 4 ausgebildet, und ein dotierter Silizium-Sourcebereich und ein dotier ter Silizium-Drainbereich 6a, 8a sind zumindest teilweise über der Source- und der Drainelektrode 6, 8 vorgesehen. Die Oberfläche dieses Source- und dieses Drainbereichs 6a, 8a und der isolierenden Schicht 4 ist einer Plasmabehandlung unterzogen, um eine dotierte Oberflächenschicht zu bilden, die in diese diffundierte Störstellenatome 10 aufweist. Eine amorphe Siliziumschicht 12 ist über der dotierten Oberflächenschicht über zumindest dem Zwischenraum zwischen dem Source- und dem Drainbereich 6a, 8a und diese Bereiche zumindest teilweise überlagernd ausgebildet. Der Source- und der Drainbereich 6a, 8a sind aus einer ersten Siliziumschicht ausgebildet, und die Siliziumschicht 12, die einen Kanalabschnitt 12c des Transistors bildet, ist aus einer zweiten Siliziumschicht ausgebildet. Der Kanalabschnitt 12c ist schmaler als der Zwischenraum zwischen dem Source- und dem Drainbereich 6a, 8a und weist im Wesentlichen undotiertes amorphes Silizium auf. Über dem Kanalbereich 12c ist eine isolierte Gatestruktur 14, 16 ausgebildet.
  • Auf jeder Seite des Kanalabschnitts 12c bildet die zweite Siliziumschicht einen Source- und einen Drainabschnitt 12a, 12b, die unter Verwendung von Laserbestrahlung behandelt worden sind, um eine Dotierung durch die Störstellenatome 10 zu ergeben und um eine Kristallisation zur Bildung von Polysiliziumbereichen zu ergeben.
  • Der Source- und der Drainbereich 6a, 8a dienen als eine Zwischenschicht zwischen der Source- und der Drainelektrode 6, 8 und dem Source- und dem Drainabschnitt 12a, 12b der Halbleiterschicht 12, die den Körper des Transistors bildet. Der Source- und der Drainbereich 6a, 8a verbessern die Kristallisation des Source- und des Drainabschnitts 12a, 12b während des Laserausheilungsprozesses, der durch die Pfeile 18 dargestellt ist.
  • Insbesondere haben der Source- und der Drainbereich 6a, 8a ähnliche thermische Eigenschaften wie die Siliziumschicht 12, so dass sich eine Schmelzgrenzfläche, die sich durch die Siliziumschicht 12 vorbewegt, während der Ausheilung mittels Laser über das gesamte Gebiet des Source- und des Drainabschnitts 12a, 12b gleichförmig vorbewegt. Dementsprechend ist an dem Ende der Ausheilung mittels Laser die volle Dicke der Schicht 12 geschmolzen worden, so dass sich polykristalline Bereiche bis zu der Grenzfläche zwischen dem Source- und dem Drainbereich 6a, 8a und dem Source- und dem Drainabschnitt 12a, 12b bilden können.
  • Das Verfahren zur Herstellung eines Dünnschichttransistors, wie er in 1 gezeigt ist, wird in größerem Detail unter Bezugnahme auf 3 beschrieben.
  • Wie in 3A gezeigt ist, wird eine Isolationsschicht 4, wie etwa SiO2 oder SiNx, über einer Seite eines Glassubstrats 2 gebildet. Eine Source- und eine Drainelektrode 6, 8 bilden ein Source- und Drainelektrodenmuster, das durch nasschemisches Ätzen einer metallischen Schicht, wie etwa ITO (Indium-Zinn-Oxid), Mo (Molybdän) oder eine Molybdänlegierung, ausgebildet werden kann.
  • Gemäß dem Verfahren der Erfindung werden ein dotierter Silizium-Sourcebereich und ein dotierter Silizium-Drainbereich 6a, 8a gebildet, die die Source- und die Drainelektrode 6, 8 zumindest teilweise überlagern. Diese Bereiche können dotiertes amorphes Silizium oder Polysilizium aufweisen und dienen als eine Zwischenkomponente zwischen der Siliziumschicht, die den Körper des Transistors bildet, und der Source- und der Drainelektrode 6, 8. Der Source- und der Drainbereich 6a, 8a können als eine strukturierte amorphe Siliziumschicht ausgebildet sein, die durch einen konventionellen Prozess dotiert worden ist. Zum Beispiel kann die Schicht durch ein Plasma- CVD-Verfahren in einer Atmosphäre hergestellt werden, die zu einer dotierten Schicht führt. Diese Atmosphäre kann Silangas (SiH4) und Phosphingas (PH3) aufweisen, um n-Phosphor (P)-Dotierung zu erzeugen. Alternativ kann eine undotierte Schicht abgeschieden und anschließend dotiert werden. Die Schicht kann auch behandelt werden, um Polysilizium zu bilden, zum Beispiel durch einen Laser- oder Ofenprozess, der auf die in 3a gezeigte Struktur angewendet wird. Die Umwandlung von amorphem Silizium in Polysilizium verringert den Widerstand dieser Bereiche.
  • Wie in 3B gezeigt ist, wird die Oberfläche der Struktur der 3A einer Plasmabehandlung 22 unterzogen, zum Beispiel einem PH3-Plasma, um P-Atome 10 in die Oberfläche einzudiffundieren, um eine dotierte Oberflächenschicht zu bilden.
  • Anschließen wird eine zweite Siliziumschicht abgeschieden, die die erste Siliziumschicht überlagert, wobei die erste Schicht den Source- und den Drainbereich 6a, 8a bildet. Die zweite Siliziumschicht 12 weist einen Source- und einen Drainabschnitt 12a, 12b auf, die den Source- und den Drainbereich 6a, 8a und einen zentralen Kanalabschnitt 12c kontaktieren. Der Kanalabschnitt 12c ist schmaler als der Zwischenraum zwischen dem Source- und dem Drainbereich 6a, 8a, so dass die Ausrichtung des Kanalbereichs 12c für den Betrieb des Transistors nicht kritisch ist. Wie aus dem Folgenden ersichtlich werden wird, wird die präzise Anordnung des Kanalabschnitts 12c durch die Anordnung des Gateleiters 16 bestimmt, was eine selbstausgerichtete Struktur ergibt.
  • Eine isolierte Gatestruktur wird über der zweiten Siliziumschicht 12 gebildet und weist einen Gateisolator, zum Beispiel Siliziumnitrid 14, und die Gateleiterschicht 16 auf. Die Gateleiterschicht 16 ist strukturiert, um die Gateelektrode zu bilden, und kann eine Aluminiumschicht aufweisen. Die darun terliegende Gateisolatorschicht 14 kann gegebenenfalls strukturiert sein, um dem Gateleiter 16 zu entsprechen.
  • Ein Vorteil der Transistorstruktur mit obenliegendem Gate besteht darin, dass sie es ermöglicht, dass hochleitfähige Aluminium-Gateelektrodenmuster gebildet werden.
  • Die in 3C gezeigte resultierende Ausgestaltung wird einem Laserausheilungsprozess unterzogen, und die Gateelektrode 16 dient als eine Maske, so dass nur der Source- und der Drainabschnitt 12a, 12b der Siliziumschicht 12 dem Laserausheilungsprozess unterzogen werden, während der Kanalabschnitt 12c unbeeinflusst bleibt.
  • Der Laserausheilungsprozess bewirkt ein Schmelzen der Siliziumschicht 12, und eine Schmelzgrenzfläche wird gebildet, die durch die Schicht 12 fortschreitet, während der Ausheilungsprozess andauert. Diese Grenzfläche befindet sich an der Grenze zwischen festem und geschmolzenem Material. Außerdem bewirkt die Laserbehandlung, dass die Störstellen-Phosphoratome 10 in die Oberfläche der Siliziumschicht 12 eindiffundieren, was die gewünschte Dotierung bewirkt.
  • Dadurch weist die resultierende Struktur einen Source- und einen Drainabschnitt 12a, 12b aus dotiertem Polysilizium und einen Kanalabschnitt 12c aus im Wesentlichen undotiertem amorphen Silizium auf.
  • Der Laserausheilungsprozess umfasst Strahlung unter Verwendung eines Excimerlaserstrahls, der senkrecht auf die Fläche des Substrats gestrahlt wird, wie es durch die Pfeile 18 in 2 dargestellt ist.
  • Es hat sich herausgestellt, dass die ähnlichen thermischen Eigenschaften des Source- und des Drainbereichs 6a, 8a und der Siliziumschicht 12 ein gleichförmiges Fortschreiten der Schmelzgrenzfläche durch die Siliziumschicht 12 während des Ausheilens mittels Laser ermöglichen. Der Laserausheilungsprozess kann daher gesteuert werden, um zu gewährleisten, dass die vollständige Dicke der Schicht geschmolzen worden ist, aber ohne Überbelichtung irgendeines einzelnen Bereichs der Siliziumschicht 12.
  • Die isolierende Schicht 4 kann bevorzugt sein, weil sie verwendet werden kann, um Ungleichmäßigkeiten in den elektrischen Eigenschaften des TFT durch Glätten jeglicher Unregelmäßigkeiten zu verringern, die auf der Oberfläche des Substrats vorhanden sind. Sie muss aber nicht erforderlich sein. Die Plasmabehandlung ist als Diffundieren von P-(Phosphor-)Atomen zur Erzeugung eines n-TFTs beschrieben worden, aber es kann ebenso möglich sein, ein p-TFT zu erzeugen, zum Beispiel durch B2H6-Plasmabehandung, um B-(Bor-)Atome zu diffundieren. In diesem Fall weisen der Source- und der Drainabschnitt 12a, 12b der Siliziumschicht 12 positiv dotiertes Polysilizium auf.
  • Die verringerte parasitäre Kapazität und der verringerte Kanal-zu-Source/Drain-Widerstand verbessert die Bildqualitäten einer Aktivmatrix-Flüssigkristallanzeige unter Verwendung von Dünnschichttransistoren.
  • Aus dem Lesen der vorliegenden Offenbarung sind für Fachleute andere Modifikationen innerhalb des Bereichs der Ansprüche ersichtlich. Derartige Modifikationen können andere Merkmale umfassen, die bereits bei der Ausgestaltung von Dünnschichttransistoren bekannt sind und die anstatt oder zusätzlich zu Merkmalen verwendet werden können, die hierin bereits beschrieben sind.

Claims (5)

  1. Verfahren zur Herstellung eines Dünnschichttransistors mit obenliegendem Gate, bei dem: ein Source- und ein Drainbereich aus dotiertem Silizium auf einem isolierenden Substrat ausgebildet werden, die Fläche des Substrats, auf dem der Source- und der Drainbereich ausgebildet sind, einer Plasmabehandlung unterzogen wird, um eine dotierte Oberflächenschicht auszubilden, in die Störstellenatome diffundiert sind, auf der dotierten Oberflächenschicht über zumindest dem Zwischenraum zwischen dem Source- und dem Drainbereich eine amorphe Siliziumschicht ausgebildet wird, über der amorphen Siliziumschicht eine isolierte Gatestruktur ausgebildet wird, die einen Gateisolator und einen oberen Gateleiter aufweist, wobei der Gateleiter so strukturiert ist, dass er schmaler als der Zwischenraum zwischen dem Source- und dem Drainbereich ist, nicht durch den Gateleiter abgeschirmte Bereiche der amorphen Siliziumschicht mittels Laser ausgeheilt werden, um Polysiliziumabschnitte zu bilden, in die die Störstellen diffundiert sind.
  2. Verfahren nach Anspruch 1, das zusätzlich den Schritt aufweist, eine Source- und eine Drainelektrode zu bilden, mit denen durch den Source- und den Drainbereich ein Kontakt hergestellt wird.
  3. Verfahren nach Anspruch 2, bei dem die Source- und die Drainelektrode auf dem isolierenden Substrat vor der Bildung des Source- und des Drainbereichs ausgebildet werden, wobei der Source- und der Drainbereich die Source- und die Drainelektrode zumindest teilweise überlagern.
  4. Verfahren nach Anspruch 2 oder 3, bei dem die Source- und die Drainelektrode ITO oder MoCr aufweisen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Ausheilens mittels Laser das Bestrahlen von Bereichen der amorphen Siliziumschicht, die nicht durch den Gateleiter abgeschirmt sind, unter Verwendung eines Excimerlaserstrahls umfasst, der senkrecht gegen die Fläche des Substrats gestrahlt wird.
DE60034548T 1999-11-19 2000-11-02 Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate Expired - Lifetime DE60034548T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9927287 1999-11-19
GBGB9927287.4A GB9927287D0 (en) 1999-11-19 1999-11-19 Top gate thin film transistor and method of producing the same
PCT/EP2000/010904 WO2001039265A1 (en) 1999-11-19 2000-11-02 Top gate thin-film transistor and method of producing the same

Publications (2)

Publication Number Publication Date
DE60034548D1 DE60034548D1 (de) 2007-06-06
DE60034548T2 true DE60034548T2 (de) 2008-01-03

Family

ID=10864749

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60034548T Expired - Lifetime DE60034548T2 (de) 1999-11-19 2000-11-02 Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate

Country Status (7)

Country Link
US (3) US6677191B1 (de)
EP (1) EP1147551B8 (de)
JP (1) JP2003515928A (de)
KR (1) KR100745031B1 (de)
DE (1) DE60034548T2 (de)
GB (1) GB9927287D0 (de)
WO (1) WO2001039265A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3901460B2 (ja) * 2001-02-19 2007-04-04 株式会社日立製作所 薄膜トランジスタの製造方法
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
KR100975523B1 (ko) * 2003-12-30 2010-08-13 삼성전자주식회사 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
CN100386690C (zh) * 2005-05-24 2008-05-07 友达光电股份有限公司 在液晶显示器中形成薄膜晶体管的方法
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
US8906490B2 (en) * 2006-05-19 2014-12-09 Eastman Kodak Company Multicolor mask
KR101293566B1 (ko) 2007-01-11 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8756659B2 (en) 2007-04-19 2014-06-17 At&T Intellectual Property I, L.P. Access authorization servers, methods and computer program products employing wireless terminal location
US20080303037A1 (en) * 2007-06-04 2008-12-11 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US20080299771A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US8129098B2 (en) * 2007-11-20 2012-03-06 Eastman Kodak Company Colored mask combined with selective area deposition
US8173355B2 (en) * 2007-11-20 2012-05-08 Eastman Kodak Company Gradient colored mask
US8221964B2 (en) * 2007-11-20 2012-07-17 Eastman Kodak Company Integrated color mask
US8153352B2 (en) * 2007-11-20 2012-04-10 Eastman Kodak Company Multicolored mask process for making display circuitry
TWI378562B (en) * 2008-01-23 2012-12-01 Ind Tech Res Inst Microcrystalline silicon thin film transistor and method for manufactruing the same
US20090224250A1 (en) * 2008-03-10 2009-09-10 Hidayat Kisdarjono Top Gate Thin Film Transistor with Enhanced Off Current Suppression
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
US7834347B2 (en) * 2008-07-01 2010-11-16 Organicid, Inc. Organic transistor having a non-planar semiconductor-insulating layer interface
US8299467B2 (en) * 2009-12-28 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof
KR101195259B1 (ko) 2010-09-20 2012-10-29 경북대학교 산학협력단 질화물 반도체 ｍｏｓｆｅｔ 및 그의 제조 방법
KR101960458B1 (ko) 2012-09-18 2019-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103268852B (zh) * 2013-05-02 2015-10-21 中国科学院半导体研究所 一种超饱和掺杂半导体薄膜的制备方法
KR102216678B1 (ko) 2014-07-14 2021-02-18 삼성디스플레이 주식회사 박막트랜지스터 제조방법
CN108198864B (zh) * 2018-01-05 2021-12-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN111276546B (zh) * 2020-02-20 2022-07-29 武汉华星光电技术有限公司 显示面板及其制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185723A (ja) 1985-02-13 1986-08-19 Sharp Corp 液晶表示装置
EP0217179A3 (de) 1985-09-30 1989-05-31 Allied Corporation Laser-Rekristallisierungsverfahren von Halbleiterinseln auf durchsichtige Substrate
JPS6280626A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 液晶表示素子
JPS644071A (en) * 1987-06-26 1989-01-09 Nippon Telegraph & Telephone Thin film transistor and manufacture thereof
JPH01136373A (ja) 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜型半導体装置の製法
JP3079566B2 (ja) * 1990-11-28 2000-08-21 富士通株式会社 薄膜トランジスタとその製造方法
JP2973037B2 (ja) * 1991-01-23 1999-11-08 富士通株式会社 薄膜トランジスタの製造方法
JPH04293242A (ja) 1991-03-22 1992-10-16 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH04302475A (ja) 1991-03-29 1992-10-26 Kyocera Corp 薄膜トランジスタ
JPH04305940A (ja) 1991-04-02 1992-10-28 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH0536721A (ja) * 1991-07-31 1993-02-12 Sony Corp 電界効果トランジスタの製造方法
JP3367108B2 (ja) * 1991-11-07 2003-01-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US5470768A (en) * 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
US5473168A (en) 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
US5610737A (en) 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
JP3817279B2 (ja) * 1994-07-08 2006-09-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トップゲート型薄膜トランジスタ及びその製造方法
US5614729A (en) * 1994-07-08 1997-03-25 Hosiden Corporation Top gate thin-film transistor
JPH08242001A (ja) * 1995-03-06 1996-09-17 Toshiba Corp 薄膜トランジスタの製造方法
JPH0955513A (ja) * 1995-08-16 1997-02-25 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
JP3729464B2 (ja) * 1995-09-26 2005-12-21 株式会社東芝 薄膜トランジスタ、その製造方法および液晶表示素子
TW367564B (en) 1995-09-25 1999-08-21 Toshiba Corp Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
JPH09153621A (ja) 1995-12-01 1997-06-10 Sharp Corp 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH09269503A (ja) * 1996-03-29 1997-10-14 Toshiba Corp 液晶表示装置
EP0844670B1 (de) * 1996-06-06 2004-01-02 Seiko Epson Corporation Verfahren zur herstellung eines dünnschichtfeldeffekttransistors, flüssigkristallanzeige und dadurch hergestellte elektronische anordnung
US7195960B2 (en) * 1996-06-28 2007-03-27 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
JPH1079514A (ja) * 1996-09-05 1998-03-24 Toshiba Corp アクティブマトリクス基板の製造方法
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
US5981617A (en) * 1998-01-20 1999-11-09 Kim; Hee Jung Irradiation of gas permeable contact lenses by far infrared light

Also Published As

Publication number Publication date
GB9927287D0 (en) 2000-01-12
DE60034548D1 (de) 2007-06-06
EP1147551B8 (de) 2007-06-13
US20040077133A1 (en) 2004-04-22
WO2001039265A1 (en) 2001-05-31
KR20010093264A (ko) 2001-10-27
EP1147551A1 (de) 2001-10-24
US20040229411A1 (en) 2004-11-18
KR100745031B1 (ko) 2007-08-02
US6677191B1 (en) 2004-01-13
EP1147551B1 (de) 2007-04-25
US6965121B2 (en) 2005-11-15
JP2003515928A (ja) 2003-05-07

Similar Documents

Publication Publication Date Title
DE60034548T2 (de) Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate
DE69127395T2 (de) Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
DE3855861T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69428014T2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE3587100T2 (de) Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung.
EP0049392B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE3936677C2 (de)
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE69006434T2 (de) Herstellungsverfahren einer Halbleiteranordnung.
DE3448122C2 (de)
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE69505461T2 (de) Herstellungsverfahren für Dünnfilmtransistor mit obenliegendem Gate
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE4409367A1 (de) Verfahren zum Herstellen eines Dünnfilmtransistors

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: TPO HONG KONG HOLDING LTD., HONGKONG, HK

8364 No opposition during term of opposition