JP3367108B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JP3367108B2 JP3367108B2 JP29166691A JP29166691A JP3367108B2 JP 3367108 B2 JP3367108 B2 JP 3367108B2 JP 29166691 A JP29166691 A JP 29166691A JP 29166691 A JP29166691 A JP 29166691A JP 3367108 B2 JP3367108 B2 JP 3367108B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- signal line
- active matrix
- matrix substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス方
式の液晶ディスプレイ等に応用される液晶装置等のアク
ティブマトリクス基板の製造方法に関する。 【０００２】 【従来の技術】近年、平面画像表示装置の中で特にアク
ティブマトリクス方式の液晶表示装置の研究が進みブラ
ウン管方式の画像表示装置と同等以上の画質を得られる
ようになっている。高精細な画質と製造コスト低減のた
め、走査線と信号線の交差部における短絡を防止する技
術的な工夫が盛んに行われている。 【０００３】１９９１年９月号ＮＩＫＫＥＩ ＭＩＣＲ
ＯＤＥＶＩＣＥＳ ｐｐ．４９−５６の薄膜トランジス
タを応用した液晶表示体では、走査線と信号線の間に、
Ｔａを材料にした走査線を陽極酸化した酸化タンタル薄
膜と窒化膜の２層の絶縁膜を形成することにより、走査
線と信号線の短絡や、走査線の断線を防止している。 【０００４】また、液晶表示体の画素の開口率向上や、
大画面化に対応するため、ゲート電極に対して自己整合
的な画素トランジスタの実用化が必要になっている。 【０００５】公開特許公報昭６２−１１７３７１の従来
例では、不純物を含んだ絶縁膜をゲート絶縁膜上に被着
形成し、レーザ照射、ランプアニール等により不純物を
拡散してゲート電極に対して自己整合的にソース・ドレ
イン領域を形成している。 【０００６】 【発明が解決しようとする課題】１９９１年９月号ＮＩ
ＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ ｐｐ．４９−５
６の従来例では、画素トランジスタがゲート電極に対し
て自己整合的でないため、薄膜トランジスタ自身の電気
容量が大きくなり、信号線の信号の遅延や、ドレイン領
域とゲート電極の間の寄生容量による画素電極の電位の
低下が問題であった。この従来例では、補助容量を作り
込むことにより画素電極の電位低下を防止しているが、
しかしなお画素の開口部の面積が小さくなる問題があっ
た。 【０００７】したがって、ゲート電極に対して自己整合
的な薄膜トランジスタで画素トランジスタを構成し、さ
らに走査線と信号線の交差部における欠陥を防止する技
術が必要である。 【０００８】また、公開特許公報昭６２−１１７３７１
の方法ではゲート絶縁膜、拡散層と不純物を含まない絶
縁膜の合計３層の絶縁膜を貫くようにコンタクトホール
を形成してソース電極とドレイン電極を形成する必要が
ある。密度や組成の異なる複数の絶縁膜を貫いてコンタ
クトホールを形成するには、エッチング液あるいはエッ
チングガスを違える必要があり、目標の大きさのコンタ
クトホールを形成することは極めて困難である。 【０００９】そこで、コンタクトホールの形成がほとん
どなく、走査線と信号線の交差部の欠陥がなく、同時に
自己整合的な電界効果トランジスタによる画素トランジ
スタを形成する技術が必要である。上記第一の例と第二
の例の短所を一挙に解決する技術が本発明の方法であ
る。 【００１０】 【課題を解決するための手段】本発明は、基板上に複数
の走査線と、前記複数の走査線に交差する複数の信号線
と、前記各走査線と前記各信号線に接続された薄膜トラ
ンジスタと、前記薄膜トランジスタに接続された画素電
極を具備した表示領域と、前記基板の周辺に前記画素電
極を駆動するために設けられた駆動回路を有するアクテ
ィブマトリクス基板の製造方法において、前記基板上に
シリコン薄膜を形成する工程と、前記シリコン薄膜に接
するように前記信号線となる金属薄膜を形成するととも
に、表示領域を挟んで前記駆動回路と反対側で前記信号
線に接続される、信号線を酸化するための配線を形成す
る工程と、前記配線に電位を印加し前記金属薄膜を酸化
して前記金属薄膜の表面に金属酸化膜を形成する工程
と、前記金属薄膜と前記金属酸化膜と前記シリコン薄膜
を覆うように絶縁膜を形成する工程と、前記絶縁膜上に
ゲート電極及び前記走査線を形成する工程とを有し、前
記各走査線と前記各信号線との間に、前記金属酸化膜と
絶縁膜とを有することを特徴とする。 【００１１】 【００１２】 【００１３】 【実施例】以下図面を参照して実施例を図１から図１４
に示して詳細に説明する。 【００１４】図１に示すように、歪点が６５０℃であり
ナトリウム原子の含有率が原子数比で５０ｐｐｍ以下の
厚みが１ｍｍ、一辺２５０ｍｍの正方形のガラス基板上
に、酸化シリコン層ＢＦＬを被着形成する。この酸化シ
リコン層ＢＦＬは電子サイクロトロン共鳴による化学気
相成長法で形成され、厚みは２００ｎｍである。酸化シ
リコン層ＢＦＬはこの方法に限らず、常圧化学気相成長
法によっても形成することが出来る。 【００１５】次に、薄膜トランジスタのソース・ドレイ
ン領域の一部となる島状の不純物を含んだシリコン層Ｓ
ＤＰを酸化シリコン層上に被着形成する。製作する薄膜
トランジスタがｎ型である場合には、まず、減圧化学気
相成長法によりリンを含んだ多結晶シリコン層を酸化シ
リコン層上に被着形成しリソグラフィー法により島状に
パターニングすることにより形成する。あるいは、不純
物を含まないシリコン層を減圧化学気相成長法により被
着形成して、イオン注入法により加速電圧１００ｋＶ、
注入量３×１０15ｃｍ-2の条件でリン原子を上記シリコ
ン層に注入し、リソグラフィー法により島状にパターニ
ングすることにより形成する。島状のパターニングはフ
ルオロメタンガスのプラズマのドライエッチングによっ
て、図１に示すようにテーパーを持つ様にエッチングす
る。このテーパーの角度は酸化シリコン層の表面から測
定して３０度の傾斜を持つ。この島状の不純物を含んだ
シリコン層ＳＤＰの厚みは１５０ｎｍであり、この抵抗
率はｎ型で２．５×１０-2Ωｃｍである。このシリコン
層ＳＤＰにＸｅＣｌエキシマレーザを照射することによ
り抵抗を３×１０-3Ωｃｍに低下させることもできる。 【００１６】製作する薄膜トランジスタがｐ型である場
合には、不純物を含まないシリコン層を減圧化学気相成
長法により１５０ｎｍの厚みで被着形成して、イオン注
入法により加速電圧３０ｋＶ、注入量３×１０15ｃｍ-2
の条件でホウ素原子を上記シリコン層に注入し、温度６
００℃で２時間の条件で窒素雰囲気中のアニールで抵抗
を下げ、さらに、リソグラフィー法により島状にパター
ニングすることにより形成する。この不純物を含むシリ
コン層の抵抗はＸｅＣｌエキシマレーザなどのエネルギ
ービームを照射することでも抵抗を下げることが出来
る。例えば３００ｍＪ／ｃｍ2のエネルギー強度で１×
１０-3Ωｃｍ程度の抵抗にまで下げることが出来る。 【００１７】次に、スパッタ法によりモリブデン薄膜
を、上記シリコン層ＳＤＰを覆うように３００ｎｍの厚
みでガラス基板上ＧＬに被着形成する。このモリブデン
薄膜の抵抗率は５．２×１０-6Ωｃｍと極めて低い。次
に図１に示すように、不純物を含むシリコン層の一部に
モリブデン薄膜が重なるようにリソグラフィー法により
パターニングする。このモリブデン薄膜ＡＬは薄膜トラ
ンジスタのソース電極となり、製作された薄膜トランジ
スタをアクティブマトリクス基板の能動素子に使うとき
には、複数の薄膜トランジスタを結ぶ信号線となる。 【００１８】次に、図２に示すようにモリブデン薄膜Ａ
Ｌを、電解液中で陽極酸化することにより酸化モリブデ
ン薄膜ＡＬＸを形成する。電解液は有機系の電解質を含
み、室温で定電圧の直流バイアスを印加することによ
り、モリブデン薄膜ＡＬを酸化する。この方法により作
成される酸化モリブデン薄膜ＡＬＸの厚みは２００ｎｍ
である。駆動回路を、基板ＧＬ上に形成する場合、信号
線あるいはソース電極ＡＬの酸化は図３に示すように、
表示領域ＤＳＰを挟んで駆動回路の反対側にモリブデン
薄膜の配線ＡＬＨを形成して端子ＡＬＴを通じて電位を
印加して酸化する。この方法は、信号線駆動回路の領域
ＤＤＲを横切らずに酸化できる利点がある。 【００１９】配線ＡＬＨは、後に説明する図１３までの
工程が終了した際に、基板を図３で示すＣＴＬの線で切
断すると共に除去される。 【００２０】信号線の材質は上記の例のモリブデンに限
ることはなく、アルミニウムあるいはＴａ、ＴａＭ
ｏx、Ｃｕなどの金属材料でも十分応用できる。 【００２１】次に、図４に示すように減圧化学気相成長
法により不純物を含まないシリコン層ＰＬＳをシリコン
層ＳＤＰおよびソース電極ＡＬを覆うように２５ｎｍの
厚みで被着形成して、リソグラフィー法によりパターニ
ングする。次に、図５に示すように上記シリコン層ＰＬ
Ｓを、レーザビームＬＳＲを照射することにより多結晶
化する。レーザ照射の条件は、波長３０８ｎｍのＦＷＨ
Ｍが５０ｎｓのＸｅＣｌエキシマレーザで２００〜５０
０ｍＪ／ｃｍ2のエネルギー強度で照射する。 【００２２】シリコン層ＰＬＳが非晶質シリコン層であ
る場合には、駆動回路の領域と表示領域のシリコン層に
レーザビームを照射する。また、シリコン層ＰＬＳが多
結晶シリコン層である場合には、レーザビームの照射は
必ずしも基板全面に渡って行う必要はなく、必要に応じ
て駆動回路領域のシリコン層に限って選択的にレーザビ
ームを照射してもよい。 【００２３】上記のレーザビームの照射により、図６に
示すように多結晶シリコン層ＰＬＳは再結晶化シリコン
層ＣＰＳになる。再結晶化シリコン層ＣＰＳの多結晶シ
リコン層の粒子の大きさはＴＥＭの観察では５０〜２０
０ｎｍの大きさである。次に、図７に示すように、ソー
スガスにＳｉＨ4とＯ2を用いたＥＣＲ−ＣＶＤ法によっ
て、厚さ１５０ｎｍの酸化シリコン薄膜によるゲート絶
縁膜ＧＩＳを、上記島状のシリコン薄膜ＣＰＳを覆うよ
うに被着形成する。さらに、上記ゲート絶縁膜ＧＩＳに
覆われた島状のシリコン薄膜ＣＰＳに一部分重なるよう
に、ゲート電極ＧＥＬを形成する。ゲート電極ＧＥＬの
材料は、スパッタ法により形成された厚み３５０ｎｍの
Ｔａ金属薄膜である。リソグラフィー法によりパターニ
ングしてゲート電極ＧＥＬを形成する。 【００２４】信号線側駆動回路および画素を駆動するた
めの回路のゲート電極ＧＥＬは島状に形成されている。
一方、図８に示すように表示領域のゲート電極は走査線
と同じ工程で形成されたＴａであり、さらに同じ工程で
Ｔａで形成された配線ＡＸＬを経て、ガラス基板上の端
子ＡＸＣに繋がれている。 【００２５】画素を駆動するための回路は、薄膜トラン
ジスタにより高密度にＣＭＯＳが形成されているため、
酸化のための配線ＡＸＬに接続するように、画素を駆動
するための回路を横切って走査線ＳＬを形成することは
困難である。よって、この酸化するための配線ＡＸＬ
は、画素を駆動するための回路を形成する領域と反対
側、あるいは画素を駆動するための回路が形成されてい
ない領域に形成するとよい。 【００２６】次に、図９に示すように、ゲート電極ＧＥ
Ｌの表面を陽極酸化法により酸化して酸化タンタル薄膜
を形成する。重量濃度０．０１％のクエン酸電界液中に
ゲート電極ＧＥＬが形成された基板を浸し、端子ＡＸＬ
を通じてゲート電極ＧＥＬおよびゲートラインＧＬに１
２０Ｖの直流電圧を２時間印加する。この方法によって
ゲート電極ＧＥＬの表面に厚さ２００ｎｍの酸化タンタ
ル薄膜ＡＸＧが形成される。 【００２７】配線ＡＸＬは、後に説明する図１３までの
工程が終了した際に、基板を図８で示すＣＴＬの線で切
断すると共に除去される。 【００２８】次に、図１０に示すように、上記島状の多
結晶シリコン薄膜中に、ソース領域とドレイン領域を形
成するため上記ゲート電極に対して自己整合的に不純物
をイオン注入ＩＮＩする。このとき、適宜イオン注入に
対して阻止能力のある材料をマスクに用いて不純物を注
入する。たとえば、適宜にレジストをマスクにして、ｐ
型の薄膜トランジスタの構成のためには３×１０15ｃｍ
-2のｐ型の不純物のみを例えばホウ素イオンを、ｎ型の
薄膜トランジスタの構成のためには３×１０15ｃｍ-2の
ｎ型の不純物のみを例えばリンイオンを注入する。駆動
回路はｎ型のみの薄膜トランジスタによって、あるい
は、ｐ型のみの薄膜トランジスタによって構成しても構
わない。 【００２９】次に、レーザビームを照射してソース領域
とドレイン領域中の不純物を活性化する。このレーザ照
射の条件は、ＦＭＷＨ５０ｎｓの波長３０８ｎｍのＸｅ
Ｃｌのエキシマレーザで、基板表面のエネルギー強度が
３５０ｍＪ／ｃｍ2で、大気中で照射すればよい。次
に、薄膜トランジスタの活性領域に存在するダングリン
グボンド減少させるために、必要に応じてＥＣＲ−ＣＶ
Ｄ法により水素粒子を注入する。図１１のＳＤＲは不純
物が注入されたソース・ドレイン領域である。 【００３０】次に、図１２に示すように、ゲート絶縁膜
ＧＩＳにドレイン領域に到達するスルーホールを形成す
る。薄膜トランジスタが画素トランジスタに用いられる
場合には、ドレイン領域にスルーホールを通してＩＴＯ
薄膜をスパッタ法にて被着形成しパターニングすること
により画素電極ＰＸＥを形成する。さらに、ＧＥＬの上
に酸化シリコン膜による層間絶縁膜ＰＳＬを被着形成す
る。 【００３１】さらに、薄膜トランジスタを外部環境から
保護するため窒化珪素膜によってパッシベーション膜Ｐ
ＡＬを形成して、図１３に示すような薄膜トランジスタ
を得る。 【００３２】図１３に、アクティブマトリクス基板の走
査線に沿って信号線を横断する様に見た走査線と信号線
の交差部の断面図を示す。信号線ＡＬと走査線ＧＥＬの
間に、信号線を酸化することによって形成したモリブデ
ン酸化膜ＡＬＸと酸化シリコン層ＧＩＳが形成されてい
るため、走査線と信号線の間で短絡により欠陥を著しく
減少することができる。 【００３３】図１４では、図１３までの説明により製造
されたアクティブマトリクス基板の回路の概略図を示
す。点順次型の駆動方法によるアクティブマトリクス型
液晶表示体の基板の構成例を示しており、走査線側駆動
回路を３分割し、信号線側駆動回路を３分割した例を示
す。図１４において、ＤＤＣ１、ＤＤＣ２およびＤＤＣ
３はそれぞれ信号線側駆動回路である。ビデオ信号線を
Ｖ１、Ｖ２およびＶ３の三本の線で示しているが、必要
によってビデオ信号線の増減が有り得る。この例ではビ
デオ信号を画素トランジスタに点順次方法で伝えるた
め、信号線側駆動回路によって、それぞれの信号線をア
ナログスイッチＡＳＷによってスイッチングして、液晶
表示体の表示領域ＰＡＲＩＡに構成されている画素トラ
ンジスタに、ビデオ信号のデータをデータラインＤＬを
通じて伝える。 【００３４】また、ＳＤＣ１、ＳＤＣ２およびＳＤＣ３
は、画素を駆動するための回路をそれぞれ示す。さらに
Ｂ１、Ｂ２およびＢ３は、上記分割された画素を駆動す
るための回路ＳＤＣ１、ＳＤＣ２およびＳＤＣ３のそれ
ぞれに接続したバッファ回路である。バッファ回路から
の信号は走査線ＳＬを通じて画素トランジスタに伝えら
れる。信号線ＤＬと走査線ＳＬの交差点に画素を駆動す
るための薄膜トランジスタがそれぞれ形成されている。 【００３５】ＤＤＣ１、ＤＤＣ２、ＤＤＣ３、ＳＤＣ
１、ＳＤＣ２、およびＳＤＣ３の領域内に構成されたシ
フトレジスタは平面的に周期的に配置されているが、例
えばＤＤＣ１とＤＤＣ２の領域に構成された最近接の薄
膜トランジスタの間は、レーザビームのエッジの影響の
及ばない様に５ｍｍから５０ｍｍの距離がある。 【００３６】上記の実施例により、パルスレーザを使っ
たシリコン薄膜の結晶化による、優れた電気的特性の周
辺駆動回路を内蔵したアクティブマトリクス基板を構成
することができる。図１４では点順次型の駆動回路例を
示したが、線順次など他の方式の駆動方法の駆動回路内
蔵型のアクティブマトリクス基板の製造方法でも本発明
を適用できる。 【００３７】上記の実施例では、シリコン層ＰＬＳのレ
ーザ照射による結晶化を、シリコン層ＰＬＳのパターニ
ングの前に行っているが、シリコン層ＰＬＳ薄膜を島状
にパターニングした後に、レーザ照射して結晶化しても
よい。この後のアクティブマトリクス基板の製造工程は
図６以下で示した工程と同じである。 【００３８】上記の実施例では、自己整合型の例を示し
たが、非自己整合型の薄膜トランジスタによるアクティ
ブマトリクス基板の製造にも本発明は適用できる。 【００３９】上記の例では、表示領域の画素電極を駆動
するための薄膜トランジスタはｎ型であるが、目的によ
ってはｐ型でもよく、さらには、ｎ型とｐ型の両タイプ
の薄膜トランジスタによって、画素電極を駆動してもよ
い。 【００４０】 【発明の効果】本発明によって、コンタクトホールの形
成が少なく、走査線と信号線の交差部における短絡の欠
陥がなく、同時に自己整合的な電界効果型トランジスタ
を形成することができ、したがって、表示領域の短絡な
どによる欠陥がなく、応答動作が速く、開口率の高い画
素電極を持つことができる駆動回路内蔵型薄膜トランジ
スタアクティブマトリクス基板を簡単な工程で製造する
ことができる。 【００４１】 【００４２】 【００４３】 【００４４】
式の液晶ディスプレイ等に応用される液晶装置等のアク
ティブマトリクス基板の製造方法に関する。 【０００２】 【従来の技術】近年、平面画像表示装置の中で特にアク
ティブマトリクス方式の液晶表示装置の研究が進みブラ
ウン管方式の画像表示装置と同等以上の画質を得られる
ようになっている。高精細な画質と製造コスト低減のた
め、走査線と信号線の交差部における短絡を防止する技
術的な工夫が盛んに行われている。 【０００３】１９９１年９月号ＮＩＫＫＥＩ ＭＩＣＲ
ＯＤＥＶＩＣＥＳ ｐｐ．４９−５６の薄膜トランジス
タを応用した液晶表示体では、走査線と信号線の間に、
Ｔａを材料にした走査線を陽極酸化した酸化タンタル薄
膜と窒化膜の２層の絶縁膜を形成することにより、走査
線と信号線の短絡や、走査線の断線を防止している。 【０００４】また、液晶表示体の画素の開口率向上や、
大画面化に対応するため、ゲート電極に対して自己整合
的な画素トランジスタの実用化が必要になっている。 【０００５】公開特許公報昭６２−１１７３７１の従来
例では、不純物を含んだ絶縁膜をゲート絶縁膜上に被着
形成し、レーザ照射、ランプアニール等により不純物を
拡散してゲート電極に対して自己整合的にソース・ドレ
イン領域を形成している。 【０００６】 【発明が解決しようとする課題】１９９１年９月号ＮＩ
ＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ ｐｐ．４９−５
６の従来例では、画素トランジスタがゲート電極に対し
て自己整合的でないため、薄膜トランジスタ自身の電気
容量が大きくなり、信号線の信号の遅延や、ドレイン領
域とゲート電極の間の寄生容量による画素電極の電位の
低下が問題であった。この従来例では、補助容量を作り
込むことにより画素電極の電位低下を防止しているが、
しかしなお画素の開口部の面積が小さくなる問題があっ
た。 【０００７】したがって、ゲート電極に対して自己整合
的な薄膜トランジスタで画素トランジスタを構成し、さ
らに走査線と信号線の交差部における欠陥を防止する技
術が必要である。 【０００８】また、公開特許公報昭６２−１１７３７１
の方法ではゲート絶縁膜、拡散層と不純物を含まない絶
縁膜の合計３層の絶縁膜を貫くようにコンタクトホール
を形成してソース電極とドレイン電極を形成する必要が
ある。密度や組成の異なる複数の絶縁膜を貫いてコンタ
クトホールを形成するには、エッチング液あるいはエッ
チングガスを違える必要があり、目標の大きさのコンタ
クトホールを形成することは極めて困難である。 【０００９】そこで、コンタクトホールの形成がほとん
どなく、走査線と信号線の交差部の欠陥がなく、同時に
自己整合的な電界効果トランジスタによる画素トランジ
スタを形成する技術が必要である。上記第一の例と第二
の例の短所を一挙に解決する技術が本発明の方法であ
る。 【００１０】 【課題を解決するための手段】本発明は、基板上に複数
の走査線と、前記複数の走査線に交差する複数の信号線
と、前記各走査線と前記各信号線に接続された薄膜トラ
ンジスタと、前記薄膜トランジスタに接続された画素電
極を具備した表示領域と、前記基板の周辺に前記画素電
極を駆動するために設けられた駆動回路を有するアクテ
ィブマトリクス基板の製造方法において、前記基板上に
シリコン薄膜を形成する工程と、前記シリコン薄膜に接
するように前記信号線となる金属薄膜を形成するととも
に、表示領域を挟んで前記駆動回路と反対側で前記信号
線に接続される、信号線を酸化するための配線を形成す
る工程と、前記配線に電位を印加し前記金属薄膜を酸化
して前記金属薄膜の表面に金属酸化膜を形成する工程
と、前記金属薄膜と前記金属酸化膜と前記シリコン薄膜
を覆うように絶縁膜を形成する工程と、前記絶縁膜上に
ゲート電極及び前記走査線を形成する工程とを有し、前
記各走査線と前記各信号線との間に、前記金属酸化膜と
絶縁膜とを有することを特徴とする。 【００１１】 【００１２】 【００１３】 【実施例】以下図面を参照して実施例を図１から図１４
に示して詳細に説明する。 【００１４】図１に示すように、歪点が６５０℃であり
ナトリウム原子の含有率が原子数比で５０ｐｐｍ以下の
厚みが１ｍｍ、一辺２５０ｍｍの正方形のガラス基板上
に、酸化シリコン層ＢＦＬを被着形成する。この酸化シ
リコン層ＢＦＬは電子サイクロトロン共鳴による化学気
相成長法で形成され、厚みは２００ｎｍである。酸化シ
リコン層ＢＦＬはこの方法に限らず、常圧化学気相成長
法によっても形成することが出来る。 【００１５】次に、薄膜トランジスタのソース・ドレイ
ン領域の一部となる島状の不純物を含んだシリコン層Ｓ
ＤＰを酸化シリコン層上に被着形成する。製作する薄膜
トランジスタがｎ型である場合には、まず、減圧化学気
相成長法によりリンを含んだ多結晶シリコン層を酸化シ
リコン層上に被着形成しリソグラフィー法により島状に
パターニングすることにより形成する。あるいは、不純
物を含まないシリコン層を減圧化学気相成長法により被
着形成して、イオン注入法により加速電圧１００ｋＶ、
注入量３×１０15ｃｍ-2の条件でリン原子を上記シリコ
ン層に注入し、リソグラフィー法により島状にパターニ
ングすることにより形成する。島状のパターニングはフ
ルオロメタンガスのプラズマのドライエッチングによっ
て、図１に示すようにテーパーを持つ様にエッチングす
る。このテーパーの角度は酸化シリコン層の表面から測
定して３０度の傾斜を持つ。この島状の不純物を含んだ
シリコン層ＳＤＰの厚みは１５０ｎｍであり、この抵抗
率はｎ型で２．５×１０-2Ωｃｍである。このシリコン
層ＳＤＰにＸｅＣｌエキシマレーザを照射することによ
り抵抗を３×１０-3Ωｃｍに低下させることもできる。 【００１６】製作する薄膜トランジスタがｐ型である場
合には、不純物を含まないシリコン層を減圧化学気相成
長法により１５０ｎｍの厚みで被着形成して、イオン注
入法により加速電圧３０ｋＶ、注入量３×１０15ｃｍ-2
の条件でホウ素原子を上記シリコン層に注入し、温度６
００℃で２時間の条件で窒素雰囲気中のアニールで抵抗
を下げ、さらに、リソグラフィー法により島状にパター
ニングすることにより形成する。この不純物を含むシリ
コン層の抵抗はＸｅＣｌエキシマレーザなどのエネルギ
ービームを照射することでも抵抗を下げることが出来
る。例えば３００ｍＪ／ｃｍ2のエネルギー強度で１×
１０-3Ωｃｍ程度の抵抗にまで下げることが出来る。 【００１７】次に、スパッタ法によりモリブデン薄膜
を、上記シリコン層ＳＤＰを覆うように３００ｎｍの厚
みでガラス基板上ＧＬに被着形成する。このモリブデン
薄膜の抵抗率は５．２×１０-6Ωｃｍと極めて低い。次
に図１に示すように、不純物を含むシリコン層の一部に
モリブデン薄膜が重なるようにリソグラフィー法により
パターニングする。このモリブデン薄膜ＡＬは薄膜トラ
ンジスタのソース電極となり、製作された薄膜トランジ
スタをアクティブマトリクス基板の能動素子に使うとき
には、複数の薄膜トランジスタを結ぶ信号線となる。 【００１８】次に、図２に示すようにモリブデン薄膜Ａ
Ｌを、電解液中で陽極酸化することにより酸化モリブデ
ン薄膜ＡＬＸを形成する。電解液は有機系の電解質を含
み、室温で定電圧の直流バイアスを印加することによ
り、モリブデン薄膜ＡＬを酸化する。この方法により作
成される酸化モリブデン薄膜ＡＬＸの厚みは２００ｎｍ
である。駆動回路を、基板ＧＬ上に形成する場合、信号
線あるいはソース電極ＡＬの酸化は図３に示すように、
表示領域ＤＳＰを挟んで駆動回路の反対側にモリブデン
薄膜の配線ＡＬＨを形成して端子ＡＬＴを通じて電位を
印加して酸化する。この方法は、信号線駆動回路の領域
ＤＤＲを横切らずに酸化できる利点がある。 【００１９】配線ＡＬＨは、後に説明する図１３までの
工程が終了した際に、基板を図３で示すＣＴＬの線で切
断すると共に除去される。 【００２０】信号線の材質は上記の例のモリブデンに限
ることはなく、アルミニウムあるいはＴａ、ＴａＭ
ｏx、Ｃｕなどの金属材料でも十分応用できる。 【００２１】次に、図４に示すように減圧化学気相成長
法により不純物を含まないシリコン層ＰＬＳをシリコン
層ＳＤＰおよびソース電極ＡＬを覆うように２５ｎｍの
厚みで被着形成して、リソグラフィー法によりパターニ
ングする。次に、図５に示すように上記シリコン層ＰＬ
Ｓを、レーザビームＬＳＲを照射することにより多結晶
化する。レーザ照射の条件は、波長３０８ｎｍのＦＷＨ
Ｍが５０ｎｓのＸｅＣｌエキシマレーザで２００〜５０
０ｍＪ／ｃｍ2のエネルギー強度で照射する。 【００２２】シリコン層ＰＬＳが非晶質シリコン層であ
る場合には、駆動回路の領域と表示領域のシリコン層に
レーザビームを照射する。また、シリコン層ＰＬＳが多
結晶シリコン層である場合には、レーザビームの照射は
必ずしも基板全面に渡って行う必要はなく、必要に応じ
て駆動回路領域のシリコン層に限って選択的にレーザビ
ームを照射してもよい。 【００２３】上記のレーザビームの照射により、図６に
示すように多結晶シリコン層ＰＬＳは再結晶化シリコン
層ＣＰＳになる。再結晶化シリコン層ＣＰＳの多結晶シ
リコン層の粒子の大きさはＴＥＭの観察では５０〜２０
０ｎｍの大きさである。次に、図７に示すように、ソー
スガスにＳｉＨ4とＯ2を用いたＥＣＲ−ＣＶＤ法によっ
て、厚さ１５０ｎｍの酸化シリコン薄膜によるゲート絶
縁膜ＧＩＳを、上記島状のシリコン薄膜ＣＰＳを覆うよ
うに被着形成する。さらに、上記ゲート絶縁膜ＧＩＳに
覆われた島状のシリコン薄膜ＣＰＳに一部分重なるよう
に、ゲート電極ＧＥＬを形成する。ゲート電極ＧＥＬの
材料は、スパッタ法により形成された厚み３５０ｎｍの
Ｔａ金属薄膜である。リソグラフィー法によりパターニ
ングしてゲート電極ＧＥＬを形成する。 【００２４】信号線側駆動回路および画素を駆動するた
めの回路のゲート電極ＧＥＬは島状に形成されている。
一方、図８に示すように表示領域のゲート電極は走査線
と同じ工程で形成されたＴａであり、さらに同じ工程で
Ｔａで形成された配線ＡＸＬを経て、ガラス基板上の端
子ＡＸＣに繋がれている。 【００２５】画素を駆動するための回路は、薄膜トラン
ジスタにより高密度にＣＭＯＳが形成されているため、
酸化のための配線ＡＸＬに接続するように、画素を駆動
するための回路を横切って走査線ＳＬを形成することは
困難である。よって、この酸化するための配線ＡＸＬ
は、画素を駆動するための回路を形成する領域と反対
側、あるいは画素を駆動するための回路が形成されてい
ない領域に形成するとよい。 【００２６】次に、図９に示すように、ゲート電極ＧＥ
Ｌの表面を陽極酸化法により酸化して酸化タンタル薄膜
を形成する。重量濃度０．０１％のクエン酸電界液中に
ゲート電極ＧＥＬが形成された基板を浸し、端子ＡＸＬ
を通じてゲート電極ＧＥＬおよびゲートラインＧＬに１
２０Ｖの直流電圧を２時間印加する。この方法によって
ゲート電極ＧＥＬの表面に厚さ２００ｎｍの酸化タンタ
ル薄膜ＡＸＧが形成される。 【００２７】配線ＡＸＬは、後に説明する図１３までの
工程が終了した際に、基板を図８で示すＣＴＬの線で切
断すると共に除去される。 【００２８】次に、図１０に示すように、上記島状の多
結晶シリコン薄膜中に、ソース領域とドレイン領域を形
成するため上記ゲート電極に対して自己整合的に不純物
をイオン注入ＩＮＩする。このとき、適宜イオン注入に
対して阻止能力のある材料をマスクに用いて不純物を注
入する。たとえば、適宜にレジストをマスクにして、ｐ
型の薄膜トランジスタの構成のためには３×１０15ｃｍ
-2のｐ型の不純物のみを例えばホウ素イオンを、ｎ型の
薄膜トランジスタの構成のためには３×１０15ｃｍ-2の
ｎ型の不純物のみを例えばリンイオンを注入する。駆動
回路はｎ型のみの薄膜トランジスタによって、あるい
は、ｐ型のみの薄膜トランジスタによって構成しても構
わない。 【００２９】次に、レーザビームを照射してソース領域
とドレイン領域中の不純物を活性化する。このレーザ照
射の条件は、ＦＭＷＨ５０ｎｓの波長３０８ｎｍのＸｅ
Ｃｌのエキシマレーザで、基板表面のエネルギー強度が
３５０ｍＪ／ｃｍ2で、大気中で照射すればよい。次
に、薄膜トランジスタの活性領域に存在するダングリン
グボンド減少させるために、必要に応じてＥＣＲ−ＣＶ
Ｄ法により水素粒子を注入する。図１１のＳＤＲは不純
物が注入されたソース・ドレイン領域である。 【００３０】次に、図１２に示すように、ゲート絶縁膜
ＧＩＳにドレイン領域に到達するスルーホールを形成す
る。薄膜トランジスタが画素トランジスタに用いられる
場合には、ドレイン領域にスルーホールを通してＩＴＯ
薄膜をスパッタ法にて被着形成しパターニングすること
により画素電極ＰＸＥを形成する。さらに、ＧＥＬの上
に酸化シリコン膜による層間絶縁膜ＰＳＬを被着形成す
る。 【００３１】さらに、薄膜トランジスタを外部環境から
保護するため窒化珪素膜によってパッシベーション膜Ｐ
ＡＬを形成して、図１３に示すような薄膜トランジスタ
を得る。 【００３２】図１３に、アクティブマトリクス基板の走
査線に沿って信号線を横断する様に見た走査線と信号線
の交差部の断面図を示す。信号線ＡＬと走査線ＧＥＬの
間に、信号線を酸化することによって形成したモリブデ
ン酸化膜ＡＬＸと酸化シリコン層ＧＩＳが形成されてい
るため、走査線と信号線の間で短絡により欠陥を著しく
減少することができる。 【００３３】図１４では、図１３までの説明により製造
されたアクティブマトリクス基板の回路の概略図を示
す。点順次型の駆動方法によるアクティブマトリクス型
液晶表示体の基板の構成例を示しており、走査線側駆動
回路を３分割し、信号線側駆動回路を３分割した例を示
す。図１４において、ＤＤＣ１、ＤＤＣ２およびＤＤＣ
３はそれぞれ信号線側駆動回路である。ビデオ信号線を
Ｖ１、Ｖ２およびＶ３の三本の線で示しているが、必要
によってビデオ信号線の増減が有り得る。この例ではビ
デオ信号を画素トランジスタに点順次方法で伝えるた
め、信号線側駆動回路によって、それぞれの信号線をア
ナログスイッチＡＳＷによってスイッチングして、液晶
表示体の表示領域ＰＡＲＩＡに構成されている画素トラ
ンジスタに、ビデオ信号のデータをデータラインＤＬを
通じて伝える。 【００３４】また、ＳＤＣ１、ＳＤＣ２およびＳＤＣ３
は、画素を駆動するための回路をそれぞれ示す。さらに
Ｂ１、Ｂ２およびＢ３は、上記分割された画素を駆動す
るための回路ＳＤＣ１、ＳＤＣ２およびＳＤＣ３のそれ
ぞれに接続したバッファ回路である。バッファ回路から
の信号は走査線ＳＬを通じて画素トランジスタに伝えら
れる。信号線ＤＬと走査線ＳＬの交差点に画素を駆動す
るための薄膜トランジスタがそれぞれ形成されている。 【００３５】ＤＤＣ１、ＤＤＣ２、ＤＤＣ３、ＳＤＣ
１、ＳＤＣ２、およびＳＤＣ３の領域内に構成されたシ
フトレジスタは平面的に周期的に配置されているが、例
えばＤＤＣ１とＤＤＣ２の領域に構成された最近接の薄
膜トランジスタの間は、レーザビームのエッジの影響の
及ばない様に５ｍｍから５０ｍｍの距離がある。 【００３６】上記の実施例により、パルスレーザを使っ
たシリコン薄膜の結晶化による、優れた電気的特性の周
辺駆動回路を内蔵したアクティブマトリクス基板を構成
することができる。図１４では点順次型の駆動回路例を
示したが、線順次など他の方式の駆動方法の駆動回路内
蔵型のアクティブマトリクス基板の製造方法でも本発明
を適用できる。 【００３７】上記の実施例では、シリコン層ＰＬＳのレ
ーザ照射による結晶化を、シリコン層ＰＬＳのパターニ
ングの前に行っているが、シリコン層ＰＬＳ薄膜を島状
にパターニングした後に、レーザ照射して結晶化しても
よい。この後のアクティブマトリクス基板の製造工程は
図６以下で示した工程と同じである。 【００３８】上記の実施例では、自己整合型の例を示し
たが、非自己整合型の薄膜トランジスタによるアクティ
ブマトリクス基板の製造にも本発明は適用できる。 【００３９】上記の例では、表示領域の画素電極を駆動
するための薄膜トランジスタはｎ型であるが、目的によ
ってはｐ型でもよく、さらには、ｎ型とｐ型の両タイプ
の薄膜トランジスタによって、画素電極を駆動してもよ
い。 【００４０】 【発明の効果】本発明によって、コンタクトホールの形
成が少なく、走査線と信号線の交差部における短絡の欠
陥がなく、同時に自己整合的な電界効果型トランジスタ
を形成することができ、したがって、表示領域の短絡な
どによる欠陥がなく、応答動作が速く、開口率の高い画
素電極を持つことができる駆動回路内蔵型薄膜トランジ
スタアクティブマトリクス基板を簡単な工程で製造する
ことができる。 【００４１】 【００４２】 【００４３】 【００４４】
【図面の簡単な説明】
【図１】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図２】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図３】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図４】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図５】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図６】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図７】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図８】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図９】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図１０】 本発明のアクティブマトリクス基板の製造
方法の工程図。 【図１１】 本発明のアクティブマトリクス基板の製造
方法の工程図。 【図１２】 本発明のアクティブマトリクス基板の製造
方法の工程図。 【図１３】 信号線と走査線の交差部における断面図。 【図１４】 本発明のアクティブマトリクス基板の回路
概略図。 【符号の説明】 ＧＬ …ガラス基板 ＢＦＬ …酸化シリコン
層 ＳＤＰ …不純物を含ん
だシリコン層 ＡＬ …ソース電極お
よび信号線 ＡＬＸ …金属酸化膜 ＤＤＲ …信号線側駆動
回路領域 ＳＤＲ …走査線側駆動
回路領域 ＤＳＰ …表示領域 ＭＯＨ …陽極酸化配線 ＭＯＴ …陽極酸化配線
端子 ＰＬＳ …シリコン層 ＬＳＲ …レーザビーム
照射 ＣＰＳ …多結晶シリコ
ン層 ＤＡＲ１、ＤＡＲ２、ＤＡＲ３ …信号線側駆動
回路領域 ＳＡＲ１、ＳＡＲ２、ＳＡＲ３ …走査線側駆動
回路領域 ＤＤＣ１、ＤＤＣ２、ＤＤＣ３ …信号線側駆動
回路 ＳＤＣ１、ＳＤＣ２、ＳＤＣ３ …走査線側駆動
回路 Ｂ１、Ｂ２、Ｂ３ …バッファ回路 ＰＡＲＩＡ …アクティブマト
リクス基板の表示領域 ＤＬ …信号線 ＳＬ …走査線 ＡＳＷ …アナログスイ
ッチ Ｖ１、Ｖ２、Ｖ３ …ビデオ信号 ＧＩＳ …ゲート絶縁膜 ＧＥＬ …ゲート電極お
よび走査線 ＡＸＬ …陽極酸化用配
線 ＡＸＣ …陽極酸化用端
子 ＣＴＬ …ガラス基板切
断線 ＣＮＴ …接続端子 ＡＸＧ …酸化タンタル
薄膜 ＩＮＩ …不純物注入 ＳＤＲ …ソース・ドレ
イン領域 ＰＸＥ …画素電極 ＰＳＬ …層間絶縁膜 ＰＡＬ …パッシベーシ
ョン膜
法の工程図。 【図２】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図３】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図４】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図５】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図６】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図７】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図８】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図９】 本発明のアクティブマトリクス基板の製造方
法の工程図。 【図１０】 本発明のアクティブマトリクス基板の製造
方法の工程図。 【図１１】 本発明のアクティブマトリクス基板の製造
方法の工程図。 【図１２】 本発明のアクティブマトリクス基板の製造
方法の工程図。 【図１３】 信号線と走査線の交差部における断面図。 【図１４】 本発明のアクティブマトリクス基板の回路
概略図。 【符号の説明】 ＧＬ …ガラス基板 ＢＦＬ …酸化シリコン
層 ＳＤＰ …不純物を含ん
だシリコン層 ＡＬ …ソース電極お
よび信号線 ＡＬＸ …金属酸化膜 ＤＤＲ …信号線側駆動
回路領域 ＳＤＲ …走査線側駆動
回路領域 ＤＳＰ …表示領域 ＭＯＨ …陽極酸化配線 ＭＯＴ …陽極酸化配線
端子 ＰＬＳ …シリコン層 ＬＳＲ …レーザビーム
照射 ＣＰＳ …多結晶シリコ
ン層 ＤＡＲ１、ＤＡＲ２、ＤＡＲ３ …信号線側駆動
回路領域 ＳＡＲ１、ＳＡＲ２、ＳＡＲ３ …走査線側駆動
回路領域 ＤＤＣ１、ＤＤＣ２、ＤＤＣ３ …信号線側駆動
回路 ＳＤＣ１、ＳＤＣ２、ＳＤＣ３ …走査線側駆動
回路 Ｂ１、Ｂ２、Ｂ３ …バッファ回路 ＰＡＲＩＡ …アクティブマト
リクス基板の表示領域 ＤＬ …信号線 ＳＬ …走査線 ＡＳＷ …アナログスイ
ッチ Ｖ１、Ｖ２、Ｖ３ …ビデオ信号 ＧＩＳ …ゲート絶縁膜 ＧＥＬ …ゲート電極お
よび走査線 ＡＸＬ …陽極酸化用配
線 ＡＸＣ …陽極酸化用端
子 ＣＴＬ …ガラス基板切
断線 ＣＮＴ …接続端子 ＡＸＧ …酸化タンタル
薄膜 ＩＮＩ …不純物注入 ＳＤＲ …ソース・ドレ
イン領域 ＰＸＥ …画素電極 ＰＳＬ …層間絶縁膜 ＰＡＬ …パッシベーシ
ョン膜
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−8821（ＪＰ，Ａ)
特開 平２−208635（ＪＰ，Ａ)
特開 平３−232274（ＪＰ，Ａ)
特開 平２−85826（ＪＰ，Ａ)
特開 昭57−45947（ＪＰ，Ａ)
矢野耕三他、ＮＩＫＫＥＩ ＭＩＣＲ
ＯＤＥＶＩＣＥＳ，1991年９月号 ｐ
ｐ．49−56
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/12
H01L 21/336
H01L 29/786
G02F 1/1343 - 1/1345
G02F 1/135 - 1/1368
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 基板上に複数の走査線と、前記複数の走
査線に交差する複数の信号線と、前記各走査線と前記各
信号線に接続された薄膜トランジスタと、前記薄膜トラ
ンジスタに接続された画素電極を具備した表示領域と、
前記基板の周辺に前記画素電極を駆動するために設けら
れた駆動回路を有するアクティブマトリクス基板の製造
方法において、 前記基板上にシリコン薄膜を形成する工程と、前記シリ
コン薄膜に接するように前記信号線となる金属薄膜を形
成するとともに、表示領域を挟んで前記駆動回路と反対
側で前記信号線に接続される、信号線を酸化するための
配線を形成する工程と、前記配線に電位を印加し前記金
属薄膜を酸化して前記金属薄膜の表面に金属酸化膜を形
成する工程と、前記金属薄膜と前記金属酸化膜と前記シ
リコン薄膜を覆うように絶縁膜を形成する工程と、前記
絶縁膜上にゲート電極及び前記走査線を形成する工程と
を有し、前記各走査線と前記各信号線との間に、前記金
属酸化膜と絶縁膜とを有することを特徴とするアクティ
ブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29166691A JP3367108B2 (ja) | 1991-11-07 | 1991-11-07 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29166691A JP3367108B2 (ja) | 1991-11-07 | 1991-11-07 | アクティブマトリクス基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002233853A Division JP2003158249A (ja) | 2002-08-09 | 2002-08-09 | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129567A JPH05129567A (ja) | 1993-05-25 |
| JP3367108B2 true JP3367108B2 (ja) | 2003-01-14 |
Family
ID=17771874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29166691A Expired - Lifetime JP3367108B2 (ja) | 1991-11-07 | 1991-11-07 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3367108B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027498A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 액정 표시 소자의 제조방법 |
| GB9927287D0 (en) * | 1999-11-19 | 2000-01-12 | Koninkl Philips Electronics Nv | Top gate thin film transistor and method of producing the same |
| KR101293566B1 (ko) | 2007-01-11 | 2013-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US8436403B2 (en) * | 2010-02-05 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor provided with sidewall and electronic appliance |
| CN102929053B (zh) * | 2012-11-05 | 2016-03-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
-
1991
- 1991-11-07 JP JP29166691A patent/JP3367108B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 矢野耕三他、ＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ，１９９１年９月号 ｐｐ．４９−５６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129567A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414345B1 (en) | Semiconductor device including active matrix circuit | |
| US5734177A (en) | Semiconductor device, active-matrix substrate and method for fabricating the same | |
| JP3277548B2 (ja) | ディスプレイ基板 | |
| US5920772A (en) | Method of fabricating a hybrid polysilicon/amorphous silicon TFT | |
| US6407780B1 (en) | Thin-film transistor substrate using aluminum to form low-resistance interconnection and liquid crystal display device using the same | |
| KR100333157B1 (ko) | 액정표시장치 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US6624477B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5981317A (en) | Method of fabricating a thin film transistor | |
| JPH0832079A (ja) | 半導体装置およびその作製方法 | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JP3367108B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH06258670A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH07321329A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JP3105408B2 (ja) | 液晶表示素子 | |
| JP3386192B2 (ja) | 半導体装置およびその作製方法 | |
| US6703266B1 (en) | Method for fabricating thin film transistor array and driving circuit | |
| JP3438178B2 (ja) | 薄膜トランジスタアレイとこれを用いた液晶表示装置 | |
| JP2003158249A (ja) | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP2000507050A (ja) | 電子デバイス及びその製造方法 | |
| JPH06138481A (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR20000014381A (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111108 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |