JPS6066416A - 半導体集積回路基体の製造方法 - Google Patents
半導体集積回路基体の製造方法Info
- Publication number
- JPS6066416A JPS6066416A JP58175316A JP17531683A JPS6066416A JP S6066416 A JPS6066416 A JP S6066416A JP 58175316 A JP58175316 A JP 58175316A JP 17531683 A JP17531683 A JP 17531683A JP S6066416 A JPS6066416 A JP S6066416A
- Authority
- JP
- Japan
- Prior art keywords
- island
- poly
- polycrystalline
- amorphous
- islands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半４’１体集４．ｌｉ回路ｒ ’１．！ｌＩ＃
Ｃ商密度、高速ｋ、半導体集積回路用基体の構造ならび
にその製造ノＪ法に関するものである。
Ｃ商密度、高速ｋ、半導体集積回路用基体の構造ならび
にその製造ノＪ法に関するものである。
従来例の構成とその問題点
半導体装置は最近まずます高密度化、高速化される傾向
にあり、そのため絶縁分離の半導体集積回路の開発に対
する要望が高捷っている。従来、絶縁物分離の半導体集
積回路の形成には例えば絶綴物基板上の絶縁物中にポ１
Ｊｓｉ の島を形成し、このポリＳｉ 島にビームアニ
ールを施すことによりボＩＪＳｉ 島の単結晶化を行な
い素子を形成するという方法で行なわれている。
にあり、そのため絶縁分離の半導体集積回路の開発に対
する要望が高捷っている。従来、絶縁物分離の半導体集
積回路の形成には例えば絶綴物基板上の絶縁物中にポ１
Ｊｓｉ の島を形成し、このポリＳｉ 島にビームアニ
ールを施すことによりボＩＪＳｉ 島の単結晶化を行な
い素子を形成するという方法で行なわれている。
以下に従来のビームアニール用ポリＳｉ 島の形成法に
ついて第１図とともに説明する。腫ず、絶縁物基板１１
表面に約１μｍのＣＶＤ酸化膜１２を形成しこの」二に
約０．５μｍのボ１Ｊｓｉ１３を減圧ＣＶＬ）法により
形成する（第１図ａ）。次に保護酸化膜１４およびチノ
化膜１５を形成し、ポリＳｌ 島を形成する場所以外の
チノ化膜；ｌ’、−、ｆび保護酸化膜をエツチングにて
除去する（第１図ｂ）。
ついて第１図とともに説明する。腫ず、絶縁物基板１１
表面に約１μｍのＣＶＤ酸化膜１２を形成しこの」二に
約０．５μｍのボ１Ｊｓｉ１３を減圧ＣＶＬ）法により
形成する（第１図ａ）。次に保護酸化膜１４およびチノ
化膜１５を形成し、ポリＳｌ 島を形成する場所以外の
チノ化膜；ｌ’、−、ｆび保護酸化膜をエツチングにて
除去する（第１図ｂ）。
ボ１Ｊｓｉ を半分だけエツチングして除去しく第１図
ｃ ） 、ＬＯＣＯ３酸化を行なうとポリＳＩＪ＋＋１
１６が形成される。このように作成されたボ１Ｊｓｉ島
１６にビームアニールを施して単結晶化を行う。
ｃ ） 、ＬＯＣＯ３酸化を行なうとポリＳＩＪ＋＋１
１６が形成される。このように作成されたボ１Ｊｓｉ島
１６にビームアニールを施して単結晶化を行う。
このときの高位置とレーザ強度、温度分布の関係を第２
図（ａ） 、 （ｂ）に示す。温度分布は島の中央部が
一番高くなるため、多数の方位をもった結晶成長がボ１
Ｊｓｉ島２３と酸化膜２２の界面からおこりぐ大きな結
晶性の良い単結晶島を作ることは非常に困難であった。
図（ａ） 、 （ｂ）に示す。温度分布は島の中央部が
一番高くなるため、多数の方位をもった結晶成長がボ１
Ｊｓｉ島２３と酸化膜２２の界面からおこりぐ大きな結
晶性の良い単結晶島を作ることは非常に困難であった。
発明の目的
本発明は以」二のような従来の問題に鑑み、ビームアニ
ールによりポ１Ｊｓｉ 等の非常結晶島から良質の結晶
領域を形成し、高密度、高速のＬＳＩを提供することを
特徴とする特に、本発明はビームアニールによる結晶成
長の核形成をボ１Ｊｓｉ 島の中央部でおこさせる構造
とし、中火部から結晶成長が開始されるよう制御する結
果、ビームアニールにより良好な結晶領域を形成するこ
とが容易になる。
ールによりポ１Ｊｓｉ 等の非常結晶島から良質の結晶
領域を形成し、高密度、高速のＬＳＩを提供することを
特徴とする特に、本発明はビームアニールによる結晶成
長の核形成をボ１Ｊｓｉ 島の中央部でおこさせる構造
とし、中火部から結晶成長が開始されるよう制御する結
果、ビームアニールにより良好な結晶領域を形成するこ
とが容易になる。
発明の構成
本発明は多結晶ないし非晶７７↓島の両ｆｌｌｌｌまた
は周囲に別の多結晶ないし非晶質島をビームの走査方向
に設ける構造により、結晶性の良い領域の形成を可能に
し、高速、高密度のＬＳＩを製造可能とするものである
。
は周囲に別の多結晶ないし非晶質島をビームの走査方向
に設ける構造により、結晶性の良い領域の形成を可能に
し、高速、高密度のＬＳＩを製造可能とするものである
。
素子形成用の多結晶ないし非晶質島の両側または周囲に
溝状に別の熱部用多結晶ない゛し非晶質島を同時に形成
しておく。このとき、周囲の溝状多結晶ないし非晶質島
は素子形成用品に近接していればいるほど良い。また、
溝状多結晶ないし非晶質島は素子形成用多結晶ないし非
晶質島の長手方向に同じだけの長さあるいは少し長い方
が良い。
溝状に別の熱部用多結晶ない゛し非晶質島を同時に形成
しておく。このとき、周囲の溝状多結晶ないし非晶質島
は素子形成用品に近接していればいるほど良い。また、
溝状多結晶ないし非晶質島は素子形成用多結晶ないし非
晶質島の長手方向に同じだけの長さあるいは少し長い方
が良い。
なお、エネルギービームの入射側だけに溝状多結晶ない
しは非晶質島を設けるだけでも良質の島領域を形成でき
る。
しは非晶質島を設けるだけでも良質の島領域を形成でき
る。
エネルギービームの走査方向は素子形成用多結晶島ない
し非晶質島の長手方向に沿って行なう。
し非晶質島の長手方向に沿って行なう。
エネルギービームは素子形成ｌ１−１多結晶ないしは非
晶質島と溝状多結晶島ないしは非晶質島に同局に照射さ
れるように行ない、エネルギービームが・ＩＬ坦なほど
良好な結晶島領域がｆ４Ｉられる。
晶質島と溝状多結晶島ないしは非晶質島に同局に照射さ
れるように行ない、エネルギービームが・ＩＬ坦なほど
良好な結晶島領域がｆ４Ｉられる。
実施例の説明
本発明の実施例をボ１Ｊｓｉを用いた場合について以下
説明する。
説明する。
第３図は本発明の第１の実施例におけるボＩＪＳｉ島の
構造を示す。第３図ａは平面図、ｂは断面図である。３
１は絶縁物等の基板、３２は酸化膜、３３は周囲を酸化
膜３２に四重れた素子を形成するだめのポリＳｔ島であ
る。図に示すように、半導体素子形成用のポ１Ｊｓｉ島
３３の両側にボ１Ｊｓｉ島３３に沿って別の熱部用ボ１
Ｊｓｉ島３４奮設け、ポ１Ｊｓｉ島３３とポリＳｉ島３
４を１本のビームによりビームアニールすることにより
、島３３と３４の双方にエネルギービームのエネルギー
を吸収させ、ボリポ１Ｊｓｉ島３３およびボＩＪ Ｓ
ｉ島３４が同時に溶融する。ビームの走査方向はボ１Ｊ
ｓｉ島３３の長手方向に沿って行なう。このとき、ボ１
Ｊｓｉ島３４が熱部となるとともにポ１Ｊｓｉ島３３の
周囲の醐化膜が保温効果をもつため、第４図に示ずよう
にポ１Ｊｓｉ島３３の中央部が周辺１１μ」：りも６−
１冒皮が下がり−やすいだめ、溶融ポ１Ｊｓｉ島３３の
中火ｌ１１１ｓから固化かぐよじま、って結晶成長が開
始され、周辺のボ１Ｊｓｉと酸化膜の界面でおこる微小
な結晶成長を避けることができる。ポ１Ｊｓｉ島３３と
ボ１Ｊｓｉ島３４の間の酸化膜はせまいほど保温効果は
大きく望ましい。また、ポＩＪＳｉ島３４はボ１Ｊｓｉ
島３３の長手方向の長さが長い方が良い。
構造を示す。第３図ａは平面図、ｂは断面図である。３
１は絶縁物等の基板、３２は酸化膜、３３は周囲を酸化
膜３２に四重れた素子を形成するだめのポリＳｔ島であ
る。図に示すように、半導体素子形成用のポ１Ｊｓｉ島
３３の両側にボ１Ｊｓｉ島３３に沿って別の熱部用ボ１
Ｊｓｉ島３４奮設け、ポ１Ｊｓｉ島３３とポリＳｉ島３
４を１本のビームによりビームアニールすることにより
、島３３と３４の双方にエネルギービームのエネルギー
を吸収させ、ボリポ１Ｊｓｉ島３３およびボＩＪ Ｓ
ｉ島３４が同時に溶融する。ビームの走査方向はボ１Ｊ
ｓｉ島３３の長手方向に沿って行なう。このとき、ボ１
Ｊｓｉ島３４が熱部となるとともにポ１Ｊｓｉ島３３の
周囲の醐化膜が保温効果をもつため、第４図に示ずよう
にポ１Ｊｓｉ島３３の中央部が周辺１１μ」：りも６−
１冒皮が下がり−やすいだめ、溶融ポ１Ｊｓｉ島３３の
中火ｌ１１１ｓから固化かぐよじま、って結晶成長が開
始され、周辺のボ１Ｊｓｉと酸化膜の界面でおこる微小
な結晶成長を避けることができる。ポ１Ｊｓｉ島３３と
ボ１Ｊｓｉ島３４の間の酸化膜はせまいほど保温効果は
大きく望ましい。また、ポＩＪＳｉ島３４はボ１Ｊｓｉ
島３３の長手方向の長さが長い方が良い。
第５図は本発明の第２の実施例のボ１Ｊｓｉ島で、熱部
となるポ１Ｊｓｌ島５２を素子形成用のポリＳｉ島５１
の両側にビーム走査方向に半分だけ設けたものである。
となるポ１Ｊｓｌ島５２を素子形成用のポリＳｉ島５１
の両側にビーム走査方向に半分だけ設けたものである。
この賜金も固化はボ１Ｊｓｉ島６１のビーム入１コ側の
中央イマ」近から開始され、ビーム走査とともにビーム
出ｌ」まで結晶成長が伸び良好な結晶島を得ようとする
ものである。
中央イマ」近から開始され、ビーム走査とともにビーム
出ｌ」まで結晶成長が伸び良好な結晶島を得ようとする
ものである。
第６図は本発明の第３の実施例を示し、素子形成のため
のポ１Ｊｓｉ島６２の周囲を熱部となるポリＳｉ島６３
にて囲ったものである。ビームアニールより浴け／ζ溶
融Ｓｉの固化がポ１Ｊｓｉ島６２のビーム入口における
酸化膜との界面で起こるのを防止でき一層良質な結晶成
長を可能にする。
のポ１Ｊｓｉ島６２の周囲を熱部となるポリＳｉ島６３
にて囲ったものである。ビームアニールより浴け／ζ溶
融Ｓｉの固化がポ１Ｊｓｉ島６２のビーム入口における
酸化膜との界面で起こるのを防止でき一層良質な結晶成
長を可能にする。
以上のように、本実施例のようにエネルギービームの照
射による再結晶化に際し、素子形成用のボ１Ｊｓｉ島の
周囲に熱間用のボ１Ｊｓｉ島を適当に設けることにより
良質の結晶領域を得ることができる。
射による再結晶化に際し、素子形成用のボ１Ｊｓｉ島の
周囲に熱間用のボ１Ｊｓｉ島を適当に設けることにより
良質の結晶領域を得ることができる。
なお、熱間用のポ１Ｊｓｉ島はビーム走査方向に対し素
子形成用ボ１Ｊｓｉ島の周囲に対称的に形成されて粋れ
ば、任意の形状で良い。また、ボ１Ｊｓｉ島の代わりに
非晶質Ｓｉあるいは他の多結晶イ２料でもよいとともに
、エネルギービームの照射によりポリＳｔ島は単結晶化
されてもよいし大結晶粒化されてもよい。
子形成用ボ１Ｊｓｉ島の周囲に対称的に形成されて粋れ
ば、任意の形状で良い。また、ボ１Ｊｓｉ島の代わりに
非晶質Ｓｉあるいは他の多結晶イ２料でもよいとともに
、エネルギービームの照射によりポリＳｔ島は単結晶化
されてもよいし大結晶粒化されてもよい。
以上の実施例のＳｉ結晶島は第１図に示した製造工程に
おいて、素子形成用ポリＳｌ島の周囲に熱部用ポリＳｉ
島を素子形成用ポＩＪ Ｓ ｉ島と寸った〈同じ工程で
形成できる。
おいて、素子形成用ポリＳｌ島の周囲に熱部用ポリＳｉ
島を素子形成用ポＩＪ Ｓ ｉ島と寸った〈同じ工程で
形成できる。
下の基板として、例えはＳｉを用うれば、その基板にも
半導体素子を組み込むことができ、さらに高密度化が可
能となる。
半導体素子を組み込むことができ、さらに高密度化が可
能となる。
発明の効果
以上のように、本発明は素子形成用の非学結晶島周囲に
も適当な熱間用の非ｊｌｉ結晶島を設は同１１．！１′
にビームアニールすることにより良質の結晶領域を形成
でき、さらにこうしてでき／ζ半導体集積回路基体の結
晶領域に半導体素子を作れは、置床。
も適当な熱間用の非ｊｌｉ結晶島を設は同１１．！１′
にビームアニールすることにより良質の結晶領域を形成
でき、さらにこうしてでき／ζ半導体集積回路基体の結
晶領域に半導体素子を作れは、置床。
高密度のＬＳＩが実現させることは明らかである。
弔１凶ｔａＪ〜井は匠米例のポリ５ｉ島の製造方法の工
程断面図、第２図体） 、 （ｂ）はそれぞれ従来例の
素子形成用ポ１Ｊｓｉ島へのエネルギービーム強度と温
度分布の関係図、ポリＳｉ島の位置を示す平面図、第３
図（ａ） 、 （ｂ）はそれぞれ素子形成用ポリＳｉ島
の周囲に熱間用のポリＳｉ島を設けた本発明の一実施例
の半導体集積回路基体の平面図、断面図、第４図（ａ）
、 （ｂ） ｌｄ本発明の一実施例でエネルギービー
ムを照射したときのビーム強度、１４Ｍ度分布の関係図
。
程断面図、第２図体） 、 （ｂ）はそれぞれ従来例の
素子形成用ポ１Ｊｓｉ島へのエネルギービーム強度と温
度分布の関係図、ポリＳｉ島の位置を示す平面図、第３
図（ａ） 、 （ｂ）はそれぞれ素子形成用ポリＳｉ島
の周囲に熱間用のポリＳｉ島を設けた本発明の一実施例
の半導体集積回路基体の平面図、断面図、第４図（ａ）
、 （ｂ） ｌｄ本発明の一実施例でエネルギービー
ムを照射したときのビーム強度、１４Ｍ度分布の関係図
。
ボ１Ｊｓｉの位置を示す平面図、第５図、第６図は素子
形成用ボ１Ｊｓｉ島周囲に適当な形状の熱部用ポリＳｉ
島を設けた本発明の曲の実施例の半導体集積回路基体の
平面図である。
形成用ボ１Ｊｓｉ島周囲に適当な形状の熱部用ポリＳｉ
島を設けた本発明の曲の実施例の半導体集積回路基体の
平面図である。
３３．５２．６２・・・・・・素子形成用のボ１Ｊｓｉ
島、３４．６３．６３・ ・熱部用ポリＳｉ島。
島、３４．６３．６３・ ・熱部用ポリＳｉ島。
代理人の氏名 片ａ！士 中 尾 敏 男り、か１名第
１図 信置 ２？ 第３＋ｖ４ ＠４図
１図 信置 ２？ 第３＋ｖ４ ＠４図
Claims (1)
- 【特許請求の範囲】 （１）素子形成用の多結晶ないしは非晶ｐ〔島領域と、
前記島領域の近傍に形成された熱部用の多結晶ないしは
非晶質島領域を形成する工程と、前記素子形成用島領域
と熱部用島領域に同時にエイ・ルギービームを照射して
前記素子形成用島領域を単結晶化まだは大結晶粒化した
素子形成用島領域とする二［程とを有する半導体集積回
路基体の製造方法θ（２）熱部用の多結晶ないしは非晶
質島領域が、素ｒ−形成用の多結晶ないしは非晶質島領
域の１−ト方向に延伸していることを特徴とする特許請
求の範囲第１項に記載の半導体集積回路基体の製造方法
。 （３）熱部用の多結晶ないしは非晶質島領域が、素子形
成用の多結晶ないしは非晶質島領域の両側に対称的に前
記素子形成用島領域の長手方向に沿って形成されている
ことを特徴とする特許請求の範囲第１項に記載の半導体
集積回路基体の製造方法〇（４）熱部用の多結晶ないし
は非晶質島領域が、素子形成用の多結晶ないしは非晶質
島領域を囲って形成されていることを特徴とする特許請
求の範囲第１項に記載の半導体集積回路基体の製造方法
。 （５） エネルギービームを、素子形成用の多結晶ない
しは非晶質島領域及び熱部用の多結晶ないしは非晶質島
領域とに同時にかつ、前記素子形成用多結晶ないしは非
晶質島領域の長手方向に沿って照射することを特徴とす
る特許請求の範囲第１項に記載の半導体集積回路基体の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175316A JPS6066416A (ja) | 1983-09-22 | 1983-09-22 | 半導体集積回路基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175316A JPS6066416A (ja) | 1983-09-22 | 1983-09-22 | 半導体集積回路基体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066416A true JPS6066416A (ja) | 1985-04-16 |
Family
ID=15993958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58175316A Pending JPS6066416A (ja) | 1983-09-22 | 1983-09-22 | 半導体集積回路基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286330A (ja) * | 2004-03-26 | 2005-10-13 | Chi Mei Optoelectronics Corp | 薄膜トランジスタと薄膜トランジスタ基板とそれらの製造方法 |
-
1983
- 1983-09-22 JP JP58175316A patent/JPS6066416A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286330A (ja) * | 2004-03-26 | 2005-10-13 | Chi Mei Optoelectronics Corp | 薄膜トランジスタと薄膜トランジスタ基板とそれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4404735A (en) | Method for manufacturing a field isolation structure for a semiconductor device | |
| US4543133A (en) | Process for producing single crystalline semiconductor island on insulator | |
| JPH0410216B2 (ja) | ||
| JPS5891621A (ja) | 半導体装置の製造方法 | |
| JPS6066416A (ja) | 半導体集積回路基体の製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPS61135110A (ja) | 半導体装置の製造方法 | |
| JPS5928328A (ja) | 半導体装置の製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 | |
| JPS5856457A (ja) | 半導体装置の製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS5814525A (ja) | 半導体装置の製造方法 | |
| JPS59121829A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPS61102723A (ja) | 半導体装置の製造方法 | |
| JPS5837919A (ja) | 半導体装置の製造方法 | |
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| JPH01138749A (ja) | 半導体装置の製造方法 | |
| JPS5984418A (ja) | 半導体集積回路基体およびその製造方法 | |
| JPS6017910A (ja) | 半導体装置の製造方法 | |
| JPS6355925A (ja) | 半導体薄膜の再結晶化方法 | |
| JPS5837918A (ja) | 半導体装置の製造方法 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPS61136219A (ja) | 単結晶シリコン膜の形成方法 |