JP2005286330A - 薄膜トランジスタと薄膜トランジスタ基板とそれらの製造方法 - Google Patents
薄膜トランジスタと薄膜トランジスタ基板とそれらの製造方法 Download PDFInfo
- Publication number
- JP2005286330A JP2005286330A JP2005087085A JP2005087085A JP2005286330A JP 2005286330 A JP2005286330 A JP 2005286330A JP 2005087085 A JP2005087085 A JP 2005087085A JP 2005087085 A JP2005087085 A JP 2005087085A JP 2005286330 A JP2005286330 A JP 2005286330A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- region
- film transistor
- insulating layer
- temperature gradient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000013078 crystal Substances 0.000 claims abstract description 70
- 238000010899 nucleation Methods 0.000 claims abstract description 62
- 230000006911 nucleation Effects 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 10
- 239000000411 inducer Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 230000003197 catalytic effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G19/00—Table service
- A47G19/22—Drinking vessels or saucers used for table service
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G19/00—Table service
- A47G19/22—Drinking vessels or saucers used for table service
- A47G2019/2277—Drinking vessels or saucers used for table service collapsible
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G2400/00—Details not otherwise provided for in A47G19/00-A47G23/16
- A47G2400/02—Hygiene
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】結晶粒子径が大きく、電子移動度が高い薄膜トランジスタを形成する薄膜トランジスタと薄膜トランジスタ基板とその製造方法を提供する。
【解決手段】薄膜トランジスタは、特定の形状を有するチャネル層１３０と、温度勾配誘導体１１６と、ゲート絶縁層１３４と、ゲート電極１３６と、中間絶縁層１３８と、ソース電極１４０と、ドレイン電極１４２を備えている。チャネル層には、核生成領域と結晶端部が規定されており、温度勾配誘導体は、チャネル層の周囲の少なくとも一部に隣接している。ゲート絶縁層はチャネル層の少なくとも一部を覆い、ゲート電極はゲート絶縁層上に形成されている。中間絶縁層は、ゲート絶縁層上に形成されており、ゲート電極の少なくとも一部を覆わっている。ソース電極とドレイン電極は、中間絶縁層上に形成されており、ゲート絶縁層と中間絶縁層を貫通してチャネル層と電気的に接続している。
【選択図】図２ａ
【解決手段】薄膜トランジスタは、特定の形状を有するチャネル層１３０と、温度勾配誘導体１１６と、ゲート絶縁層１３４と、ゲート電極１３６と、中間絶縁層１３８と、ソース電極１４０と、ドレイン電極１４２を備えている。チャネル層には、核生成領域と結晶端部が規定されており、温度勾配誘導体は、チャネル層の周囲の少なくとも一部に隣接している。ゲート絶縁層はチャネル層の少なくとも一部を覆い、ゲート電極はゲート絶縁層上に形成されている。中間絶縁層は、ゲート絶縁層上に形成されており、ゲート電極の少なくとも一部を覆わっている。ソース電極とドレイン電極は、中間絶縁層上に形成されており、ゲート絶縁層と中間絶縁層を貫通してチャネル層と電気的に接続している。
【選択図】図２ａ
Description
本発明は、薄膜トランジスタに関する。特に、有形のチャネル層と温度勾配誘導体とを備える薄膜トランジスタに関する。
低電力消費型の液晶表示装置では、高いコントラストや高い応答速度等という高性能な特性が得られることから、その駆動素子に薄膜トランジスタ（以下、ＴＦＴという）が利用されている。低電力消費型の液晶表示装置は、主にパーソナルコンピュータ（ＰＣ）やポータブルテレビジョン（ＴＶ）等に使用されている。ＴＦＴの市場規模は著しく拡大している。
多くのＴＦＴでは、チャネル層用の半導体に、非晶質シリコン（以下、ａ−Ｓｉという）や多結晶シリコン（以下、ｐ−Ｓｉという）を利用している。ａ−Ｓｉは、特定の結晶方向を有しない複数のシリコン結晶粒子によって構成される高純度のシリコン物質である。一方、ｐ−Ｓｉは、種々の結晶方向を有する複数の単結晶シリコン小粒子によって構成される高純度のシリコン物質である。即ち、ｐ−Ｓｉは、単結晶シリコンとａ−Ｓｉの中間の高純度なシリコンといえる。電子移動度については、ａ−Ｓｉよりもｐ−Ｓｉの方が大きくなる。
多くのＴＦＴでは、チャネル層用の半導体に、非晶質シリコン（以下、ａ−Ｓｉという）や多結晶シリコン（以下、ｐ−Ｓｉという）を利用している。ａ−Ｓｉは、特定の結晶方向を有しない複数のシリコン結晶粒子によって構成される高純度のシリコン物質である。一方、ｐ−Ｓｉは、種々の結晶方向を有する複数の単結晶シリコン小粒子によって構成される高純度のシリコン物質である。即ち、ｐ−Ｓｉは、単結晶シリコンとａ−Ｓｉの中間の高純度なシリコンといえる。電子移動度については、ａ−Ｓｉよりもｐ−Ｓｉの方が大きくなる。
ａ−Ｓｉ層やｐ−Ｓｉ層の蒸着は、核を生成する工程と、結晶粒子を成長させる工程と、結晶粒子群を凝集させる工程と、蒸着層を成長させる工程を備えている。具体的には、シリコン層の蒸着方法では、下記のステップが含まれている。即ち、原子が引付けられるステップと、引付けられた原子が層表面に拡散するステップと、引付けられた原子が適当な段階において凝集する工程と、それによって薄層が徐々に形成される工程と、その薄層が成長する工程が含まれている。結晶粒子の成長や結晶粒子の凝集や蒸着層の成長は、表面自由エネルギーによって左右される。表面自由エネルギーは、結晶粒子の成長に伴って徐々に減少する。引付けられた原子のシリコン層表面における拡散は、その表面温度に依存し、表面温度が高いときほど表面での拡散はより大きくなる。そのことから、表面温度が低いときよりも表面温度が高いときほど、結晶粒子をより大きく成長させるために、引付けられた原子を理想的な位置へ凝集させることが容易となる。従って、結晶粒子径の大きさと表面温度との間には正の相関が存在する。そして、結晶粒子径が大きいほど、電子移動度は増加する。
「半導体デバイスを製造する方法」という名称の特許文献１には、半導体装置を製造する方法が開示されており、その内容は本明細書に引用される。特許文献１の方法には、下記の工程が含まれている。即ち、シリコンの結晶化を促進するための触媒金属元素を使用し、非晶質シリコン層又は部分的に結晶質の非晶質シリコン層を結晶化することによって、結晶質の第１のシリコン層を形成する工程と、Ｖ族元素を含有する第２のシリコン層を、第１のシリコン層の全面に直接的に形成する工程と、第１のシリコン層と第２のシリコン層に熱処理を施すことによって、触媒金属元素の少なくとも一部を第１のシリコン層から第２のシリコン層へゲッターリングする工程と、触媒金属元素がゲッターリングされた第２のシリコン層を除去する工程とが含まれる。しかしながら、この半導体装置では、チャネル層用の半導体にａ−Ｓｉを利用しているので、電子移動度が低くなってしまう。
米国特許第６，４３６，７４５号明細書
特許文献１の技術では、チャネル層用の半導体にｐ−Ｓｉを利用している。図１ａと図１ｂに示すように、ｐ−Ｓｉによる従来のチャネル層１４は、プラズマ化学気相成長法によって、基板１２上にｐ−Ｓｉ層１０を蒸着形成する工程と、フォトリソグラフィとエッチングによってｐ−Ｓｉ層１０にパターン形成を行う工程と、レーザアニール法によって結晶化する工程によって形成される。一般に、ｐ−Ｓｉ層は長方形の形状をしており、表面温度は全体的に均一に減少していく。そのことから、レーザアニール後において、熱エネルギー保持することが容易でない。その結果、ｐ−Ｓｉ結晶粒子が１００マイクロメートルを超えて成長することは困難である。
図１ａと図１ｂに示すような従来のチャネル層１４では、核生成がチャネル層１４の多数箇所において生じることがある。核生成が多多数箇所において生じると、多くの結晶粒子が形成されることとなり、結晶粒子のサイズは小さくなってしまう。多くの結晶粒子が形成されることは、多くの粒子境界が存在することとなり、電子移動度を減少させてしまうことになる。
上記のことから、結晶粒子径が大きく、電子移動度が高い薄膜トランジスタが必要とされている。
図１ａと図１ｂに示すような従来のチャネル層１４では、核生成がチャネル層１４の多数箇所において生じることがある。核生成が多多数箇所において生じると、多くの結晶粒子が形成されることとなり、結晶粒子のサイズは小さくなってしまう。多くの結晶粒子が形成されることは、多くの粒子境界が存在することとなり、電子移動度を減少させてしまうことになる。
上記のことから、結晶粒子径が大きく、電子移動度が高い薄膜トランジスタが必要とされている。
ここで開示する技術は、薄膜トランジスタと、薄膜トランジスタの製造方法に具現化することができる。簡単に述べると、とりわけ物理的に具現化する場合には、以下に記載する薄膜トランジスタに具現化することができる。この薄膜トランジスタは、基板上に形成されているチャネル層を備えている。チャネル層は、第１の横幅を有する核生成領域と、および第２の横幅を有する結晶端領域とを備えている。第１の横幅は、第２の横幅よりも狭い。この薄膜トランジスタは、基板上に形成されている温度勾配誘導体を備えている。温度勾配誘導体は、チャネル層の周囲に隣接しており、温度勾配誘導体とチャネル層の間には、間隙が形成されている。
ここで開示する技術を具現化することによって、薄膜トランジスタの製造方法を提供することもできる。その１つの製造方法は、基板を準備する工程と、初期チャネル層を基板上に形成する工程と、初期チャネル層の少なくとも一部によって有形チャネル層を形成する工程と、少なくとも有形チャネル層をアニールする工程と、有形チャネル層に隣接する温度勾配誘導体を形成する工程と、温度勾配誘導体によって有形チャネル層内に温度勾配を誘導する工程を備えている。有形チャネル層は、第１の横幅を有する核生成領域と、第２の横幅を有する結晶端領域とを備える形状に形成する。
この製造方法によると、温度勾配誘導体によって、有形チャネル層の核生成領域の方が、結晶端領域よりも、熱をより速く放散する。
この製造方法によると、温度勾配誘導体によって、有形チャネル層の核生成領域の方が、結晶端領域よりも、熱をより速く放散する。
ここで開示する技術の目的、方法、特徴、利点は、下記する詳細な説明と図面を参照することによって、当業者にとってより明らかになるものである。当業者にとって理解される他の目的、方法、特徴、利点の全ては、下記する説明に含まれているものであり、開示する技術範囲に含まれているものであって、添付した特許請求の範囲によって保護されるべきものである。
図２ａと図２ｂに、一実施形態である薄膜トランジスタ１００を示す。薄膜トランジスタ（ＴＦＴ）１００は、液晶表示装置に用いる薄膜トランジスタに適用することができる。ＴＦＴ１００は、チャネル層１１４と、温度勾配誘導体１１６を備えている。チャネル層１１４は、特定の形状を有している。温度勾配誘導体１１６は、チャネル層１１４の特定の形状に対して、ほぼ相補的な形状を有している。概していえば、温度勾配誘導体１１６の相補的な形状とは、温度勾配誘導体１１６が、チャネル層１１４の周囲にほぼ隣接する形状といえる。実施形態の一例として、チャネル層１１４と温度勾配誘導体１１６は、基板１１２上に形成することができる。また実施形態の一例として、温度勾配誘導体１１６は、チャネル層１１４の周囲にほぼ隣接する多結晶シリコン層によって形成することができる。
図２ｂに示すように、チャネル層１１４は水滴のような形状をしており、核生成領域１１８と、核生成領域１１８の略反対側に位置している結晶端領域１２０を備えている。結晶端領域１２０は、核生成領域１１８に比べて広い。核生成領域１１８は、核生成点１２２を備えている。以下で詳細に説明するように、チャネル層では、アニール処理が施されることによって、核生成領域１１８の核生成点１２２又はその近傍において再結晶化が生じる。その結晶粒子は、結晶端領域１２０に向けて成長する。チャネル層１１４は、例えば水滴形状や、三角形状や、扇形状や、台形状等に形成することができる。
図２ｂに示すように、チャネル層１１４は水滴のような形状をしており、核生成領域１１８と、核生成領域１１８の略反対側に位置している結晶端領域１２０を備えている。結晶端領域１２０は、核生成領域１１８に比べて広い。核生成領域１１８は、核生成点１２２を備えている。以下で詳細に説明するように、チャネル層では、アニール処理が施されることによって、核生成領域１１８の核生成点１２２又はその近傍において再結晶化が生じる。その結晶粒子は、結晶端領域１２０に向けて成長する。チャネル層１１４は、例えば水滴形状や、三角形状や、扇形状や、台形状等に形成することができる。
チャネル層１１４と温度勾配誘導体１１６との間には、不定距離間隙１２４が伸びている。不定距離間隙１２４は、核生成点１２２にほぼ隣接する位置において、その間隙距離が最大となっている。典型的には、不定距離間隙１２４、即ち、チャネル層１１４と温度勾配誘導体１１６との間の距離は、核生成点１２２から離されている位置ほど、短くなっている。実施形態の一例として、温度勾配誘導体１１６に、開口部１２６を形成することができる。その開口部１２６は、核生成点１２２が開口部１２６に向けて位置するように、核生成点１２２の位置に対応させて形成することができる。
チャネル層１１４は、ソース領域１２８と、中間領域１３０と、ドレイン領域１３２を備えている。さらに、ＴＦＴ１００は、ゲート絶縁層１３４と、ゲート電極１３６と、第１の中間絶縁層１３８と、ソース電極１４０と、ドレイン電極１４２を備えている。ゲート絶縁層１３４は、基板１１２上に形成されており、チャネル層１１４と温度勾配誘導体１１６を覆っている。ゲート電極１３６は、ゲート絶縁層１３４上に形成されている。第１の中間絶縁層１３８は、ゲート絶縁層１３４上に形成されており、ゲート電極１３６を覆っている。ソース電極１４０とドレイン電極１４２は、第１の中間絶縁層１３８上に形成されているとともに、ゲート絶縁層１３４を貫通してソース領域１２８とドレイン領域１３２へそれぞれ電気的に接続している。本実施形態においては、温度勾配誘導体１１６が単一であることに限定されない。複数の温度勾配誘導体を形成することが可能であることは、いわゆる当業者にとって明らかである。
チャネル層１１４は、ソース領域１２８と、中間領域１３０と、ドレイン領域１３２を備えている。さらに、ＴＦＴ１００は、ゲート絶縁層１３４と、ゲート電極１３６と、第１の中間絶縁層１３８と、ソース電極１４０と、ドレイン電極１４２を備えている。ゲート絶縁層１３４は、基板１１２上に形成されており、チャネル層１１４と温度勾配誘導体１１６を覆っている。ゲート電極１３６は、ゲート絶縁層１３４上に形成されている。第１の中間絶縁層１３８は、ゲート絶縁層１３４上に形成されており、ゲート電極１３６を覆っている。ソース電極１４０とドレイン電極１４２は、第１の中間絶縁層１３８上に形成されているとともに、ゲート絶縁層１３４を貫通してソース領域１２８とドレイン領域１３２へそれぞれ電気的に接続している。本実施形態においては、温度勾配誘導体１１６が単一であることに限定されない。複数の温度勾配誘導体を形成することが可能であることは、いわゆる当業者にとって明らかである。
図３から図９に、薄膜トランジスタ１００を製造する代表的な方法を示す。
図３に示すように、プラズマ化学気相成長工程によって、高い反応温度、例えば、略５７５℃〜６５０℃により、初期チャネル層１１０を基板１１２上に蒸着形成する。プラズマ化学気相成長工程では、プラズマによって、気体分子が原子やイオンや原子群に分解される。
図４ａに示すように、フォトリソグラフィとエッチング工程によって、初期チャネル層１１０にパターン形成を行い、チャネル層１１４と温度勾配誘導体１１６とチャネル層１１４および温度勾配誘導体１１６との間に位置する不定距離間隙１２４を形成する。チャネル層１１４では、核生成領域１１８と結晶端領域１２０が規定されている。結晶端領域１２０は、核生成領域１１８の核生成点１２２に対して略反対側に位置している。
チャネル層１１４の形状は、水滴形状（図４ｂに示される）や、三角形状（図４ｃに示される）や、扇形状（図４ｄに示される）や、台形形状（図４ｅに示される）等とすることができる。説明を明瞭にするために、ここでは水滴形状に形成する実施形態について詳細に説明する。
図３に示すように、プラズマ化学気相成長工程によって、高い反応温度、例えば、略５７５℃〜６５０℃により、初期チャネル層１１０を基板１１２上に蒸着形成する。プラズマ化学気相成長工程では、プラズマによって、気体分子が原子やイオンや原子群に分解される。
図４ａに示すように、フォトリソグラフィとエッチング工程によって、初期チャネル層１１０にパターン形成を行い、チャネル層１１４と温度勾配誘導体１１６とチャネル層１１４および温度勾配誘導体１１６との間に位置する不定距離間隙１２４を形成する。チャネル層１１４では、核生成領域１１８と結晶端領域１２０が規定されている。結晶端領域１２０は、核生成領域１１８の核生成点１２２に対して略反対側に位置している。
チャネル層１１４の形状は、水滴形状（図４ｂに示される）や、三角形状（図４ｃに示される）や、扇形状（図４ｄに示される）や、台形形状（図４ｅに示される）等とすることができる。説明を明瞭にするために、ここでは水滴形状に形成する実施形態について詳細に説明する。
図４ｂに示すように、温度勾配誘導体１１６は、チャネル層１１４の周囲にほぼ隣接している。温度勾配誘導体１１６は、広幅部分１４４と狭幅部分１４６を有している。狭幅部分１４６には、開口部１２６が形成されている。狭幅部分１４６は核生成領域１１８に隣接しており、広幅部分１４４は結晶端領域１２０に隣接している。
典型的には、初期チャネル層１１０の一部を除去し、基板層１１２に向けて下方へと伸びる間隙１２４を形成することによって、チャネル層１１４が温度勾配誘導体１１６から独立し、チャネル層１１４が温度勾配誘導体１１６に接続することがないようになっている。不定距離間隙１２４では、温度勾配誘導体１１６の広幅部分１４４とチャネル層１１４の結晶端領域１２０との間において第１間隙距離１２４ａを有しており、温度勾配誘導体１１６の狭幅部分１４６とチャネル層１１４の核生成領域１１８との間において第２間隙距離１２４ｂを有している。第１間隙距離１２４ａは、第２間隙距離１２４ｂよりも短く設定されている。
典型的には、初期チャネル層１１０の一部を除去し、基板層１１２に向けて下方へと伸びる間隙１２４を形成することによって、チャネル層１１４が温度勾配誘導体１１６から独立し、チャネル層１１４が温度勾配誘導体１１６に接続することがないようになっている。不定距離間隙１２４では、温度勾配誘導体１１６の広幅部分１４４とチャネル層１１４の結晶端領域１２０との間において第１間隙距離１２４ａを有しており、温度勾配誘導体１１６の狭幅部分１４６とチャネル層１１４の核生成領域１１８との間において第２間隙距離１２４ｂを有している。第１間隙距離１２４ａは、第２間隙距離１２４ｂよりも短く設定されている。
当業者にとって明らかなように、第１間隙距離１２４ａと第２間隙距離１２４ｂとが相違することや、温度勾配誘導体１１６の形状等に起因して、結晶端領域１２０における放熱速度は、核生成領域１１８における放熱速度よりも遅くなる。単位体積当たりの表面積が大きい領域の方が、単位体積当たりの表面積が小さい領域よりも放熱速度が速いことから、温度勾配誘導体１１６の広幅部分１４４によって吸収された熱は、温度勾配誘導体１１６の狭幅部分によって吸収された熱よりも、放熱される速度が遅くなる。従って、温度勾配誘導体の広幅部分１４４では、その形状に起因して、温度勾配誘導体の狭幅部分１４６よりも放熱量が少なくなる。その結果、結晶端領域１２０が核生成領域１１８よりも広いことや、第１間隙距離１２４ａが第２間隙距離１２４ｂよりも短いことから、核生成領域１１８では結晶端領域１２０よりも放熱速度が速くなる。図１ｂに示すチャネル層１４に対して、チャネル層１１４では、核生成領域１１８の核生成点１２２から結晶端領域１２０に亘って、大きな温度勾配を持つこととなる。
一般的に、チャネル層１１４における温度勾配によって、結晶粒子の成長は、核生成領域１１８の核生成点１２２において開始され、次いでチャネル層１１４の結晶端領域１２０に向けて進んでいく。即ち、結晶粒子の成長は、チャネル層１１４の一端側に位置する核生成点１２２において開始され、他端側に位置する結晶端領域１２０に向けて進む。結晶粒子の成長は、別の核生成点から成長した他の結晶粒子に衝突して妨害されることがない。それにより、結晶端領域１２０における結晶粒子は、従来のチャネル１４（図１ａと図１ｂを参照）における結晶粒子よりも大きく成長することができる。結晶端領域１２０において結晶粒子径が大きく成長することから、結晶端領域１２０における粒子の境界を少なくすることができ、チャネル層１１４における電子移動度を、従来のチャネル層１４よりも大きくすることができる。
図４ｆに示すように、別の実施形態では、チャネル層１１４の周囲に温度勾配誘導体１１６がほぼ隣接しているとともに、その誘導体の周囲に第２の温度勾配誘導体１１６′がほぼ隣接している構成とすることもできる。第２の温度勾配誘導体１１６′は、温度勾配誘導体１１６の結晶端領域１２０に対する熱容量を効果的に増大する。それにより、チャネル層１１４において、核生成領域１１８の核生成点１２２と結晶端領域１２０との間における温度勾配を増加させることができる。チャネル層１１４に、多結晶粒子、あるいは単結晶粒子さえも形成することができる。
図５ａと図５ｂに示すように、レーザアニール工程によって、チャネル層１１４と温度勾配誘導体１１６にアニール処理を実施する。レーザアニール工程によるエネルギーは、原子の振動を増大し、原子や分子の拡散を増大し、シリコン層において再配置される欠陥を増加させる。それにより、チャネル層１１４では、欠陥数が減少される処理が行われることとなり、チャネル層を単結晶化することも可能となる。具体的には、いわゆる当業者にとって周知のように、熱による放散は表面積と体積の関数である。狭幅部分１４６の体積に対する表面積の比は、広幅部分１４４の体積に対する表面積の比よりも大きいことから、狭幅部分１４６における放熱速度は、広幅部分１４４における放熱速度よりも大きい。その結果、温度勾配誘導体１１６がアニールされた後に、狭幅部分１４６の方が広幅部分１４４よりも速く冷却していくので、温度勾配誘導体１１６において温度勾配が形成される。
温度勾配誘導体１１６における温度勾配や、チャネル層１１４の形状や、不定距離間隙１２４等によって、チャネル層１１４内に温度勾配が誘導される。具体的には、チャネル層１１４の結晶領域１２０における温度は、核生成領域１１８の温度よりも高くなる。それにより、チャネル層１１４における結晶成長は、核生成領域１１８の核生成点１２２から結晶端領域１２０へ向けて進むこととなる。
温度勾配誘導体１１６における温度勾配や、チャネル層１１４の形状や、不定距離間隙１２４等によって、チャネル層１１４内に温度勾配が誘導される。具体的には、チャネル層１１４の結晶領域１２０における温度は、核生成領域１１８の温度よりも高くなる。それにより、チャネル層１１４における結晶成長は、核生成領域１１８の核生成点１２２から結晶端領域１２０へ向けて進むこととなる。
図５ｃに示すように、実施形態の一例として、温度勾配誘導体１１６の狭幅部分１４６に、鋸歯状の縁部１４８を形成することができる。鋸歯状縁部１４８は、狭幅部分１４６の体積に対する表面積の比を増加することから、狭幅部分１４６における放熱速度を増大させることができ、温度勾配誘導体１１６における温度勾配を増大させることができる。
図５ｄに示すように、実施形態の一例として、初期チャネル層１１０にパターン形成を行うことによって、略王冠状のチャネル層１１４と、複数の温度勾配誘導体１１６ａ、１１６ｂ、１１６ｃを形成することができる。王冠状のチャネル層１１４は、複数の核生成領域１１８ａ、１１８ｂ、１１８ｃを備えており、それぞれに核生成点１２２ａ、１２２ｂ、１２２ｃが規定される。温度勾配誘導体１１６ｂは、王冠状チャネル層１１４の形状に対して相補的な形状をしており、核生成点１２２ａと核生成点１２２ｂとの間に位置している。温度勾配誘導体１１６ｃは、王冠状チャネル層１１４の形状に対して相補的な形状をしており、核生成点１２２ｂと核生成点１２２ｃとの間に位置している。特許文献１の技術と比較すると、本開示技術による薄膜トランジスタの製造方法では、少ないレーザエネルギーを利用して、粒子径の大きい多結晶シリコン層を形成することができる。
図５ｄに示すように、実施形態の一例として、初期チャネル層１１０にパターン形成を行うことによって、略王冠状のチャネル層１１４と、複数の温度勾配誘導体１１６ａ、１１６ｂ、１１６ｃを形成することができる。王冠状のチャネル層１１４は、複数の核生成領域１１８ａ、１１８ｂ、１１８ｃを備えており、それぞれに核生成点１２２ａ、１２２ｂ、１２２ｃが規定される。温度勾配誘導体１１６ｂは、王冠状チャネル層１１４の形状に対して相補的な形状をしており、核生成点１２２ａと核生成点１２２ｂとの間に位置している。温度勾配誘導体１１６ｃは、王冠状チャネル層１１４の形状に対して相補的な形状をしており、核生成点１２２ｂと核生成点１２２ｃとの間に位置している。特許文献１の技術と比較すると、本開示技術による薄膜トランジスタの製造方法では、少ないレーザエネルギーを利用して、粒子径の大きい多結晶シリコン層を形成することができる。
図６に示すように、基板１１２やチャネル層１１４や温度勾配誘導体１１６上に、ゲート絶縁層１３４を形成する。また、ゲート絶縁層１３４上に第１の金属薄層１５０を形成し、フォトリソグラフィおよび／又はエッチング工程によってパターン形成を行い、ゲート電極１３６を形成する。
図７に示すように、イオン注入工程によって、チャネル層１１４にＰ型イオン（Ｐ−）又はＮ型イオン（Ｎ＋）をイオン注入し、ソース領域１２８、中間領域１３０、ドレイン領域１３２を形成する。
図８に示すように、第１の中間絶縁層１３８を、ゲート絶縁層１３４とゲート電極１３６上に形成する。次いで、フォトリソグラフィとエッチング工程によって、２つのコンタクトホール１５２、１５４を、第１の中間絶縁層１３８とゲート絶縁層１３４に形成する。コンタクトホール１５２、１５４は、ソース領域１２８とドレイン領域１３２の一部を露出する。
図９に示すように、第１の中間絶縁層１３８上に、第２の金属薄層１５６を、２つのコンタクトホール１５２、１５４を充填するように形成する。フォトリソグラフィとエッチング工程によって第２の金属薄層１５６にパターン形成を行い、ソース電極１４０とドレイン電極１４２を形成する。
チャネル層１１４は、いくつかの実施形態において、結晶粒子径の大きい多結晶シリコン層や、単結晶シリコン層で形成することができる。それにより、チャネル層１１４は高い電子移動度を有することができる。
図７に示すように、イオン注入工程によって、チャネル層１１４にＰ型イオン（Ｐ−）又はＮ型イオン（Ｎ＋）をイオン注入し、ソース領域１２８、中間領域１３０、ドレイン領域１３２を形成する。
図８に示すように、第１の中間絶縁層１３８を、ゲート絶縁層１３４とゲート電極１３６上に形成する。次いで、フォトリソグラフィとエッチング工程によって、２つのコンタクトホール１５２、１５４を、第１の中間絶縁層１３８とゲート絶縁層１３４に形成する。コンタクトホール１５２、１５４は、ソース領域１２８とドレイン領域１３２の一部を露出する。
図９に示すように、第１の中間絶縁層１３８上に、第２の金属薄層１５６を、２つのコンタクトホール１５２、１５４を充填するように形成する。フォトリソグラフィとエッチング工程によって第２の金属薄層１５６にパターン形成を行い、ソース電極１４０とドレイン電極１４２を形成する。
チャネル層１１４は、いくつかの実施形態において、結晶粒子径の大きい多結晶シリコン層や、単結晶シリコン層で形成することができる。それにより、チャネル層１１４は高い電子移動度を有することができる。
図１０は、他の実施形態である薄膜トランジスタ基板２００を示している。図１０に示すように、薄膜トランジスタ基板２００では、第２の中間絶縁層１５８が、第１の中間絶縁層１３８やソース電極１４０やドレイン電極１４２上に形成されている。コンタクトホール１６０は、フォトリソグラフィとエッチング工程によって、第２の中間絶縁層１５８に形成されている。コンタクトホール１６０は、第２の中間絶縁層１５８を貫通して伸びており、ドレイン電極１４２の一部を露出している。
第２の中間絶縁層１５８上とコンタクトホール１６０内に、透明導電性薄膜１６２が形成されている。透明導電性薄膜１６２は、ドレイン電極１４２と電気的に接続している。透明導電性薄膜１６２は、フォトリソグラフィとエッチング工程によって、パターン形成される。透明導電性薄膜１６２を、対応する薄膜トランジスタ１００に電気的に接続することによって、本開示技術による薄膜トランジスタ基板２００を形成することができる。
第２の中間絶縁層１５８上とコンタクトホール１６０内に、透明導電性薄膜１６２が形成されている。透明導電性薄膜１６２は、ドレイン電極１４２と電気的に接続している。透明導電性薄膜１６２は、フォトリソグラフィとエッチング工程によって、パターン形成される。透明導電性薄膜１６２を、対応する薄膜トランジスタ１００に電気的に接続することによって、本開示技術による薄膜トランジスタ基板２００を形成することができる。
図１１に示すように、本開示技術による液晶表示装置（ＬＣＤ）は、好ましくは、第１の基板２０２と、第２の基板２００との間に挟持されている液晶層２０４を備えている薄膜トランジスタ（ＴＦＴ）ＬＣＤである。本開示技術による第１の基板２０２は、カラーフィルタ（ＣＦ）基板である。一方、第２の基板２００は、上述の薄膜トランジスタ（ＴＦＴ）基板である。通常、基板間にセルギャップを形成するために、基板間にスペーサが形成されている。薄膜トランジスタ１００や、上述の薄膜トランジスタ基板を備える液晶表示装置を提供できることは、当業者によって明らかである。
以上、本開示技術の好ましい実施形態に関して説明したが、本開示技術を限界するものではない。本開示技術の技術思想と特許請求の範囲から逸脱することなく、他の多くの変更、変形した形態を具現化することが可能であることは、当業者にとって明らかである。
Claims (34)
- 基板上に設けられている薄膜トランジスタであって、
前記基板上に形成されているとともに第１の広幅部分と少なくとも１つの核生成領域が規定されているチャネル層と、
前記基板上に形成されているとともに前記チャネル層を取り囲んでいる少なくとも１つの温度勾配誘導体と、
前記基板上に形成されているとともに前記チャネル層を覆っているゲート絶縁層と、
前記ゲート絶縁層上に形成されているゲート電極と、
前記ゲート絶縁層上に形成されているとともに前記ゲート電極を覆っている中間絶縁層と、
前記中間絶縁層上に形成されているとともに前記ゲート絶縁層と前記中間絶縁層を貫通して前記チャネル層に電気的に接続しているソース電極およびドレイン電極と、
を備える薄膜トランジスタ。 - 前記チャネル層と前記温度勾配誘導体の間には、間隙が形成されていることを特徴とする請求項１の薄膜トランジスタ。
- 前記チャネル層は、多結晶シリコンおよび／又は単結晶シリコンから形成されていることを特徴とする請求項１の薄膜トランジスタ。
- 前記チャネル層は、水滴の形状であることを特徴とする請求項１の薄膜トランジスタ。
- 前記チャネル層は、三角形状であることを特徴とする請求項１の薄膜トランジスタ。
- 前記チャネル層は、扇形状であることを特徴とする請求項１の薄膜トランジスタ。
- 前記チャネル層は、台形形状であることを特徴とする請求項１の薄膜トランジスタ。
- 前記チャネル層は、王冠形状であることを特徴とする請求項１の薄膜トランジスタ。
- 前記温度勾配誘導体は、広幅部分と狭幅部分を備えており、
前記広幅部分は前記結晶端領域に隣接しており、前記狭幅部分は前記核生成領域に隣接していることを特徴とする請求項１の薄膜トランジスタ。 - 前記温度勾配誘導体と前記チャネル層との間には距離が不定の間隙が形成されており、
前記広幅部分における前記距離の距離は、前記狭幅部分における前記間隙の距離よりも、短くなっていることを特徴とする請求項９の薄膜トランジスタ。 - 前記チャネル層は、前記ソース電極と電気的に接続しているソース領域と、中間領域と、前記ドレイン電極と電気的に接続しているドレイン領域とを備えていることを特徴とする請求項１の薄膜トランジスタ。
- 前記温度勾配誘導体の前記狭幅部分に、鋸歯状の縁部が形成されていることを特徴とする請求項１の薄膜トランジスタ。
- 前記チャネル層では、前記核生成領域が第１の横幅を有しているとともに前記結晶端領域が第２の横幅を有しており、
前記第１の横幅は、前記第２の横幅よりも狭いことを特徴とする請求項１の薄膜トランジスタ。 - 前記第１の中間絶縁層上に形成されており、前記ゲート絶縁層および前記第１の中間絶縁層を貫通して前記チャネル層と電気的に接続しているソース電極およびドレイン電極と、
前記第１の中間絶縁層上に配設されており、前記ソース電極と前記ドレイン電極を覆っており、コンタクトホールが形成されている第２の中間絶縁層と、
前記第２の中間絶縁層上に形成されており、前記コンタクトホールに蒸着されている画素電極と、
が付加されている請求項１の薄膜トランジスタ。 - 薄膜トランジスタを製造する方法であって、
基板上に初期チャネル層を形成する工程と、
前記初期チャネル層にパターン形成を行うことによって、有形チャネル層と少なくとも１つの温度勾配誘導体を形成する工程と、
前記有形チャネル層と前記温度勾配誘導体をアニールする工程と、
前記基板上に、前記有形チャネル層と前記温度勾配誘導体を覆うゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極を形成する工程と、
前記有形チャネル層に、Ｐ型イオン（Ｐ−）および／又はＮ型イオン（Ｎ＋）をイオン注入することによって、ソース領域と中間領域とドレイン領域を形成する工程と、
前記ゲート絶縁層上に、前記ゲート電極をほぼ覆う中間絶縁層を形成する工程と、
前記ゲート絶縁層と前記中間絶縁層を貫通する２つのコンタクトホールを形成することによって、前記ソース領域と前記ドレイン領域を露出させる工程と、
前記中間絶縁層上に、前記２つのコンタクトホールの少なくとも一部を充填するソース電極とドレイン電極を形成する工程とを備え、
前記有形チャネル層には、結晶端領域と核生成領域が規定されており、
前記温度勾配誘導体は、前記有形チャネル層の周囲の少なくとも一部に隣接しているとともに、前記有形チャネル層の前記結晶端領域に対応して位置する広幅部分および前記核生成領域に対応して位置する狭幅部分を備えていることを特徴とする製造方法。 - 前記初期チャネル層は、プラズマ化学気相成長法によって前記基板上に蒸着形成することを特徴とする請求項１５の製造方法。
- 前記有形チャネル層と前記温度勾配誘導体は、フォトリソグラフィとエッチング法によって形成されることを特徴とする請求項１５の製造方法。
- 前記有形チャネル層は、多結晶シリコンおよび／又は単結晶シリコンであることを特徴とする請求項１５の製造方法。
- 前記有形チャネル層の前記狭幅部分は尖部を備えており、
前記有形チャネル層における結晶粒子の成長は、前記核生成領域で開始し、前記核生成領域から前記結晶端領域に向けて進むことを特徴とする請求項１５の製造方法。 - 前記チャネル層では、前記核生成領域が第１の横幅を有しているとともに前記結晶端領域が第２の横幅を有しており、
前記第１の横幅は前記第２の横幅よりも狭いことを特徴とする請求項１５の製造方法。 - 前記第１の中間絶縁層上に、前記ソース電極と前記ドレイン電極を覆う第２の中間絶縁層を形成する工程と、
前記第２の中間絶縁層に、コンタクトホールを形成する工程と、
前記第２の中間絶縁層上および前記コンタクトホール内に画素電極を形成する工程と、
が付加されている請求項１５の製造方法。 - 薄膜トランジスタであって、
基板と、
前記基板上に形成されているとともに核生成領域と結晶端領域が規定されているチャネル層と、
前記基板上に形成されているとともに前記チャネル層の周囲に間隙を形成して隣接している温度勾配誘導体とを備え、
前記核生成領域は第１の横幅を有しているとともに前記結晶端領域は第２の横幅を有してしており、
前記第１の横幅は、前記第２の横幅よりも狭いことを特徴とする薄膜トランジスタ。 - 前記チャネル層と前記温度勾配誘導体との間の間隙は、前記結晶端領域に隣接する位置において第１の距離を有しているとともに前記核生成領域に隣接する位置において第２の距離を有しており、
前記第１の距離は、前記第２の距離よりも短いことを特徴とする請求項２２の薄膜トランジスタ。 - 前記温度勾配誘導体は、狭幅部と広幅部分を備えており、
前記広幅部分は前記結晶端領域に隣接しており、前記狭幅部分は前記核生成領域に隣接していることを特徴とする請求項２２の薄膜トランジスタ。 - 前記核生成領域は尖部を備えており、
前記狭幅部分には、前記尖部に対応して位置している開口部が形成されていることを特徴とする請求項２２の薄膜トランジスタ。 - 液晶表示装置を製造する方法であって、
基板を準備する工程と、
前記基板上に初期チャネル層を形成する工程と、
前記初期チャネル層の少なくとも一部を、有形チャネル層と、有形チャネル層に隣接する温度勾配誘導体に成形する工程と、
前記有形チャネル層と前記温度勾配誘導体をアニールする工程とを備え、
前記有形チャネル層では、第１の横幅を有する核生成領域と第２の横幅を有する結晶領域が規定されており、前記第１の横幅は前記第２の横幅よりも狭いことを特徴とする製造方法。 - 前記温度勾配誘導体は、前記初期チャネル層の少なくとも一部を除去することによって、前記初期チャネル層から形成することを特徴とする請求項２６の製造方法。
- 前記温度勾配誘導体と前記有形チャネル層の間には間隙を形成し、
前記間隙は、前記核生成領域に隣接する位置において第１の距離であるとともに前記結晶端領域に隣接する位置において第２の距離であり、
前記第１の距離は前記第２の距離よりも長いことを特徴とする請求項２６の製造方法。 - 前記温度勾配誘導体によって、前記有形チャネル層の前記核生成領域は、前記結晶領域よりも速く放熱することを特徴とする請求項２６の製造方法。
- 液晶表示装置であって、
第１の基板と、
第２の基板と、
第１の基板と第２の基板との間に挟持されている液晶層と、
前記第２の基板上に形成されているとともに核生成領域および結晶端領域を備えているチャネル層と、
前記第２の基板上に形成されているとともに前記チャネル層の周囲に間隙を形成して隣接している温度勾配誘導体とを備え、
前記核生成領域は第１の横幅を有しているとともに前記結晶端領域は第２の横幅を有しており、前記第１の横幅は前記第２の横幅よりも狭いことを特徴とする液晶表示装置。 - 前記チャネル層と前記温度勾配誘導体との間の間隙は、前記結晶端領域に隣接する位置において第１の距離を有しているとともに前記核生成領域に隣接する位置において第２の距離を有しており、前記第１の距離は前記第２の距離よりも短いことを特徴とする請求項３０の液晶表示装置。
- 前記温度勾配誘導体は、狭幅部と広幅部分を備えており、
前記狭幅部分は前記核生成領域に隣接しており、前記広幅部分は前記結晶端領域に隣接していることを特徴とする請求項３０の液晶表示装置。 - 前記核生成領域は尖部を備えており、
前記狭幅部分には、前記尖部に対応して位置する開口部が形成されていることを特徴とする請求項３０の液晶表示装置。 - 前記第１の基板はカラーフィルタ（ＣＦ）基板であり、前記第２の基板は薄膜トランジスタ（ＴＦＴ）基板であることを特徴とする請求項３０の液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093108422 | 2004-03-26 | ||
| TW093108422A TWI240950B (en) | 2004-03-26 | 2004-03-26 | Thin film transistor, thin film transistor substrate, and methods for manufacturing the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005286330A true JP2005286330A (ja) | 2005-10-13 |
| JP2005286330A5 JP2005286330A5 (ja) | 2008-04-24 |
| JP5049467B2 JP5049467B2 (ja) | 2012-10-17 |
Family
ID=34988722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005087085A Expired - Fee Related JP5049467B2 (ja) | 2004-03-26 | 2005-03-24 | 薄膜トランジスタと薄膜トランジスタ基板とそれらの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7199399B2 (ja) |
| JP (1) | JP5049467B2 (ja) |
| KR (1) | KR101126282B1 (ja) |
| TW (1) | TWI240950B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011123125A1 (en) | 2010-03-31 | 2011-10-06 | Colorado State University Research Foundation | Liquid-gas interface plasma device |
| EP2299922B1 (en) | 2008-05-30 | 2016-11-09 | Colorado State University Research Foundation | Apparatus for generating plasma |
| WO2009146432A1 (en) | 2008-05-30 | 2009-12-03 | Colorado State University Research Foundation | Plasma-based chemical source device and method of use thereof |
| US8994270B2 (en) | 2008-05-30 | 2015-03-31 | Colorado State University Research Foundation | System and methods for plasma application |
| TWI361492B (en) | 2008-07-25 | 2012-04-01 | Au Optronics Corp | Thin film transistor substrate, electric apparatus, and method for fabricating the same |
| US8222822B2 (en) | 2009-10-27 | 2012-07-17 | Tyco Healthcare Group Lp | Inductively-coupled plasma device |
| JP2013529352A (ja) | 2010-03-31 | 2013-07-18 | コロラド ステート ユニバーシティー リサーチ ファウンデーション | 液体−気体界面プラズマデバイス |
| US8735207B2 (en) * | 2011-04-05 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to avoid fixed pattern noise within backside illuminated (BSI) complementary metal-oxide-semiconductor (CMOS) sensor array |
| US9532826B2 (en) | 2013-03-06 | 2017-01-03 | Covidien Lp | System and method for sinus surgery |
| US9555145B2 (en) | 2013-03-13 | 2017-01-31 | Covidien Lp | System and method for biofilm remediation |
| WO2016140670A1 (en) * | 2015-03-05 | 2016-09-09 | Hewlett-Packard Development Company, L.P. | Generating three-dimensional objects |
| CN104900713B (zh) * | 2015-06-15 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板、显示装置 |
| KR102526615B1 (ko) * | 2018-09-18 | 2023-04-27 | 엘지디스플레이 주식회사 | 박막 트랜지스터와, 이를 포함하는 기판 내장형 드라이버 및 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066416A (ja) * | 1983-09-22 | 1985-04-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路基体の製造方法 |
| JPS63304615A (ja) * | 1987-06-03 | 1988-12-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JP2003008024A (ja) * | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及び半導体装置及び表示装置 |
| JP2004063478A (ja) * | 2002-04-11 | 2004-02-26 | Fumimasa Yo | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3472401B2 (ja) * | 1996-01-17 | 2003-12-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3969510B2 (ja) * | 1998-08-31 | 2007-09-05 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタアレイ基板および液晶表示装置 |
| JP2000208771A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| JP2001135573A (ja) * | 1999-11-02 | 2001-05-18 | Sharp Corp | 半導体装置の製造方法およびその半導体装置 |
| JP2002270507A (ja) * | 2001-03-14 | 2002-09-20 | Hitachi Cable Ltd | 結晶シリコン層の形成方法および結晶シリコン半導体装置 |
| US7920220B2 (en) * | 2002-12-09 | 2011-04-05 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| JP4593094B2 (ja) * | 2003-08-21 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
-
2004
- 2004-03-26 TW TW093108422A patent/TWI240950B/zh not_active IP Right Cessation
-
2005
- 2005-03-21 US US11/085,420 patent/US7199399B2/en not_active Expired - Fee Related
- 2005-03-24 KR KR1020050024638A patent/KR101126282B1/ko not_active IP Right Cessation
- 2005-03-24 JP JP2005087085A patent/JP5049467B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-15 US US11/623,214 patent/US7432140B2/en not_active Expired - Fee Related
-
2008
- 2008-08-25 US US12/197,416 patent/US8139175B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066416A (ja) * | 1983-09-22 | 1985-04-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路基体の製造方法 |
| JPS63304615A (ja) * | 1987-06-03 | 1988-12-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JP2003008024A (ja) * | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及び半導体装置及び表示装置 |
| JP2004063478A (ja) * | 2002-04-11 | 2004-02-26 | Fumimasa Yo | 薄膜トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5049467B2 (ja) | 2012-10-17 |
| US20050211985A1 (en) | 2005-09-29 |
| US20070114535A1 (en) | 2007-05-24 |
| US7199399B2 (en) | 2007-04-03 |
| US7432140B2 (en) | 2008-10-07 |
| TW200532744A (en) | 2005-10-01 |
| US20080316386A1 (en) | 2008-12-25 |
| TWI240950B (en) | 2005-10-01 |
| US8139175B2 (en) | 2012-03-20 |
| KR20060044702A (ko) | 2006-05-16 |
| KR101126282B1 (ko) | 2012-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5049467B2 (ja) | 薄膜トランジスタと薄膜トランジスタ基板とそれらの製造方法 | |
| JP4263609B2 (ja) | 多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| US6913649B2 (en) | System and method for forming single-crystal domains using crystal seeds | |
| TW535295B (en) | Method for crystallizing a silicon layer and fabricating a TFT using the same | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| WO2017070868A1 (zh) | N型tft的制作方法 | |
| TWI520219B (zh) | 形成多晶矽層的方法和製造薄膜電晶體的方法 | |
| TWI527087B (zh) | 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置 | |
| TW200423407A (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
| JP2005354028A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2008072093A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100678739B1 (ko) | 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| JP3901903B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| JP4322969B2 (ja) | 結晶性珪素膜の作製方法 | |
| JP2004128345A (ja) | 半導体装置の製造方法および表示装置の製造方法 | |
| JP2000260713A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2009194348A (ja) | 半導体製造方法 | |
| KR100788993B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| JP3977063B2 (ja) | 半導体薄膜とその製造方法 | |
| JP2000260707A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JP2001185732A (ja) | 半導体薄膜の製造方法、及び薄膜トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |