JPH0335822B2 - - Google Patents

Info

Publication number
JPH0335822B2
JPH0335822B2 JP56180233A JP18023381A JPH0335822B2 JP H0335822 B2 JPH0335822 B2 JP H0335822B2 JP 56180233 A JP56180233 A JP 56180233A JP 18023381 A JP18023381 A JP 18023381A JP H0335822 B2 JPH0335822 B2 JP H0335822B2
Authority
JP
Japan
Prior art keywords
region
substrate
film
single crystal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56180233A
Other languages
English (en)
Other versions
JPS5880831A (ja
Inventor
Seiichiro Kawamura
Hajime Kamioka
Tsutomu Ogawa
Junji Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56180233A priority Critical patent/JPS5880831A/ja
Publication of JPS5880831A publication Critical patent/JPS5880831A/ja
Publication of JPH0335822B2 publication Critical patent/JPH0335822B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は半導体装置用基板の製造方法、より詳
しくは膜厚の異なる絶縁膜が形成された基板上に
非単結晶半導体層（ポリシリコンもしくはアモル
フアスシリコン層）を成長させ、しかる後、該非
単結晶シリコン層表面をレーザもしくは電子ビー
ムなどのエネルギービームによつて照射し、溶融
し、該絶縁膜の厚い領域のシリコンを絶縁膜の薄
い領域に流し込んで単結晶化する工程を含むセミ
コンダクター・オン・インシユレータ（SOI）技
術の改善に関する。
(2) 技術の背景 半導体装置の動作特性向上のためには、製造技
術の向上はもちろんのことで、特性にかなつたよ
り精度の高い単結晶基板が必要である。例えばバ
イポーラトランジスタの基板が前記したSOI技術
で形成される場合、従来技術では基板の単結晶性
が十分でなく、当該トランジスタ特性の向上のた
めにより精度の高い単結晶基板を形成する必要性
が注目されている。
(3) 従来技術と問題点 第１図は従来のSOI技術における非単結晶半導
体、例えばポリシリコンの単結晶化を説明するた
めの概略断面図で、同図を参照すると、シリコン
基板１上に形成された膜厚の薄い凹状領域（同図
Ｂで示す領域）が設けられた二酸化シリコン膜
（SiO2絶縁膜）２上にポリシリコン層３が成長さ
れている。なお上記凹状領域は従来の窓開け技術
などにより容易に形成しうる。
上記構造をもつた半導体基板における従来の
SOI技術による単結晶化は、先ず、上記ポリシリ
コン層３の表面をレーザもしくは電子ビームでビ
ーム照射をなして溶融させる。かかる溶融によ
り、上記絶縁膜２の膜厚が厚い領域（同図Ａで示
す領域）と薄い領域との冷却速度の相違により生
ずる粘度の差や表面エネルギーの作用によつて、
膜厚の厚い領域のポリシリコンが膜厚の薄い凹状
領域に流れ込んで単結晶化することが確認されて
いる。
ところで、従来技術における上記単結晶化は、
二酸化シリコン膜厚の厚い部分はもともと温度が
余り上がらないことや二酸化シリコンの凹部側壁
に沿うポリシリコンの照射ビームに対する実効膜
厚の増大による側壁底部は、上層部より常に低温
になることなどが原因となつて、ポリシリコン冷
却時に結晶の核が前記Ｂ領域の隅の部分に形成さ
れ、そこから同図破線で示すように結晶が進むた
め、絶縁膜２の膜厚の薄い凹状領域内に唯１つの
シリコン単結晶粒を形成することができないとい
う欠点が認められた。この点をやや詳しく説明す
ると、Ｂ領域の例えば中央部分では、溶融したポ
リシリコンの熱は、薄い酸化膜を通して同図に矢
印で示すように基板内下方向に流れるとともに、
上層部および中央部に比較して低温な隅の部分に
向つて水平方向に同図上方の横方向矢印で示され
る方向に流れる。しかし、Ｂ領域の隅の部分で
は、ポリシリコンの熱は中央部同様に基板内下方
向に流れるとともに、隅の部分の厚いSiO2絶縁
膜からは熱が入つて来ないので、隅の部分では基
板内下方と外の方向とに向つて熱が流れ、Ｂ領域
の中央の部分よりも速く冷却する。加えて、隅の
部分では、融液の曲率が小となるために核が形成
され易いという結晶成長における経験則が働いて
いる。このような理由で、単結晶化は破線で示す
ように段差の部分から中央上方部分へ向けて進む
ものと解される。
(4) 発明の目的 本発明は上記従来技術における単結晶化の欠点
に鑑み、SOI技術による半導体装置用基板の製造
において、より大きな単結晶粒を形成し、絶縁膜
の膜厚の薄い凹状領域を１つの単結晶で構成する
方法を提供することを目的とする。
(5) 発明の構成 上記目的は本発明によれば、半導体基板上に底
部の膜厚の薄い凹状領域を有する如く形成された
絶縁膜上に非単結晶半導体層を成長させ、しかる
後、該非単結晶半導体層の表面をエネルギービー
ム照射により溶融し、膜厚の厚い領域の非単結晶
半導体を膜厚の薄い領域に流し込んで単結晶化す
る工程において、非単結晶半導体層の冷却速度が
該絶縁膜の膜厚の薄い領域の中央部において最も
速く、その周辺部では遅くなる如く非単結晶半導
体層の熱伝導を制御する工程を含むことを特徴と
する半導体装置用基板の製造方法によつて達成さ
れる。すなわち、単結晶すべき絶縁膜の膜厚の薄
い凹状領域における非単結晶半導体層の熱伝導を
制御すること、言いかえると、上記膜厚の薄い領
域の中心からその周辺領域へ向かつて結晶成長が
進行するように熱伝導を制御することによつて達
成されるのである。
(6) 発明の実施例 以下、本発明の実施例を添付図面を参照して説
明する。
第２図は本発明の第１の実施例を示す概略断面
図で、二酸化シリコン膜２の膜厚の薄い部分２ａ
（この部分は従来技術によると第１図に示される
ように均一に形成されている）の膜厚を、中心部
２ｂで最も薄く、かつ、そこから外側に向けて厚
くなるように、いわゆるヒート・シンク（heat
sink）領域を形成して熱伝導を制御する構造を示
す。同図を参照すると（なお第２図以下において
も第１図に示されたものと同じ部分は同一符号で
示す）、シリコン基板１上に形成された二酸化シ
リコン膜２において、この二酸化シリコン膜２の
膜厚の薄い部分２ａの中心部２ｂをさらに薄く形
成する。かかるヒート・シンクを備えた膜厚構造
は、従来のエツチング技術などによつて形成しう
る。このように膜厚の異なつた部分２ａ，２ｂを
もつた二酸化シリコン膜２上に、非単結晶半導体
例えばポリシリコン層３を成長し、かかる成長層
の表面を例えばレーザによるビーム照射で溶融す
る。この場合、膜厚が最も薄いSiO2膜２ｂでは、
溶融したポリシリコン層の熱は図に太い矢印で示
すように最も早くシリコン基板１内に流れるのに
対し、SiO2膜２ａの部分では、SiO2膜２ａが
SiO2膜２ｂよりも厚く形成されているためその
上のポリシリコン層の熱は細い矢印で示すように
その大なる膜厚の分だけより遅くシリコン基板１
内に逃げる。それ故に、たとえ冷却開始時に第１
図と同様に、部分２ａ上にポリシリコン（特に隅
部分）の温度が部分２ｂ上（中央部分）のそれよ
り低かつたとしても、すぐに温度が逆転し、固定
直前には、横方向矢印で示す向きに放熱が起こ
る。このようにして、SiO2膜２ｂの部分ではポ
リシリコン層３が最も早く冷却するため、結晶成
長が同図に破線で示す如く、膜厚の最も薄い部分
を核として周辺部へと進行し、単一の大きな結晶
粒（グレイン）が形成される。
第３図は本発明の第２の実施例を示し、この実
施例において、前述したヒート・シンク領域にお
ける膜厚の変化を連続的に、かつ、その表面断面
の形状が下に（シリコン基板方向に）凸の湾曲部
２ｃが作られるように形成した。
かかる構造においても、第１の実施例において
説明した如く、膜厚の最も薄い部分の冷却が最も
速く進行し、その後徐々に周辺部へと冷却が進行
するため、同図に破線で示す如く単結晶化が進
み、大きな単結晶粒が形成される。
第４図は本発明の第３の実施例を示す概略断面
図で、この実施例の絶縁膜の膜厚構造は従来技術
と同じであるが、ビーム照射時において、ビーム
照射密度に照射領域に応じて変化をもたせ、その
結果生ずるポリシリコン層の溶融の違いを利用し
て単結晶を成長させるものである。
同図を参照すると、電子ビームで照射する場
合、ポリシリコン層３への照射密度を絶縁膜２の
膜厚の薄い領域の中心部で弱く、その周辺部で強
くすることにあり（同図では矢印の密度で示して
ある）、上記周辺部のポリシリコンを中心部のも
のに比べより溶融を速くし、かかる溶融状態の相
違によつて熱伝導の差をもたらす。このようなプ
ロセスを用いることにより、単結晶化は固化の最
も速い上記膜厚の薄い領域の中心部を核として進
行し、大きな単結晶粒が形成される。なお、上述
した電子ビームの照射密度の制御は、例えば中心
の１本のビームの照射密度を他の２本のビームに
比べ弱くした３本の電子ビームを用いることによ
つて実現可能である。かかるビームの位置制御は
従来技術を用いて精度よく行うことができる。
また、本実施例は電子ビーム以外のエネルギー
線ビームを用いても実現できる。その場合は、例
えばキヤツプに使用するカバー膜（SiO2膜、
PSG膜など）の厚さをコントロールすることに
よつて、前記中心部に吸収されるビームエネルギ
ー量をその周辺部のものに比べ少なくすることに
よつても本発明の目的を達成することが可能であ
る。
(7) 発明の効果 以上説明した如く本発明の方法によれば、大き
な単結晶粒基板を絶縁膜上に形成することがで
き、この単結晶基板に形成されるバイポーラトラ
ンジスタなどの半導体装置の信頼性を向上する効
果がある。
従来は、Ｂ領域全体の二酸化シリコン膜厚をＡ
領域に比べ十分に薄くしなければならず、基板に
対する静電容量を小とすることと相反していた。
それに対し、本発明では、部分２ａの膜厚を十分
厚くし、静電容量を小となし、しかも部分２ａに
比べ無視できる程小面積の部分２ｂのみを十分薄
くし、結晶成長を制御することができる。
【図面の簡単な説明】
第１図は従来のSOI技術を説明するための半導
体基板の要部の概略断面図、第２図から第４図は
本発明におけるSOI技術の実施例を説明するため
の半導体基板の要部の概略断面図である。 図中、１はシリコン基板、２は二酸化シリコン
膜（絶縁膜）、３はポリシリコン層である。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板上に底部の膜厚の薄い凹状領域を
    有する如くに形成された絶縁膜上に非単結晶半導
    体層を成長させ、しかる後、該非単結晶半導体層
    の表面をエネルギービーム照射により溶融し、該
    絶縁膜の膜厚の厚い領域の非単結晶半導体を膜厚
    の薄い領域に流し込んで単結晶化する工程におい
    て、非単結晶半導体層の冷却速度が該絶縁膜の膜
    厚の薄い領域の中央部において最も速く、その周
    辺部では遅くなる如くに非単結晶半導体層の熱伝
    導を制御する工程を含むことを特徴とする半導体
    装置用基板の製造方法。 ２ 前記絶縁膜の膜厚の薄い凹状領域において、
    該領域の中心部の膜厚が最も薄く、その周辺部の
    膜厚が中心部より厚くなる如くに形成する工程を
    含むことを特徴とする特許請求の範囲第１項記載
    の半導体装置用基板の製造方法。 ３ 前記絶縁膜の膜厚の薄い凹状領域の中心部に
    比べてその周辺部の非単結晶半導体層をより強い
    照射密度のエネルギービームで照射する工程を含
    むことを特徴とする特許請求の範囲第１項記載の
    半導体装置用基板の製造方法。
JP56180233A 1981-11-10 1981-11-10 半導体装置用基板の製造方法 Granted JPS5880831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56180233A JPS5880831A (ja) 1981-11-10 1981-11-10 半導体装置用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56180233A JPS5880831A (ja) 1981-11-10 1981-11-10 半導体装置用基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10732489A Division JPH03114219A (ja) 1989-04-28 1989-04-28 半導体装置用基板の製造方法

Publications (2)

Publication Number Publication Date
JPS5880831A JPS5880831A (ja) 1983-05-16
JPH0335822B2 true JPH0335822B2 (ja) 1991-05-29

Family

ID=16079697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56180233A Granted JPS5880831A (ja) 1981-11-10 1981-11-10 半導体装置用基板の製造方法

Country Status (1)

Country Link
JP (1) JPS5880831A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012722A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 薄膜結晶形成法
JPS6017911A (ja) * 1983-07-11 1985-01-29 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS6017910A (ja) * 1983-07-11 1985-01-29 Agency Of Ind Science & Technol 半導体装置の製造方法
JPH07105338B2 (ja) * 1985-08-07 1995-11-13 日本電気株式会社 半導体装置の製造方法
JPH03114219A (ja) * 1989-04-28 1991-05-15 Fujitsu Ltd 半導体装置用基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658269A (en) * 1979-10-17 1981-05-21 Seiko Epson Corp Mos type semiconductor device
JPS5678495A (en) * 1979-11-29 1981-06-27 Toshiba Corp Preparation of base

Also Published As

Publication number Publication date
JPS5880831A (ja) 1983-05-16

Similar Documents

Publication Publication Date Title
US5371381A (en) Process for producing single crystal semiconductor layer and semiconductor device produced by said process
JPH0454370B2 (ja)
JPS5939790A (ja) 単結晶の製造方法
JPH0335822B2 (ja)
JPH09260676A (ja) 薄膜トランジスタの製造方法
JPH0343769B2 (ja)
JPH0450746B2 (ja)
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JPH03114219A (ja) 半導体装置用基板の製造方法
JPS6342417B2 (ja)
JPH03159116A (ja) 多結晶半導体薄膜の熱処理方法
JPS5983993A (ja) 単結晶半導体層の成長方法
JPS61135110A (ja) 半導体装置の製造方法
JPH02177534A (ja) 半導体装置の製造方法
JPS62219510A (ja) 単結晶島状領域の形成方法
JP2526380B2 (ja) 多層半導体基板の製造方法
JPS59158515A (ja) 半導体装置の製造方法
JPH01264215A (ja) 半導体装置の製造方法
JPS5961118A (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPS6347251B2 (ja)
JPH0223027B2 (ja)
JPH0410214B2 (ja)
JPH08181069A (ja) 多結晶薄膜の形成方法及び薄膜半導体素子
JPS63265464A (ja) 半導体装置の製造方法