JPS6347251B2 - - Google Patents
Info
- Publication number
- JPS6347251B2 JPS6347251B2 JP56180231A JP18023181A JPS6347251B2 JP S6347251 B2 JPS6347251 B2 JP S6347251B2 JP 56180231 A JP56180231 A JP 56180231A JP 18023181 A JP18023181 A JP 18023181A JP S6347251 B2 JPS6347251 B2 JP S6347251B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- silicon
- region
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 31
- 239000013078 crystal Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置用基板の製造方法、より詳
しくは膜厚の異なる絶縁膜基板上に多結晶(ポ
リ)シリコンもしくはアモルフアスシリコンの層
を成長させ、しかる後該ポリシリコンもしくはア
モルフアスシリコンの層の表面をレーザもしくは
電子ビームなどによつてビームアニールし、溶融
し、前記絶縁膜の膜厚の厚い領域のシリコンを膜
厚の薄い領域に流し込んで単結晶化するいわゆる
シリコン・オン・インシユレータ(SOI)技術に
関する。
しくは膜厚の異なる絶縁膜基板上に多結晶(ポ
リ)シリコンもしくはアモルフアスシリコンの層
を成長させ、しかる後該ポリシリコンもしくはア
モルフアスシリコンの層の表面をレーザもしくは
電子ビームなどによつてビームアニールし、溶融
し、前記絶縁膜の膜厚の厚い領域のシリコンを膜
厚の薄い領域に流し込んで単結晶化するいわゆる
シリコン・オン・インシユレータ(SOI)技術に
関する。
(2) 技術の背景
半導体装置の動作特性向上のためには、製造技
術の向上はもちろんのこと、特性にかなつたより
精度の高い単結晶基板(この基板に半導体装置の
素子が形成される)が必要である。特にバイポー
ラトランジスタ、MIS型トランジスタなどのよう
に、その基板がSOI技術で形成されたものである
場合、従来技術においては所望の単結晶基板を得
るには不十分である。したがつて、半導体装置の
信頼性向上のためにもより精度の高い、例えば指
定された結晶方位を持つた単結晶基板が必要であ
り、かかる所望の基板を形成する技術が望まれる
ものである。
術の向上はもちろんのこと、特性にかなつたより
精度の高い単結晶基板(この基板に半導体装置の
素子が形成される)が必要である。特にバイポー
ラトランジスタ、MIS型トランジスタなどのよう
に、その基板がSOI技術で形成されたものである
場合、従来技術においては所望の単結晶基板を得
るには不十分である。したがつて、半導体装置の
信頼性向上のためにもより精度の高い、例えば指
定された結晶方位を持つた単結晶基板が必要であ
り、かかる所望の基板を形成する技術が望まれる
ものである。
(3) 従来技術と問題点
第1図は従来のSOI技術におけるポリシリコン
の単結晶化を説明するための概略断面図で、同図
を参照すると、シリコン基板1上に形成された膜
厚の薄い凹状領域(同図にBで示す領域)を設け
た二酸化シリコン膜(絶縁膜)2上にポリシリコ
ン(もしくはアモルフアスシリコン)の層3が成
長されている。なお上記凹状領域は従来の窓開け
技術などによつて容易に形成しうる。
の単結晶化を説明するための概略断面図で、同図
を参照すると、シリコン基板1上に形成された膜
厚の薄い凹状領域(同図にBで示す領域)を設け
た二酸化シリコン膜(絶縁膜)2上にポリシリコ
ン(もしくはアモルフアスシリコン)の層3が成
長されている。なお上記凹状領域は従来の窓開け
技術などによつて容易に形成しうる。
かかる構造を有する半導体基板における従来の
技術を用いた単結晶化は、先ず、上記ポリシリコ
ン層3の表面をレーザまたは電子ビームでビーム
アニールをなして溶融させる。かかる溶融によ
り、上記絶縁膜2の膜厚が厚い領域(同図Aで示
す領域)と薄い領域との冷却速度の相異により生
ずるポリシリコンの粘度の差から、該膜厚の厚い
領域のポリシリコンが膜厚の薄い凹状領域に流れ
込んで単結晶化することが確認されている。
技術を用いた単結晶化は、先ず、上記ポリシリコ
ン層3の表面をレーザまたは電子ビームでビーム
アニールをなして溶融させる。かかる溶融によ
り、上記絶縁膜2の膜厚が厚い領域(同図Aで示
す領域)と薄い領域との冷却速度の相異により生
ずるポリシリコンの粘度の差から、該膜厚の厚い
領域のポリシリコンが膜厚の薄い凹状領域に流れ
込んで単結晶化することが確認されている。
ところで、上述した従来技術におけるシリコン
の単結晶化では、成長結晶の方位は結晶が成長し
てみないとわからなかつた。かかる事実はMOS
などの特定の方位100を持つた基板が必要な半
導体装置製造に支障を来たすものである。
の単結晶化では、成長結晶の方位は結晶が成長し
てみないとわからなかつた。かかる事実はMOS
などの特定の方位100を持つた基板が必要な半
導体装置製造に支障を来たすものである。
(4) 発明の目的
本発明は上述した従来技術の欠点に鑑み、SOI
技術を用い基板と同じ方位を持つた結晶を成長さ
せる方法を提供することを目的とするものであ
る。
技術を用い基板と同じ方位を持つた結晶を成長さ
せる方法を提供することを目的とするものであ
る。
(5) 発明の構成
上記目的は本発明によれば絶縁膜における膜厚
の厚い領域の中心に数μmの角穴を基板に到達す
る如く形成し、この角穴にポリシリコンまたはア
モルフアスシリコンを堆積することによつて達成
される。
の厚い領域の中心に数μmの角穴を基板に到達す
る如く形成し、この角穴にポリシリコンまたはア
モルフアスシリコンを堆積することによつて達成
される。
(6) 発明の実施例
以下、本発明における実施例を添付図面を参照
して説明する。
して説明する。
第2図は本発明の実施例を説明するための半導
体装置用基板の要部の概略断面図で、第2図以下
においても第1図に示された部分と同じ部分は同
一符号で示す。同図を参照すると、方位100の
シリコン基板1上に二酸化シリコン膜(絶縁膜)
2が形成されている。該絶縁膜2は従来技術と同
じく、膜厚の厚い領域に薄い凹状領域が従来の窓
開け技術などで形成されたものである。
体装置用基板の要部の概略断面図で、第2図以下
においても第1図に示された部分と同じ部分は同
一符号で示す。同図を参照すると、方位100の
シリコン基板1上に二酸化シリコン膜(絶縁膜)
2が形成されている。該絶縁膜2は従来技術と同
じく、膜厚の厚い領域に薄い凹状領域が従来の窓
開け技術などで形成されたものである。
本発明の方法においては、さらに上記絶縁膜に
おける膜厚の厚い領域(通常数μm以上の幅があ
る)の中心部に2〜3μm角の穴4を、エツチング
技術を用い、当該角穴4がシリコン基板1に到達
するまで形成する。かかる角穴の大きさは、ビー
ムアニール時において溶融したシリコンの横方向
エピタキシヤル成長(lateral epitaxial
growth)が起るのに必要な面積を与えるもので
なければならない。
おける膜厚の厚い領域(通常数μm以上の幅があ
る)の中心部に2〜3μm角の穴4を、エツチング
技術を用い、当該角穴4がシリコン基板1に到達
するまで形成する。かかる角穴の大きさは、ビー
ムアニール時において溶融したシリコンの横方向
エピタキシヤル成長(lateral epitaxial
growth)が起るのに必要な面積を与えるもので
なければならない。
次に、上述の如く形成された絶縁膜2上に、ポ
リシリコン層3を成長させると、ポリシリコンは
角穴4内にも堆積され、角穴4の底部でシリコン
基板1と接触する。かかるポリシリコン層の成長
の後に、該ポリシリコン層3の表面に従来のSOI
技術と同様の処理を行う。すなわち当該表面をビ
ームアニールし、溶融する。なお上述の標準的な
アニール条件は、ビームとしてアルゴン連続発振
レーザ(CW―Ar)を用いた場合、出力10〜
12W、スキヤンスピード2.5cm/sec、メルト巾20
〜40μm、基板加熱温度500℃、オーバーラツプ30
〜60%に設定するとよい。上記したビームアニー
ルによつて、絶縁膜2上、および角穴4内のポリ
シリコンが溶融する。その後角穴4内で溶融した
ポリシリコンはシリコン基板1に接触しているた
め、冷却時基板1の方位に沿つてエピタキシヤル
成長し、かかる結晶成長は同図に矢印で示す如き
横方向エピタキシヤル成長である。また、冷却速
度の相異から絶縁膜の厚い領域のシリコンが薄い
領域に流れ込む現象に伴なつて、絶縁膜の薄い領
域にシリコン基板1と同じ方位の単結晶が形成さ
れる。
リシリコン層3を成長させると、ポリシリコンは
角穴4内にも堆積され、角穴4の底部でシリコン
基板1と接触する。かかるポリシリコン層の成長
の後に、該ポリシリコン層3の表面に従来のSOI
技術と同様の処理を行う。すなわち当該表面をビ
ームアニールし、溶融する。なお上述の標準的な
アニール条件は、ビームとしてアルゴン連続発振
レーザ(CW―Ar)を用いた場合、出力10〜
12W、スキヤンスピード2.5cm/sec、メルト巾20
〜40μm、基板加熱温度500℃、オーバーラツプ30
〜60%に設定するとよい。上記したビームアニー
ルによつて、絶縁膜2上、および角穴4内のポリ
シリコンが溶融する。その後角穴4内で溶融した
ポリシリコンはシリコン基板1に接触しているた
め、冷却時基板1の方位に沿つてエピタキシヤル
成長し、かかる結晶成長は同図に矢印で示す如き
横方向エピタキシヤル成長である。また、冷却速
度の相異から絶縁膜の厚い領域のシリコンが薄い
領域に流れ込む現象に伴なつて、絶縁膜の薄い領
域にシリコン基板1と同じ方位の単結晶が形成さ
れる。
第3図の概略断面図は、絶縁膜の薄い領域に基
板1の方位100と同じ方位をもつたシリコン単
結晶が上述した本発明の方法によつて形成された
状態を示す。同図を参照すると、絶縁膜2の薄い
領域に基板1と同じ方位を持つたシリコンの単結
晶層5が形成されている。かかる単結晶層5の成
長により、絶縁膜2の薄い領域上のポリシリコン
層3は溶融時絶縁膜2の薄い領域に流れ込むた
め、同図に示す如く薄くなる。かかる表面に薄い
層として残つたポリシリコンは酸化して二酸化シ
リコン(SiO2)とし、しかる後通常のエツチン
グ技術などによつて、除去されうる。
板1の方位100と同じ方位をもつたシリコン単
結晶が上述した本発明の方法によつて形成された
状態を示す。同図を参照すると、絶縁膜2の薄い
領域に基板1と同じ方位を持つたシリコンの単結
晶層5が形成されている。かかる単結晶層5の成
長により、絶縁膜2の薄い領域上のポリシリコン
層3は溶融時絶縁膜2の薄い領域に流れ込むた
め、同図に示す如く薄くなる。かかる表面に薄い
層として残つたポリシリコンは酸化して二酸化シ
リコン(SiO2)とし、しかる後通常のエツチン
グ技術などによつて、除去されうる。
(7) 発明の効果
以上説明した如く、本発明の方法によれば、従
来のSOI技術では不可能であつた指定された方位
を持つた単結晶を成長させることが可能となり、
半導体装置製造におけるSOI技術の応用範囲の拡
大だけでなく半導体装置製造精度の効率の向上に
効果大なるものである。
来のSOI技術では不可能であつた指定された方位
を持つた単結晶を成長させることが可能となり、
半導体装置製造におけるSOI技術の応用範囲の拡
大だけでなく半導体装置製造精度の効率の向上に
効果大なるものである。
第1図は従来のSOI技術を説明するための半導
体装置用基板の要部の概略断面図、第2図は本発
明の方法を説明するための半導体装置用基板の要
部の概略断面図、第3図は本発明による結晶成長
の結果を説明するための半導体装置用基板の要部
の概略断面図。 1…シリコン基板、2…二酸化シリコン膜(絶
縁膜)、3…ポリシリコン層、4…角穴、5…シ
リコン単結晶層。
体装置用基板の要部の概略断面図、第2図は本発
明の方法を説明するための半導体装置用基板の要
部の概略断面図、第3図は本発明による結晶成長
の結果を説明するための半導体装置用基板の要部
の概略断面図。 1…シリコン基板、2…二酸化シリコン膜(絶
縁膜)、3…ポリシリコン層、4…角穴、5…シ
リコン単結晶層。
Claims (1)
- 1 半導体基板上に膜厚の薄い凹状領域を設けて
形成された絶縁膜上に、多結晶シリコンもしくは
アモルフアスシリコンの層を成長させ、しかる後
かかる層の表面をビームアニールして溶融し、膜
厚の厚い領域の多結晶もしくはアモルフアスシリ
コンを膜厚の薄い領域に流し込んで単結晶化する
工程において、上記絶縁膜の膜厚の厚い領域の中
心部に角穴を半導体基板に達するまで形成する工
程を含むことを特徴とする半導体装置用基板の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56180231A JPS5880830A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56180231A JPS5880830A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5880830A JPS5880830A (ja) | 1983-05-16 |
JPS6347251B2 true JPS6347251B2 (ja) | 1988-09-21 |
Family
ID=16079665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56180231A Granted JPS5880830A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5880830A (ja) |
-
1981
- 1981-11-10 JP JP56180231A patent/JPS5880830A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5880830A (ja) | 1983-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4448632A (en) | Method of fabricating semiconductor devices | |
US4670088A (en) | Lateral epitaxial growth by seeded solidification | |
US4576851A (en) | Semiconductor substrate | |
EP0070878B1 (en) | Growth of structures based on group iv semiconductor materials | |
JPS5939790A (ja) | 単結晶の製造方法 | |
JPH10321870A (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
US5116768A (en) | Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate | |
JPS6347251B2 (ja) | ||
KR100695144B1 (ko) | 단결정 실리콘 기판 및 그 제조방법 | |
JPS5880831A (ja) | 半導体装置用基板の製造方法 | |
JPH0236052B2 (ja) | ||
JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
JPH0223027B2 (ja) | ||
JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
JPH01264215A (ja) | 半導体装置の製造方法 | |
JPH02177534A (ja) | 半導体装置の製造方法 | |
JP2981777B2 (ja) | 半導体基板の製造方法 | |
JP2003309068A (ja) | 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置 | |
JPS61117821A (ja) | 半導体装置の製造方法 | |
JPH03114219A (ja) | 半導体装置用基板の製造方法 | |
JPS58114422A (ja) | 半導体装置用基板の製造方法 | |
JPH0560668B2 (ja) | ||
JPS6211218A (ja) | 半導体装置の製造方法 | |
JPH0334847B2 (ja) |