CN102388434A - 制造半导体衬底的方法 - Google Patents

制造半导体衬底的方法 Download PDF

Info

Publication number
CN102388434A
CN102388434A CN2010800161499A CN201080016149A CN102388434A CN 102388434 A CN102388434 A CN 102388434A CN 2010800161499 A CN2010800161499 A CN 2010800161499A CN 201080016149 A CN201080016149 A CN 201080016149A CN 102388434 A CN102388434 A CN 102388434A
Authority
CN
China
Prior art keywords
support portion
semiconductor substrate
plane
temperature
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800161499A
Other languages
English (en)
Inventor
佐佐木信
原田真
西口太郎
冲田恭子
并川靖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102388434A publication Critical patent/CN102388434A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

加热多个碳化硅衬底(10)和支撑部(30)。将第一辐射平面(RP1)的温度设定成第一温度，在垂直于一个平面(PL1)并且远离所述支撑部(30)的方向上从所述多个碳化硅衬底(10)延伸的第一空间中，所述第一辐射平面(RP1)面对所述多个碳化硅衬底(10)。将第二辐射平面(RP2)的温度设定成高于所述第一温度的第二温度，在垂直于一个平面(PL1)并且远离所述多个碳化硅衬底(10)的方向上从所述支撑部(30)延伸的第二空间中，所述第二辐射平面(PR2)面对所述支撑部(30)。将第三辐射平面(RP3)的温度设定成低于所述第二温度的第三温度，沿着一个平面(PL1)从所述多个碳化硅衬底(10)之间的间隙(GP)延伸的第三空间中，所述第三辐射平面(RP3)面对所述多个碳化硅衬底(10)。

Description

制造半导体衬底的方法
技术领域
本发明涉及一种制造半导体衬底的方法，并且具体来讲，涉及制造包括碳化硅衬底的半导体衬底的方法。
背景技术
近来，越来越多地采用SiC衬底作为用于制造半导体器件的半导体衬底。与更广泛使用的Si(硅)相比，SiC具有更宽的带隙。因此，包括SiC衬底的半导体器件在高反向击穿电压、低导通电阻以及高温环境下其特性降低程度小方面是有利的。
为了有效率地制造半导体器件，要求衬底的尺寸不小于特定尺寸。根据美国专利7314520(专利文献1)，可以制造不小于76mm(3英寸)的SiC衬底。
现有技术文献
专利文献
专利文献1：美国专利7314520
发明内容
本发明要解决的问题
在工业上，SiC衬底的尺寸保持大致100mm(4英寸)这么小，并且因此仍然不能够使用大尺寸的衬底来有效率地制造半导体器件。尤其在六面晶系的SiC中利用与(0001)平面不同的平面的特性的情况下，以上问题尤为严重，以下将对此进行描述。
通常通过以下步骤来制造具有较少缺陷的SiC衬底：将不太可能发生堆叠故障的(0001)平面生长而得到的SiC晶锭进行切割。因此，通过不平行于生长表面来切割出具有不同于(0001)平面的平面取向的SiC衬底。因此难以确保衬底的尺寸足够大，或者不能有效利用晶锭的大部分。因此，尤其难以使用SiC的不同于(0001)平面的平面来有效率地制造半导体器件。
替代吃力地增大SiC衬底尺寸，使用上面布置有支撑部和多个小SiC衬底的半导体衬底是可行的。可以根据需要，通过增加SiC衬底的数目来使这个半导体衬底的尺寸增大。
然而，在这个半导体衬底中，在相邻的SiC衬底之间创建间隙。在这个间隙中，在制造包括这个半导体衬底的半导体器件的过程期间，有可能引入外来物质。这些外来物质的代表是：例如，在制造半导体器件的过程中使用的清洁液或抛光剂或者大气中的灰尘。这种外来物质导致制造良率降低，并且导致制造半导体器件的效率降低。
根据上述问题来做出本发明，并且本发明的目的在于提供制造大尺寸的半导体衬底的方法，使得能以高良率来制造半导体器件。
解决问题的方法
根据本发明的制造半导体衬底的方法具有以下步骤。
准备具有第一和第二碳化硅衬底的多个碳化硅衬底以及支撑部。所述第一碳化硅衬底具有面对所述支撑部并位于一个平面上的第一背面、相对于所述第一背面相反的第一正面以及将所述第一背面和所述第一正面彼此连接的第一侧面。所述第二碳化硅衬底具有面对所述支撑部并位于一个平面上的第二背面、相对于所述第二背面相反的第二正面以及将所述第二背面和所述第二正面彼此连接的第二侧面。所述第二侧面被布置成使得在所述第一和第二正面之间具有开口的间隙被形成在所述第二侧面和所述第一侧面之间。加热所述支撑部以及所述第一和第二碳化硅衬底，使得从所述第一和第二侧面产生升华物，并由此形成封闭所述开口的接合部。所述加热步骤具有以下步骤。将第一辐射平面的温度设定成第一温度，在垂直于所述一个平面并且远离所述支撑部的方向上从所述多个碳化硅衬底延伸的第一空间中，所述第一辐射平面面对所述多个碳化硅衬底。将第二辐射平面的温度设定成高于所述第一温度的第二温度，在垂直于所述一个平面并且远离所述多个碳化硅衬底的方向上从所述支撑部延伸的第二空间中，所述第二辐射平面面对所述支撑部。将第三辐射平面的温度设定成低于所述第二温度的第三温度，沿着所述一个平面从所述间隙延伸的第三空间中，所述第三辐射平面面对多个碳化硅衬底。
根据本制造方法，将在第三空间面对多个碳化硅衬底的第三辐射平面的温度设定成低于第二温度的第三温度。因此，与来自具有第二温度的第二辐射平面的热辐射的影响相比，来自第三辐射平面的热辐射对间隙的影响更少。因此，由于来自第三辐射平面的热辐射，导致第一和第二辐射平面之间的温度差而产生的、沿着间隙的温度梯度的干扰变少。因此，由于可以更可靠地形成以上的温度梯度，因此可以更可靠地产生封闭间隙的开口的升华物。即，用本制造方法得到的半导体衬底中的间隙的开口更被可靠地封闭。因此，在制造包括该半导体衬底的半导体器件的过程中，间隙中不太可能引入外来物质，并因此由于外来物质导致的良率降低得到抑制。另外，通过增加碳化硅衬底的数目，可以容易地增大半导体衬底的尺寸。因此，得到能以良好的良率制造半导体器件的大尺寸半导体衬底。
优选地，所述第三温度低于所述第一温度。因此，与来自具有第一温度的第一辐射平面的热辐射的影响相比，来自第三辐射平面的热辐射对间隙的影响更少。因此，由于来自第三辐射平面的热辐射，导致以上温度梯度的干扰可以进一步减少。
优选地，通过准备具有所述支撑部以及所述第一和第二碳化硅衬底的组合衬底来执行准备所述多个碳化硅衬底和所述支撑部的步骤，并且所述组合衬底的所述第一和第二背面中的每个被接合到所述支撑部。
优选地，以上制造方法还包括将所述第一和第二背面中的每个接合到所述支撑部的步骤。在形成所述接合部的步骤的同时，执行接合所述第一和第二背面中的每个的步骤。
优选地，所述支撑部由碳化硅构成。
优选地，以上制造方法还包括以下步骤：在具有由接合部封闭的开口的间隙中，在接合部上沉积来自支撑部的升华物。
优选地，执行在所述接合部上沉积来自所述支撑部的升华物的所述步骤，使得具有由接合部封闭的开口的间隙作为整体移入到支撑部中。
优选地，用布置在所述第三空间外部的热源来执行所述加热步骤。
优选地，所述热源被布置在通过所述第三空间彼此分开的空间之中的、包括所述支撑部的空间中。
优选地，形成所述第三辐射平面的材料的热导率低于形成所述第二辐射平面的材料的热导率。
优选地，形成所述第三辐射平面的材料的热导率低于形成所述第一辐射平面的材料的热导率。
优选地，利用在所述第一至第三空间中分别布置的第一至第三发热元件，来执行所述加热步骤。
优选地，相互独立地控制所述第一至第三发热元件。
优选地，以上制造半导体衬底的方法具有对第一和第二正面中的每个进行抛光的步骤。因此，由于用作半导体衬底的正面的第一和第二正面可以是平坦表面，因此可以在半导体衬底的这个平坦表面上形成高质量的膜。
优选地，所述第一和第二背面中的每个是通过切片形成的表面。即，所述第一和第二背面中的每个是通过切片形成而随后没有进行抛光的表面。因此，在所述第一和第二背面中的每个上形成不规则体。因此，通过对所述第一和第二背面使用升华法来设置支撑部的情况下，这些不规则体中的凹部内的空间可以用作升华气体扩展的腔体。
优选地，在具有的压力高于10-1Pa且低于104Pa的气氛中，执行所述加热步骤。
本发明的效果
如根据以上的描述可以清楚的是，根据本发明，可以提供制造大尺寸半导体衬底的方法，所述衬底使得能以良好的良率来制造半导体器件。
附图说明
图1是示意性示出本发明的实施例1中的半导体衬底的构造的平面图。
图2是沿着图1中的线II-II截取的示意性横截面图。
图3是示意性示出本发明的实施例1中的半导体衬底的制造方法中的第一步骤的平面图。
图4是沿着图3中的线IV-IV截取的示意性横截面图。
图5是示意性示出本发明的实施例1中的半导体衬底的制造方法中的第二步骤的横截面图。
图6是图5的局部放大图。
图7是用于示出本发明的实施例1中的半导体衬底的制造方法中的热辐射方式的示意图。
图8是示意性示出本发明的实施例1中的半导体衬底的制造方法中的第三步骤的局部横截面图。
图9是示意性示出本发明的实施例1中的半导体衬底的制造方法中的第四步骤的局部横截面图。
图10是示意性示出根据比较例的半导体衬底的制造方法中的一个步骤的横截面图。
图11是示意性示出本发明的实施例2中的半导体衬底的制造方法中的第一步骤的横截面图。
图12是示意性示出本发明的实施例2中的半导体衬底的制造方法中的第二步骤的横截面图。
图13是示意性示出本发明的实施例2中的半导体衬底的制造方法中的第三步骤的横截面图。
图14是示意性示出本发明的实施例2的第一变形中的半导体衬底的制造方法中的一个步骤的横截面图。
图15是示意性示出本发明的实施例2的第二变形中的半导体衬底的制造方法中的一个步骤的横截面图。
图16是示意性示出本发明的实施例2的第三变形中的半导体衬底的制造方法中的一个步骤的横截面图。
图17是示意性示出本发明的实施例4中的半导体衬底的构造的平面图。
图18是沿着图17中的线XVIII-XVIII截取的示意性横截面图。
图19是示意性示出本发明的实施例5中的半导体衬底的构造的平面图。
图20是沿着图19中的线XX-XX截取的示意性横截面图。
图21是示意性示出本发明的实施例6中的半导体衬底的制造方法中的一个步骤的横截面图。
图22是示意性示出本发明的实施例7中的半导体衬底的制造方法中的一个步骤的横截面图。
图23是示出根据本发明的实施例7的比较例的半导体衬底的制造方法中的一个步骤的横截面图。
图24是示意性示出本发明的实施例8中的半导体衬底的制造方法中的一个步骤的横截面图。
图25是示意性示出本发明的实施例9中的半导体衬底的制造方法中的一个步骤的横截面图。
具体实施方式
下文中将参照附图来描述本发明的实施例。
(第一实施例)
参照图1和图2，根据本实施例的半导体衬底80a具有支撑部30和由支撑部30支撑的被支撑部10a。被支撑部10a具有SiC衬底11-19(碳化硅衬底)。
支撑部30将各个SiC衬底11至19的背面(与图1所示的表面相反的表面)相互连接，使得SiC衬底11至19相互固定。SiC衬底11至19中的每个SiC衬底具有在同一平面暴露的正面，例如，SiC衬底11和SiC衬底12分别具有第一正面F1和第二正面F2(图2)。因此，半导体衬底80a具有的表面大于SiC衬底11至19中的每个SiC衬底的表面。因此，在使用半导体衬底80a的情况下，与单独使用SiC衬底11至19中的每个SiC衬底的情况相比，可以更有效率地制造半导体器件。
另外，优选地，支撑部30由能够经受不低于1800℃的温度的材料制成，并且例如，其由碳化硅、碳或难熔金属制成。示例性的难熔金属是钼、钽、钨、铌、铱、钌或锆。注意的是，当在以上的材料之中采用碳化硅作为支撑部30的材料时，可以使支撑部30的物理特性更接近于SiC衬底11至19的物理特性。
此外，在被支撑部10a中，在SiC衬底11至19之中存在间隙VDa，并且这个间隙VDa的正面侧(图2中的上侧)通过接合部Bda来封闭。接合部BDa包括位于第一正面F1和第二正面F2之间的部分，使得第一正面F1和第二正面F2彼此平滑连接。
现在，将描述本实施例中的半导体衬底80a的制造方法。以下，为了便于进行简要描述，可以只提及SiC衬底11至19之中的SiC衬底11和12，然而，同样类似于SiC衬底11和12来处理SiC衬底13至19。
参照图3和图4，准备组合衬底80P。组合衬底80P具有支撑部30和SiC衬底组10(多个碳化硅衬底)。SiC衬底组10包括SiC衬底11(第一碳化硅衬底)和SiC衬底12(第二碳化硅衬底)。
SiC衬底11具有面对支撑部30并且位于第一平面PL1(一个平面)上的第一背面B1、相对于第一背面B1相反并且位于第二平面PL2上的第一正面F1以及将第一背面B1和第一正面F1彼此连接的第一侧面S1。第一背面B1接合到支撑部30。类似地，SiC衬底12具有面对支撑部30并且位于第一平面PL1上的第二背面B2、相对于第二背面B2相反并且位于第二平面PL2上的第二正面F2以及将第二背面B2和第二正面F2彼此连接的第二侧面S2。第二背面B2接合到支撑部30。第二侧面S2被布置成使得在第一侧面S1和第二侧面S2之间形成间隙GP，间隙GP在第一正面F1和第二正面F2之间具有开口CR。
参照图5和图6，准备用于加热组合衬底80P的加热设备。加热设备具有热绝缘容器40、加热器(热源)50、第一加热元件91a和第二加热元件92以及加热器电源150。热绝缘容器40由高度热绝缘性的材料形成。例如，加热器50是电气电阻加热器。第一加热元件91a和第二加热元件92具有用于从加热器50吸收辐射热并且向着组合衬底80P辐射所得到的热的功能。即，第一加热元件91a和第二加热元件92具有用于加热组合衬底80P的功能。例如，第一加热元件91a和第二加热元件92由具有低孔隙率的石墨形成。
然后，将第一加热元件91a、组合衬底80P和第二加热元件92容纳在布置有加热器50的热绝缘容器40中。以下将描述它们之间的位置关系。
第一步，将组合衬底80P布置在加热元件91a上，使得SiC衬底组10面对第一加热元件91a的第一辐射平面RP1。因此，在垂直于第一平面PL1且远离支撑部30的方向上从SiC衬底组10延伸的第一空间SP1(图7)中，第一辐射平面RP1面对SiC衬底组10。
第二步，将第二加热元件92的第二辐射平面RP2布置在组合衬底80P上，以便面对支撑部30。将第一加热元件91a和第二加热元件92中的每个布置在沿着第一平面PL1从间隙GP延伸的第三空间SP3(图7)外部。因此，在垂直于第一平面PL1且远离SiC衬底组10的方向上从支撑部30延伸的第二空间SP2(图7)中，第二辐射平面RP2面对支撑部30。
第三步，将加热器50布置在沿着第一平面PL1从间隙GP延伸的第三空间SP3(图7)的外部。更具体来讲，将加热器50布置在通过第三空间彼此分开的空间之中的包括支撑部30的空间(图5中的第一平面PL1上方的空间)中。因此，在第三空间SP3(图7)中，热绝缘容器40的辐射平面RP3面对SiC衬底组10。
然后，用加热器50加热支撑部30以及SiC衬底11和12。以下将描述这个加热步骤。
最初，将热绝缘容器40中的气氛设定成通过降低大气压力而得到的气氛。优选地，将气氛的压力设定成高于10-1Pa并低于104Pa的压力。
注意的是，以上的气氛可以是惰性气体气氛。例如，可以使用诸如He或Ar的稀有气体、氮气或者稀有气体和氮气的气体混合物作为惰性气体。在使用这种气体混合物时，将氮气的比例设定为例如60％。另外，处理腔室内的压力优选地被设定成50kPa或更低，并且更优选地设定为10kPa或更低。
然后，将第一加热元件91a的第一辐射平面RP1、第二加热元件PR2的第二辐射平面RP2和热绝缘容器40的第三辐射平面RP3的各个温度设定成第一至第三温度。第二温度被设定成高于第一温度。另外，第三温度被设定成低于第二温度并且优选地低于第一温度。
参照图8，当第二温度被设定成高于第一温度时，第二面ICb上的温度高于第一面ICt上的温度，所述第二面ICb是SiC衬底组10面对支撑部30的面，第一面ICt是SiC衬底组10面对第一加热元件91a的面。即，在SiC衬底组10的厚度方向(图8中的垂直方向)上产生温度梯度。这个温度梯度造成产生升华物并且使升华物如图中箭头所示地行进，从SiC衬底11和12的表面，即第一侧面S1和第二侧面S2)之中的更靠近第二面ICb的处于相对高温的间隙GP内的区域行进至更靠近第一面ICt的处于相对低温的区域。
进一步参照图9，以上的升华物形成接合部BDa，接合部BDa以将侧面S1和S2彼此连接的方式封闭开口CR。因此，间隙GP(图8)变成由接合部BDa封闭的间隙VDa(图9)。
注意的是，进行验证以上的加热温度的实验。然后，存在以下这类问题：在加热器50的温度被设定成1600℃时，接合部BDa没有充分形成，并且在加热器50的温度被设定成3000℃时，SiC衬底11和12受损。然而，在1800℃、2000℃和2500℃的每个温度处没有发现这些问题。
另外，在将加热器50的设定温度固定在2000℃的情况下，验证以上加热期间的气氛压力。结果，在100kPa处，没有接合部BDa形成，而在50kPa处，接合部BDa不太可能形成。然而，在10kPa、100Pa、1Pa、0.1Pa和0.0001Pa的每个压力处没有发现这个问题。
然后，将如下情况描述为比较例(图10)：假设加热器50的一部分位于第一平面PL1和第二平面PL2之间的空间中。在这种情况下，不是由热绝缘容器40而是由加热器50来实现第三辐射平面RP3(图7)中的至少一部分。因此，第三辐射平面RP3的至少一部分的温度变得高于第二辐射平面RP2的温度，并且因此出现从第三辐射平面RP3到间隙GP的强热辐射。这种强热辐射的影响干扰了间隙GP中的第一面ICt和第二面ICb之间的温度梯度。因此，由于升华物的行进(图8和图9中的箭头)受到干扰，因此没有形成接合部BDa或者耗时地形成接合部BDa。即，在比较例中，开口CR不太可能封闭。
相比之下，根据本实施例，由于第三辐射平面RP3(图7)的温度(第三温度)低于第二辐射平面RP2的温度(第二温度)，因此与第二辐射平面RP2的热辐射的影响相比，第三辐射平面RP3的热辐射对间隙GP影响更弱。因此，由于第三辐射平面RP3的热辐射，导致第一辐射平面RP1和第二辐射平面RP2之间的温度差产生的、沿着间隙GP的温度梯度干扰减小。因此，由于以上的温度梯度更可靠地产生，因此通过封闭间隙的开口CR的升华物形成的接合部BDa可以更可靠地形成。即，利用本制造方法得到的半导体衬底80a(图1和图2)的间隙VDa的开口更可靠地被接合部BDa封闭。因此，在制造包括半导体衬底80a的半导体器件的过程中，间隙VDa中不太可能引入外来物质，并且因此由于外来物质造成的良率降低得到抑制。
另外，半导体衬底80a(图2)包括各个SiC衬底的第一正面F1和第二正面F2作为其上面将形成诸如晶体管的半导体器件的衬底表面。即，与单独使用SiC衬底11和12中的任一个SiC衬底的情况相比，半导体衬底80a具有的衬底表面更大。因此，通过使用半导体衬底80a可以有效率地制造半导体器件。
尽管在本实施例中SiC衬底组10布置在第一加热元件91a上，但是诸如石墨片的柔性构件可以布置在SiC衬底组10和第一加热元件91a之间。当该构件封闭开口CR(图8)时，更可靠地阻挡升华物在开口CR中的行进(图8中的箭头)，并且因此接合部BDa更可能形成在开口CR中。
另外，在接合部BDa形成之前，可以预先在第一正面F1和第二正面F2上形成诸如抗蚀剂膜的保护膜。因此，可以避免在第一正面F1和第二正面F2上出现升华和再固化。因此，可以防止第一正面F1和第二正面F2变粗糙。
(实施例2)
在本实施例中，将详细描述实施例1中采用的组合衬底80P(图3和图4)的制造方法，具体是参照支撑部30由碳化硅构成的情况。以下，为了便于进行简要描述，可以只提及SiC衬底11至19(图3和图4)之中的SiC衬底11和12，然而，同样类似于SiC衬底11和12来处理SiC衬底13至19。
参照图11，准备均具有单晶结构的SiC衬底11和12。具体来讲，例如，通过沿着(03-38)平面切割在六方晶系中的(0001)平面生长的SiC晶锭来准备SiC衬底11和12。优选地，背面B1和B2的粗糙度Ra不大于100μm。
接着，将SiC衬底11和12布置在处理腔室中的第一加热构件81上，使得背面B1和B2中的每个在一个方向(图13中向上)上暴露。即，当二维观察时，SiC衬底11和12并排布置。
优选地，进行以上布置，使得背面B1和B2彼此对齐或者第一正面F1和第二正面F2彼此对齐。
另外，优选地，将SiC衬底11和12之间的最短距离(图1中的横向方向上的最短距离)设定为5mm或更短，更优选地1mm或更短，进一步优选地100μm或更短，另外进一步优选地10μm或更短。具体来讲，例如，同样为矩形形状的衬底被布置成矩阵，使得相互间的距离不大于1mm。
然后，如下形成将背面B 1和B2彼此连接的支撑部30(图4)。
最初，在一个方向(图11中向上)上暴露的背面B1和B2中的每个和相对于背面B1和B2布置在一个方向(图11中的上方)上的固体源材料20的表面SS彼此相对并且彼此间的距离为D1。优选地，距离D1的平均值不小于1μm且不大于1cm。
固体源材料20由SiC制成，并且其优选地是具体被实现为例如SiC晶片的碳化硅的固体块。代表固体源材料20的SiC的晶体结构不受具体限制。另外，优选地，固体源材料20的表面SS具有的粗糙度Ra不大于1mm。
为了更可靠地设置距离D1(图11)，可以采用的隔离物83(图14)的高度对应于距离D1。当距离D1的平均值不小于大约100μm时，这种方法尤其有效。
然后，第一加热构件81将SiC衬底11和12加热至预定的衬底温度。另外，第二加热构件82将固体源材料20加热至预定的源材料温度。当将固体源材料20加热至源材料温度时，SiC在固体源材料的表面SS处升华，使得产生升华物，即气体。将这个气体从一个方向(图11中的上方)供应到背面B1和B2中的每个上。
优选地，将衬底温度设定成低于源材料温度，并且更优选地，它们之间的温度差不小于1℃且不大于100℃。另外，优选地，衬底温度不低于1800℃且不高于2500℃。
参照图12，如以上供应的气体被固化并且在背面B 1和B2中的每个上再结晶。因此，形成将背面B1和B2彼此连接的支撑部30p。另外，固体源材料20(图11)被消耗并且其变小，以由此变成固体源材料20p。
主要参照图13，随着升华进一步进行，固体源材料20p(图12)消失。因此，形成将背面B1和B2彼此连接的支撑部30。
优选地，在形成支撑部30时，处理腔室内的气氛是惰性气体。例如，可以使用诸如He或Ar的稀有气体、氮气或稀有气体和氮气的气体混合物作为惰性气体。在使用这种气体混合物中，例如，氮气的比例被设定为60％。另外，处理腔室中的压力优选地被设定为50kPa或更低，并且更优选地为10kPa或更低。
另外，优选地，支撑部30具有单晶结构。更优选地，背面B 1上的支撑部30的晶面相对于背面B1的晶面倾斜大不于10°，并且背面B2上的支撑部30的晶面相对于背面B2的晶面倾斜不大于10°。当在背面B1和B2中的每个上外延生长支撑部30时，容易地实现这些角度关系。
注意的是，SiC衬底11、12优选地具有六边形晶体结构，并且更优选地晶体结构为4H-SiC或6H-SiC。另外，优选地，SiC衬底11、12和支撑部30由晶体结构相同的SiC单晶来形成。
此外，优选地，SiC衬底11和12中的每个中的浓度不同于支撑部30中的杂质浓度。更优选地，支撑部30中的杂质浓度高于SiC衬底11和12中的每个的杂质浓度。注意的是，例如，SiC衬底11、12具有的杂质浓度不小于5×1016cm-3且不大于5×1019cm-3。同时，例如，支撑部30具有的杂质浓度不小于5×1016cm-3且不大于5×1021cm-3。例如，可以采用氮或磷作为以上的杂质。
另外，优选地，第一正面F1相对于SiC衬底11的{0001}平面的偏离角不小于50°且不大于65°，并且第二正面F2相对于SiC衬底的{0001}平面的偏离角不小于50°且不大于65°。
更优选地，第一正面F1的偏离取向和SiC衬底11的<1-100>方向之间的角度不大于5°，并且第二正面F2的偏离取向和衬底12的<1-100>方向之间的角度不大于5°。
进一步优选地，第一正面F1在SiC衬底11的<1-100>方向上相对于{03-38}平面的偏离角不小于-3°且不大于5°，并且第二正面F2在SiC衬底12的<1-100>方向上相对于{03-38}平面的偏离角不小于-3°且不大于5°。
在上文中，“第一正面F1在<1-100>方向上相对于{03-38}平面的偏离角”是指第一正面F1的法线在<1-100>方向和<0001>方向延伸所处的投影平面上的正交投影与{03-38}平面的法线之间形成的角度，并且当以上的正交投影更接近平行于<1-100>方向时，符号为正，以及当以上的正交投影更接近平行于<0001>方向时，符号为负。在“第二正面F2在<1-100>方向上相对于{03-38}平面的偏离角”中，情况类似。
另外，优选地，第一正面F1的偏离取向与衬底11的<11-20>方向之间的角度不大于5°，并且第二正面F2的偏离取向与衬底12的<11-20>方向之间的角度不大于5°。
根据本实施例，由于背面B1和B2中的每个上形成的支撑部30与SiC衬底11和12类似地由SiC制成，因此SiC衬底和支撑部30的各种物理特性接近。因此，组合衬底80P(图3和图4)或半导体衬底80a(图1和图2)由于各种这些物理特性差异导致的翘曲或裂缝可以得到抑制。
另外，通过采用升华法，可以快速地形成高质量的支撑部30。另外，如果具体采用近空间升华法作为升华法时，可以更均匀地形成支撑部30。
此外，当背面B1和B2中的每个与固体源材料20的表面之间的距离D1(图11)的平均值不大于1cm时，可以降低支撑部30的膜厚度分布。另外，当距离D1的平均值不小于1μm时，可以充分确保SiC的升华空间。
此外，在形成支撑部30的步骤中，SiC衬底11和12的温度被设定成低于固体源材料20(图11)的温度。因此，升华的SiC可以有效率地固化在SiC衬底11和12上。
另外，优选地，执行布置SiC衬底11和12的步骤，使得SiC衬底11和12之间的最短距离不大于1mm。因此，支撑部30可以被形成为使得更可靠地将SiC衬底11的背面B1和SiC衬底12的背面B2彼此连接。
此外，优选地，支撑部30具有单晶结构。因此，支撑部30的各种物理特性接近类似具有单晶结构的SiC衬底11和12中的每个的物理特性。
进一步优选地，背面B1上的支撑部30的晶面相对于背面B1的晶面倾斜不大于10°，以及背面B2上的支撑部30的晶面相对于背面B2的晶面倾斜不大于10°。因此，支撑部30的各向异性可以接近SiC衬底11和12中的每个的各向异性。
另外，优选地，SiC衬底11和12中的每个的杂质浓度不同于支撑部30的杂质浓度。因此，可以获得具有杂质浓度不同的两层结构的半导体衬底80a(图2)。
另外，优选地，支撑部30的杂质浓度高于SiC衬底11和12中的每个中的杂质浓度。因此，支撑部30的电阻率可以小于SiC衬底11和12中的每个的电阻率。因此，能够获得适用于制造其中电流在支撑部30的厚度方向上流动的半导体器件的半导体衬底80a，即垂直型半导体器件的半导体衬底80a。
另外，优选地，第一正面F1相对于SiC衬底11的{0001}平面的偏离角不小于50°且不大于65°，并且第二正面F2相对于SiC衬底12的{0001}平面的偏离角不小于50°且不大于65°。因此，与其中第一正面F1和第二正面F2是{0001}平面的情况相比，可以提高第一正面F1和第二正面F2的沟道迁移率。
更优选地，第一正面F1的偏离取向和SiC衬底11的<1-100>方向之间的角度不大于5°，并且第二正面F2的偏离取向和SiC衬底12的<1-100>方向之间的角度不大于5°。因此，可以进一步提高第一正面F1和第二正面F2的沟道迁移率。
进一步优选地，第一正面F1在SiC衬底11的<1-100>方向上相对于{03-38}平面的偏离角不小于-3°且不大于5°，并且第二正面F2在SiC衬底12的<1-100>方向上相对于{03-38}平面的偏离角不小于-3°且不大于5°。因此，可以更进一步提高第一正面F1和第二正面F2的沟道迁移率。
另外，优选地，第一正面F1的偏离取向与SiC衬底11的<11-20>方向之间的角度不大于5°，并且第二正面F2的偏离取向与SiC衬底12的<11-20>方向之间的角度不大于5°。因此，与第一正面F1和第二正面F2是{0001}平面的情况相比，可以提高第一正面F1和第二正面F2的沟道迁移率。
尽管在上文中以SiC晶片作为固体材料源20的例子，但是固体材料源20不限于此并且例如可以采用SiC粉末或SiC烧结物。
另外，可以采用任何能够加热目标物的元件作为第一加热元件81和第二加热元件82，以及例如，可以采用这种使用石墨加热器的电阻加热型元件或者是电感加热型元件。
另外，在图11中，背面B1和B2中的每个与固体材料源20的表面SS完全分隔开。背面B1和B2中的每个可以与固体材料源20的表面SS分隔开，而背面B1和B2中的每个与固体材料源20的表面SS部分地彼此接触。以下描述与这种情况相对于的两个变形。
参照图15，在这个实例中，通过将代表固体材料源20的SiC晶片翘曲来确保以上的距离。更具体来讲，在本实例中，距离D2局部为零，然而，平均值无例外地超过零。另外，优选地，与距离D1的平均值类似，距离D2的平均值不小于1μm且不大于1cm。
参照图16，在这个实例中，SiC衬底11至13的翘曲来确保以上的距离。更具体来讲，在本实例中，距离D3局部为零，然而，平均值无例外地超过零。另外，优选地，与距离D1的平均值类似，距离D3的平均值不小于1μm且不大于1cm。
注意的是，图15和图16中的方法的组合，也就是说，代表固体源材料20的SiC晶片的翘曲并且SiC衬底11至13的翘曲可以确保以上的距离。
当以上距离的平均值不大于100μm时，图15和图16中的每个中的方法或基于上述两种方法的组合的方法尤其有效。
另外，为了确保以上的距离，SiC衬底11至13中的每个的背面(例如，背面B 1和背面B2)可以是通过切片形成的表面。即，背面可以是通过切片形成但是随后不进行抛光的表面。因此，在每个背面上都存在不规则体。因此，这些不规则体中的凹部内的空间可以用于确保以上的距离。
(实施例3)
在实施例1中，在形成接合部BDa(图2)之前，例如，用根据实施例2的方法，将第一背面B1和第二背面B2中的每个预先接合到支撑部30。
相比之下，在本实施例中，在形成接合部BDa的同时，执行将第一背面B 1和第二背面B2中的每个接合到支撑部30的步骤。即，在本实施例中，在准备支撑部30和SiC衬底组10的步骤之后还包括将SiC衬底组10的第一背面B1和第二背面B2中的每个接合到支撑部30的步骤，并且在形成接合部BDa(图2)的同时来执行这个接合步骤。
注意的是，本实施例在其他方面与实施例1基本相同，并且因此将不再提供详细的描述。
根据本实施例，在形成接合部BDa的步骤的同时，执行将第一背面B1和第二背面B2中的每个接合到支撑部30的步骤。因此，与单独执行这些步骤的情况相比，可以简化制造半导体衬底80a(图1和图2)的过程。
在本实施例的变形中，可以准备固体源材料20(图11)替代支撑部30(图5)，作为加热之前准备的支撑部，固体源材料20和Si衬底组10可以如实施例2中布置，并且加热器50可以如实施例1中布置。另外，在此，如在实施例2中的每个变形中，可以采用图15中的构造、图16中的构造或基于这些构造的组合的构造。
(实施例4)
参照图17和图18，根据本实施例的半导体衬底80b具有由接合部BDb封闭的间隙VDb以替代由接合部BDa封闭的间隙VDa(图2：实施例1至实施例3)。
现在，将描述制造半导体衬底80b的方法。
在本实施例中，支撑部30由SiC制成，并且即使在如图9中所示形成接合部BDa之后，涉及升华的质量转移进一步继续。因此，从支撑部30到封闭的间隙VDa的升华也以不可忽略的程度出现。即，来自支撑部30的升华物沉积在接合部BDa上。因此，SiC衬底11和12之间的间隙VDa以部分进入到支撑部30的方式移动，并且由此形成由接合部BDb封闭的间隙VDb(图18)。
采用根据本实施例的半导体衬底80b(图18)，可以形成厚度比半导体衬底80a(图2)的接合部BDa的厚度大的接合部BDb。
(实施例5)
参照图19和图20，根据本实施例的半导体衬底80c具有由接合部BDc封闭的间隙VDc以替代由接合部BDb封闭的间隙VDb(图18：实施例4)。利用如实施例4中的方法，通过经由间隙VDb(图18)的位置将整个间隙VDa(图2)移入到支撑部30中来得到半导体衬底80c。
根据本实施例，可以形成厚度比实施例4中的接合部BDb的厚度进一步更大的接合部BDc。
注意的是，间隙VDc可以移动，以到达背面侧(图20中的下侧)。因此，封闭间隙VDc变成背面侧上的凹部。可以通过抛光来去除这个凹部。
(实施例6)
主要参照图21，在本实施例中，热绝缘器93被布置成以第三空间(图7)面对SiC衬底组10。即，热绝缘器93替代热绝缘容器40来实现第三辐射平面RP3。热绝缘器93的热导率低于形成第二加热元件92的材料，即第二辐射平面RP2的热导率，并且优选地低于形成由用于第一加热元件91a(图5)的材料相同的材料形成的第一加热元件91b的材料，即第一辐射平面RP 1的热导率。例如，这种热绝缘器93是碳毡。
根据本实施例，可以采用热绝缘器93，来更可靠地降低第三辐射平面RP3的温度。
另外，当热绝缘器93的热绝缘功能足够高时，通过热绝缘器93形成的第三辐射平面RP3的温度可以低于第二辐射平面RP2的温度，即使加热器50相对于SiC衬底组10的位置如图21中所示，也就是说，即使加热器50的一部分位于第三空间SP3(图7)中。因此，根据本实施例，加热器50布置的自由度高于实施例1。
(实施例7)
参照图22，本实施例中的加热设备是电感加热炉，并且其具有被加热元件59(热源)和替代加热器50(图5)的线圈159。被加热元件59是例如石墨熔炉并且在热绝缘容器40中形成基本上封闭的空间。在这个封闭空间中，布置第一加热元件91a、第二加热元件92、SiC衬底组10和支撑部30。另外，如实施例6中一样地布置热绝缘器93。
在本实施例中的加热步骤中，最初，作为由线圈159的电感加热的结果，被加热元件59产生热。作为这个发热的结果，第一加热元件91a和第二加热元件92被加热。
根据本实施例，在采用电感加热炉的情况下，得到如实施例6一样的效果。如果没有采用热绝缘器93，则构造如图23中所示，也就是说，通过被加热元件59来实现第三辐射平面RP3(图7)。因此，如图10(实施例1的比较例)中的构造的情况中一样，开口CR(图8)不太可能封闭。
(实施例8)
参照图24，在本实施例中，与实施例7不同，没有设置被加热元件59，而是通过电感加热对第一加热元件91a和第二加热元件92直接加热。
根据本实施例，由于如实施例1中一样，通过图7所示的构造来实现热辐射，因此得到如实施例1中一样的效果。
(实施例9)
参照图25，本实施例中的加热设备具有用于加热的第一至第三加热器51至53(第一至第三发热元件)以及第一至第三加热器电源151至153。
第一至第三加热器51至53分别布置在第一至第三空间SP1至SP3(图7)中。注意的是，第三加热器53不必完全布置在第三空间中，并且应该只有其至少一部分布置在第三空间中。
第一至第三加热器电源151至153被连接，以便能够单独控制第一至第三加热器51至53的发热。因此，可以相互独立地控制本实施例中的与第一至第三辐射平面RP1至RP3(图7)相对应的表面，即第一加热元件91a的表面、第二加热元件92的表面和第三加热器53的表面的各个温度。因此，与第三辐射平面RP3相对应的温度可以被设定成低于与第二辐射平面RP2相对应的温度，但是不会低得太多。
如果不要求像以上一样精确的温度控制，则可以消除第一加热器51和第三加热器53中的任一个或者这两者。
(附录1)
利用以下的制造方法来构造根据本发明的半导体衬底。
准备具有第一碳化硅衬底和第二碳化硅衬底的多个碳化硅衬底以及支撑部。所述第一碳化硅衬底具有面对所述支撑部并位于一个平面上的第一背面、相对于所述第一背面相反的第一正面以及将所述第一背面和所述第一正面彼此连接的第一侧面。所述第二碳化硅衬底具有面对所述支撑部并位于一个平面上的第二背面、相对于所述第二背面相反的第二正面以及将所述第二背面和所述第二正面彼此连接的第二侧面。所述第二侧面被布置成使得在所述第一正面和所述第二正面之间具有开口的间隙被形成在所述第二侧面和所述第一侧面之间。所述支撑部以及所述第一碳化硅衬底和所述第二碳化硅衬底被加热，使得从所述第一和第二侧面产生升华物，由此形成封闭所述开口的接合部。所述加热步骤具有以下步骤。将第一辐射平面的温度设定成第一温度，在垂直于所述一个平面并且远离所述支撑部的方向上从所述多个碳化硅衬底延伸的第一空间中，所述第一辐射平面面对所述多个碳化硅衬底。将第二辐射平面的温度设定成高于所述第一温度的第二温度，在垂直于所述一个平面并且远离所述多个碳化硅衬底的方向上从所述支撑部延伸的第二空间中，所述第二辐射平面面对所述支撑部。将第三辐射平面的温度设定成低于所述第二温度的第三温度，沿着所述一个平面从所述间隙延伸的第三空间中，所述第三辐射平面面对所述多个碳化硅衬底。
应该理解，本文公开的这些实施例就每个方面而言都是示例性的并非限制性的。本发明的范围由权利要求书的条款而非上述描述限定，并且意图包括与权利要求的条款等价的范围和含义内的任何修改形式。
工业可应用性
根据本发明的制造半导体衬底的方法可尤其有利地应用于制造包括碳化硅衬底的半导体衬底的方法。
附图标记的描述
10 SiC衬底组(多个碳化硅衬底)；10a 被支撑层；11 SiC衬底(第一碳化硅衬底)；12 SiC衬底(第二碳化硅衬底)；13至19 SiC衬底；20、20p 固体源材料；30、30p 支撑部；40 热绝缘容器；59 被加热元件；80a至80c 半导体衬底；80P 组合衬底；81、91a、91b 第一加热元件；82、92 第二加热元件；93 热绝缘器；150 加热器电源；151至153 第一至第三加热器电源；以及159 线圈。

Claims (16)

1.一种制造半导体衬底的方法，包括以下步骤：
准备具有第一和第二碳化硅衬底(11，12)的多个碳化硅衬底(10)以及支撑部(30)，所述第一碳化硅衬底具有面对所述支撑部并且位于一个平面(PL1)上的第一背面、相对于所述第一背面相反的第一正面、以及将所述第一背面和所述第一正面彼此连接的第一侧面，所述第二碳化硅衬底具有面对所述支撑部并且位于所述一个平面上的第二背面、相对于所述第二背面相反的第二正面、以及将所述第二背面和所述第二正面彼此连接的第二侧面，所述第二侧面被布置成使得在所述第二侧面和所述第一侧面之间形成间隙(GP)，所述间隙(GP)具有在所述第一和第二正面之间的开口；以及
加热所述支撑部以及所述第一和第二碳化硅衬底，以从所述第一和第二侧面产生升华物，并由此形成封闭所述开口的接合部，
所述的加热步骤包括以下步骤：
将第一辐射平面(RP1)的温度设定成第一温度，在垂直于所述一个平面并且远离所述支撑部的方向上从所述多个碳化硅衬底延伸的第一空间(SP1)中，所述第一辐射平面面对所述多个碳化硅衬底，
将第二辐射平面(RP2)的温度设定成高于所述第一温度的第二温度，在垂直于所述一个平面并且远离所述多个碳化硅衬底的方向上从所述支撑部延伸的第二空间(SP2)中，所述第二辐射平面面对所述支撑部，以及
将第三辐射平面(RP3)的温度设定成低于所述第二温度的第三温度，在沿着所述一个平面从所述间隙延伸的第三空间(SP3)中，所述第三辐射平面面对所述多个碳化硅衬底。
2.根据权利要求1所述的制造半导体衬底的方法，其中，
所述第三温度低于所述第一温度。
3.根据权利要求1所述的制造半导体衬底的方法，其中，
通过准备具有所述支撑部以及所述第一和第二碳化硅衬底的组合衬底来执行所述的准备所述多个碳化硅衬底和所述支撑部的步骤，并且所述组合衬底的每个所述第一和第二背面被接合到所述支撑部。
4.根据权利要求1所述的制造半导体衬底的方法，还包括将所述第一和第二背面中的每个接合到所述支撑部的步骤，
其中，与形成所述接合部的步骤同时地执行所述的接合每个所述第一和第二背面的步骤。
5.根据权利要求1所述的制造半导体衬底的方法，其中，
所述支撑部由碳化硅构成。
6.根据权利要求5所述的制造半导体衬底的方法，还包括以下步骤：
在具有由所述接合部封闭的所述开口的所述间隙中，将来自所述支撑部的升华物沉积在所述接合部上。
7.根据权利要求6所述的制造半导体衬底的方法，其中，
执行所述的将来自所述支撑部的升华物沉积在所述接合部上的步骤，以使得具有由所述接合部封闭的所述开口的所述间隙以整体移入到所述支撑部中。
8.根据权利要求1所述的制造半导体衬底的方法，其中，
利用布置在所述第三空间外部的热源来执行所述的加热步骤。
9.根据权利要求8所述的制造半导体衬底的方法，其中，
所述热源被布置在通过所述第三空间彼此分开的各空间之中的包含有所述支撑部的空间中。
10.根据权利要求1所述的制造半导体衬底的方法，其中，
形成所述第三辐射平面的材料的热导率低于形成所述第二辐射平面的材料的热导率。
11.根据权利要求10所述的制造半导体衬底的方法，其中，
形成所述第三辐射平面的材料的热导率低于形成所述第一辐射平面的材料的热导率。
12.根据权利要求1所述的制造半导体衬底的方法，其中，
利用分别布置在所述第一至第三空间中的第一至第三发热元件来执行所述的加热步骤。
13.根据权利要求12所述的制造半导体衬底的方法，其中，
相互独立地控制所述第一至第三发热元件。
14.根据权利要求1所述的制造半导体衬底的方法，其中，
所述第一和第二正面(F1，F2)中的每个是被抛光的表面。
15.根据权利要求1所述的制造半导体衬底的方法，其中，
所述第一和第二背面(B1，B2)中的每个是通过切片形成的表面。
16.根据权利要求1所述的制造半导体衬底(80)的方法，其中，
在具有高于10-1Pa且低于104Pa的的压力的气氛中，执行所述的加热步骤。
CN2010800161499A 2009-11-24 2010-09-28 制造半导体衬底的方法 Pending CN102388434A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009266522 2009-11-24
JP2009-266522 2009-11-24
PCT/JP2010/066827 WO2011065122A1 (ja) 2009-11-24 2010-09-28 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
CN102388434A true CN102388434A (zh) 2012-03-21

Family

ID=44066226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800161499A Pending CN102388434A (zh) 2009-11-24 2010-09-28 制造半导体衬底的方法

Country Status (7)

Country Link
US (1) US20120003812A1 (zh)
JP (1) JPWO2011065122A1 (zh)
KR (1) KR20120084254A (zh)
CN (1) CN102388434A (zh)
CA (1) CA2758266A1 (zh)
TW (1) TW201128711A (zh)
WO (1) WO2011065122A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108324379B (zh) * 2012-08-06 2021-03-02 爱尔康公司 用于眼科手术的无菌手术帏帘
JP6643029B2 (ja) * 2015-10-06 2020-02-12 東洋炭素株式会社 単結晶炭化ケイ素基板の加熱処理容器及びエッチング方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
CN1237272A (zh) * 1997-08-27 1999-12-01 松下电器产业株式会社 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
CN101061262A (zh) * 2004-10-04 2007-10-24 格里公司 低1c螺旋位错3英寸碳化硅晶片
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
RU2160329C1 (ru) * 1997-06-27 2000-12-10 Ниппон Пиллар Пэкинг Ко., Лтд МОНОКРИСТАЛЛ SiC И СПОСОБ ЕГО ПОЛУЧЕНИЯ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
CN1237272A (zh) * 1997-08-27 1999-12-01 松下电器产业株式会社 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
CN101061262A (zh) * 2004-10-04 2007-10-24 格里公司 低1c螺旋位错3英寸碳化硅晶片
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法

Also Published As

Publication number Publication date
KR20120084254A (ko) 2012-07-27
WO2011065122A9 (ja) 2011-08-25
US20120003812A1 (en) 2012-01-05
WO2011065122A1 (ja) 2011-06-03
JPWO2011065122A1 (ja) 2013-04-11
TW201128711A (en) 2011-08-16
CA2758266A1 (en) 2011-06-03

Similar Documents

Publication Publication Date Title
KR101758649B1 (ko) 게르마늄층을 이용한 그래핀 제조방법
EP2432022A1 (en) Insulating gate type bipolar transistor
CN106460168B (zh) 基座及其制造方法
CN102388434A (zh) 制造半导体衬底的方法
CN104781938A (zh) 多层基底结构以及制造其的方法和系统
CN102395715A (zh) 制造碳化硅衬底的方法
CN102379026A (zh) 用于制造半导体衬底的方法
WO2021060515A1 (ja) 多結晶ＳｉＣ成形体及びその製造方法
JP2001048667A (ja) セラミックス部品の接合方法
JP7292573B2 (ja) 炭化珪素多結晶基板およびその製造方法
CA2753373A1 (en) Silicon carbide substrate
TW201907035A (zh) 碳化矽晶圓的製造方法、磊晶晶圓的製造方法及磊晶晶圓
KR20220127248A (ko) Iii 족 질화물 기판의 제조 방법 및 iii 족 질화물 기판
KR20080059501A (ko) 정전 척이 부착된 세라믹 히터
CA2767405A1 (en) Method for manufacturing silicon carbide single crystal, and silicon carbide substrate
WO2021060518A1 (ja) 多結晶ＳｉＣ成形体
CN102388433A (zh) 制造半导体衬底的方法
CN102379024A (zh) 制造半导体衬底的方法
Volinsky et al. Residual stress in CVD-grown 3C-SiC films on Si substrates
EP1357098B1 (en) Joining methode for high-purity ceramic parts
WO2014116434A1 (en) Substrate processing chamber components incorporating anisotropic materials
JP2005320208A (ja) 炭素複合部材
WO2019022053A1 (ja) 単結晶の製造方法
CN115467016B (zh) 可释放碳化硅单晶生长应力的生长组件、设备及方法
JP7296914B2 (ja) サテライトおよび炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120321