CN103649385A - SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置 - Google Patents

SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置 Download PDF

Info

Publication number
CN103649385A
CN103649385A CN201280035315.9A CN201280035315A CN103649385A CN 103649385 A CN103649385 A CN 103649385A CN 201280035315 A CN201280035315 A CN 201280035315A CN 103649385 A CN103649385 A CN 103649385A
Authority
CN
China
Prior art keywords
sic epitaxial
epitaxial wafer
wafer
sic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280035315.9A
Other languages
English (en)
Other versions
CN103649385B (zh
Inventor
影岛庆明
武藤大祐
百濑贤治
宫坂佳彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN103649385A publication Critical patent/CN103649385A/zh
Application granted granted Critical
Publication of CN103649385B publication Critical patent/CN103649385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明的SiC外延晶片的制造方法，包括：使用SiC外延晶片的制造装置，一边向腔室内供给原料气体，一边制造在SiC单晶晶片的面上具有SiC外延层的SiC外延晶片的工序；和对于之前制造出的SiC外延晶片的SiC外延层，测定了以腔室内的构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片的工序。

Description

SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置
技术领域
本发明涉及SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置。
本申请基于2011年7月19日在日本提出的专利申请2011-157918号要求优先权，将其内容援引于本申请中。
背景技术
碳化硅（SiC），具有与硅（Si）相比绝缘击穿电场强度大一位数，带隙大3倍，热传导率高3倍左右等的特性。据此，被期待着碳化硅（SiC）向功率器件、高频器件、高温工作器件等的应用。SiC外延晶片，是通过在由采用升华法等制作的SiC的块状单晶加工而成的SiC单晶晶片之上，采用化学气相沉积法（Chemical Vapor Deposition：CVD）使成为SiC半导体器件活性区域的SiC外延层生长来制造的。上述SiC单晶晶片，作为形成SiC外延层的基板被使用。
作为使SiC外延层的品质劣化的原因，已知三角形的缺陷（以下，称为「三角缺陷」）。该三角缺陷，沿着阶流（step flow）生长方向朝向三角形的顶点与其对边（底边）顺序排列的方向形成（非专利文献3）。即，三角缺陷的对边（底边）被配置在与〈11-20〉方向正交的方向上。作为该三角缺陷的发生原因考虑有多个原因，例如，可举出在基板（晶片）表面残留的研磨痕等的损伤（专利文献1），阶流生长中形成于台阶平台（terrace）的二维核（专利文献2），生长初期的过饱和状态时形成于基板和外延层的界面的不同种多型的晶核（非专利文献1），下述的SiC膜的微小碎片。三角缺陷与SiC外延层的生长一起生长下去。即，与阶流生长一起，将上述起点作为三角形的顶点，一边维持大致三角形的相似形一边扩大其面积地生长下去（参照图2的模式图）。因此，通常，起点的尺寸像在SiC外延层的生长初期产生了的三角缺陷那样大，能够由三角缺陷的尺寸推测膜中起点的深度。
为了在SiC外延晶片的量产上提高成品率，该三角缺陷的降低是不可欠缺的，专利文献1和2中对于其降低提出了与原因相应的方案。
除了上述三角缺陷以外，作为使SiC外延层的品质劣化的原因，有在SiC单晶晶片上或SiC外延层上落下了的SiC膜的微小碎片（以下称为「坠落（downfall）」）。该坠落，是与具有晶片载置部的基座的上表面相对被配置在装置上方的顶板（天花板）上堆积了的SiC膜剥落而成的。该坠落也可成为三角缺陷的起点。
在此，SiC外延层的生长时，有必要将作为基板的SiC单晶晶片加热至高温并保持该温度。作为该加热、保持的方法，主要采用利用在基座的下表面一侧和/或顶板的上表面一侧配置了的加热单元进行加热的方法（专利文献3，非专利文献2、3）。加热顶板的情况，一般是通过采用感应线圈进行的高频感应加热进行加热的加热方法，通常采用适合于高频感应加热的碳制的加热单元。
SiC外延层的成膜中，SiC的堆积不只在SiC单晶晶片上，在顶板上也会产生。如果反复成膜则由于在顶板上形成的SiC的堆积量也增多，尤其在量产中坠落的问题也显著化。
为了在SiC外延晶片的量产上提高成品率，坠落的降低也是不可欠缺的。专利文献4中公开了为了该坠落的降低，在SiC单晶晶片之上配置覆盖晶片的遮蔽板，阻止坠落在SiC单晶晶片或SiC外延层落下的结构。
在先技术文献
专利文献
专利文献1：日本专利4581081号公报
专利文献2：日本特开2009-256138号公报
专利文献3：日本特表2004-507897号公报
专利文献4：日本特开2009-164162号公报
专利文献5：日本特开2011-49496号公报
非专利文献
非专利文献1：Journal of Applied Physics105（2009）074513
非专利文献2：Materials Science Forum Vols.483-485（2005）pp141-146
非专利文献3：Materials Science Forum Vols.556-557（2007）pp57-60
发明内容
但是，现状是即使采取专利文献1和2中公开的方法，三角缺陷密度也不能充分地降低。作为其理由之一可举出原因不太清楚的三角缺陷的存在。
另外，根据专利文献4中公开的方法，能够阻止从顶板落下在SiC单晶晶片上或在其上生长的SiC外延层上的坠落，但不能抑制成为坠落的原因的顶板上的SiC的堆积（或SiC膜的生长）本身。因此，顶板的清洁变得必要。该情况下，存在装置的运转效率下降的问题。另外，SiC也在遮蔽板的下表面堆积，因此如果反复成膜，则存在产生来自遮蔽板的坠落的问题。
本发明是鉴于上述状况而完成的，其目的是提供一种以腔室内的构件的材料片为起点的三角缺陷的面密度低的SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置。
本发明者们首先，发现了以腔室内构件的材料片为起点的三角缺陷。即，发现了腔室内的构件的材料片出于某种原因在SiC单晶晶片上或生长途中的SiC外延层上落下，将其作为起点生长三角缺陷的新类型的三角缺陷。以往，作为三角缺陷的起点如上所述，已知在基板（晶片）表面残留的研磨痕和/或在台阶上生成的不同种多型的晶核等，但这次发现的三角缺陷是以腔室内构件的材料片作为起点的缺陷。本发明者们发现此新类型的三角缺陷，为了降低此三角缺陷进行了认真研讨后，最终完成了本发明。
图1A中，表示以腔室内构件的材料片为起点的三角缺陷的典型的光学显微镜图像。光学显微镜使用了オリンパス株式会社制MX51。
采用作为量产型的多个基座（自公转）型外延晶片的制造装置的アイクストロン公司制Hot Wall SiC CVD（VP2400HW），不用遮蔽板，作为顶板使用了石墨制的顶板。在偏离角4°的4H-SiC单晶基板上形成10μm的SiC外延层。对第80个制造批次（即在腔室内进行了相当于SiC外延层800μm的成膜后）的SiC外延晶片，使用光学显微镜进行了观察。
使用光学显微镜观察SiC外延晶片的情况，通常，聚焦于外延层的表面观察存在于表面的缺陷。图1B是如通常一样聚焦于外延层的表面观察了相同的三角缺陷的光学显微镜图像。
相对于此，本发明者们通过将通常集中于表面的焦点偏移，聚焦于SiC单晶基板和外延层的界面上，由此在三角缺陷的顶点前端（与对边远离的方向）发现了看上去黑色的异物（圆标记的中央可见的黑点（「三角缺陷的起点」）。通过对其详细分析，鉴定该异物的由来（腔室内的构件的材料片），查明了以腔室内构件的材料片为起点的前所未知的新类型的三角缺陷。
图2是关于相同的SiC外延晶片得到了的透射型电子显微镜（TEM）图像。透射型电子显微镜采用了（株式会社日立ハイテクノロジーズ制HF-2200）。
在图2的TEM图像的右侧所示的图，是模式地表示了该三角缺陷的起点和从那里生长了的三角缺陷的图。用方形围起来的部分表示TEM图像表示的范围，TEM图像是三角缺陷的起点附近的观察图像。另外，图2的下方所示的图是模式地表示了三角缺陷附近的截面的图。
成为该三角缺陷的起点的异物，存在于从三角形的顶点向水平方向离开7μm左右的位置，从该起点到三角形的对边的水平距离为143μm左右。
图3表示除了进一步在顶板的下表面，使用将石墨基材利用碳化钽（TaC）被覆了的遮蔽板以外在与上述SiC外延晶片的制造相同条件下制造出的、SiC外延晶片的三角缺陷起点（异物即foreign material）附近的透射型电子显微镜（TEM）图像。
以异物为起点的三角缺陷的部分包含3C-SiC单晶，该三角缺陷周边的正常地外延生长了的部分包含4H-SiC单晶。
图4A是表示对于图3所示的作为三角缺陷的起点的异物采用能量色散X射线分析法（EDX：Energy Dispersive X-ray spectroscopy）进行了组成分析的结果的图。
图4A中的1.711keV和8.150keV的峰表示钽（Ta），由含有钽（Ta）的材料构成的构件除遮蔽板以外不存在于腔室内，因此能够断定该峰源自于作为遮蔽板被覆材料的碳化钽（TaC）的钽（Ta）。
再者，图4B是表示EDX的样品支架的EDX分析结果的图。可知图4A中出现的Zn、Cu等的峰来源于EDX支架的材料。
如以上，本发明者们在三角缺陷顶点的前端（与对边远离的方向）发现了以由腔室内构件（图3的情况，为遮蔽板）的材料构成的异物（材料片）为起点的新类型的三角缺陷。
使用光学显微镜和/或利用激光的光学式表面检查装置（例如KLA-Tencor公司制Candela）观察三角缺陷，观察到三角缺陷的起点为明确的起点和不明确的起点。以往，关于起点不明确的三角缺陷的原因多被解释为由于生长条件不合适（例如生长温度过低）因此无法进行正常的阶流生长从而不同种多型的晶核成为起点。对此，发明者们在起点不明确的三角缺陷之中，发现了有起因于腔室内构件的材料片的三角缺陷。在当前，不能断定起点不明确的三角缺陷全部是起因于腔室内构件的材料片。但是，如下所述，本发明中通过降低起因于腔室内构件的材料片的三角缺陷，成功将起点不明确的三角缺陷基本消除。据此，可认为起点不明确的三角缺陷的大半是起因于腔室内的构件的材料片。
起点不明确的三角缺陷是否是以腔室内构件的材料片为起点的三角缺陷，如上所述，例如能够使用光学显微镜采用将焦点从表面沿深度方向偏移的方法进行识别，能够得到以腔室内构件的材料片为起点的三角缺陷的面密度。
另外，越是反复成膜（制造批次数增加）腔室内构件的劣化越推进，该材料片的落下量增加，因此以腔室内构件的材料片为起点的三角缺陷的面密度增大。在此，作为腔室内构件的劣化的具体例，可举出石墨基材利用碳化钽（TaC）膜被覆了的顶板的情况，碳化钽膜和石墨基材的热膨胀率不同，因此由于反复成膜所引起的温度的上下在碳化钽膜上施加应力从而膜剥离。另外，可举出碳化钽膜中产生裂缝从其间石墨基材扬灰、由于腔室内的气体与顶板表面的相互作用使顶板材料升华等。此外，在该顶板上堆积SiC生长了SiC膜的情况下，该SiC膜和碳化钽膜的热膨胀率差成为碳化钽膜劣化的原因。这样，以腔室内构件的材料片为起点的三角缺陷的面密度对于成膜次数（或制造批次数）的依存性高。另外，成膜次数如果超过规定次数（依存于制造条件），则腔室内构件的劣化一下子推进，以腔室内构件的材料片为起点的三角缺陷的面密度剧增。
对此，以基板（晶片）表面的研磨痕等的损伤为起点的三角缺陷和起因于生长条件不合适而形成的以不同种多型的晶核为起点的三角缺陷不依存于成膜次数。即，起因于基板的三角缺陷和起因于生长条件的三角缺陷不依存于成膜次数。
另一方面，以坠落为起点的三角缺陷也依存于成膜次数。坠落，在不使用遮蔽板的情况从顶板落下，在使用遮蔽板的情况从遮蔽板落下。如果反复成膜则在顶板或遮蔽板形成的SiC膜变厚，容易剥离。以后会叙述，但在使用遮蔽板的情况下，优选利用与顶板相比SiC膜的附着性更高的材料形成遮蔽板的下表面。据此，能够与不使用遮蔽板的情况相比降低坠落。
因此，通过反复成膜而增加的三角缺陷中，除了以腔室内构件的材料片为起点的情况以外，也包含以坠落为起点的情况。以腔室内构件的材料片为起点的三角缺陷，具有在光学显微镜图像和/或由利用激光的光学表面检查装置所得到的图像（以下称为「坎德拉像」）中起点不明确的特征，相对于此以坠落为起点的三角缺陷的起点大多明确。据此，各三角缺陷，通常能够由光学显微镜图像或坎德拉像等进行识别。假设，即使起点不明确的三角缺陷之中包含坠落等引起的三角缺陷，也能够认为起点不明确的三角缺陷的面密度是以腔室内构件的材料片为起点的三角缺陷的面密度的上限。据此，通过管理该面密度，能够管理该以腔室内构件的材料片为起点的三角缺陷的面密度的上限。通过管理反复成膜所引起的起点不明确的三角缺陷的面密度的增加，变得能够制造以腔室内构件的材料片为起点的三角缺陷的面密度低的SiC外延晶片。
在想要对以腔室内构件的材料片为起点的三角缺陷的密度更严密地进行计量并管理的情况下，能够通过采用能量色散型X射线分析法等对三角缺陷的前端的异物进行组成分析来进行严密的计量。
在SiC外延晶片的制造装置中，可认为由于反复成膜使腔室内的构件劣化而从表面等剥离由此生成微小的块，通过该微小的块在晶片上或生长途中的SiC外延层上落下，产生成为三角缺陷起点的腔室内的构件的材料片。产生成为三角缺陷起点的材料片的腔室内的构件，主要是配置在晶片上方的构件，除此以外从腔室的壁面和/或腔室内的其他构件落下到晶片上的材料片推测为可以忽视程度的量。
在此，发明者们想到了为了降低以腔室内部件的材料片为起点的三角缺陷，将晶片的上方与晶片相对配置的构件，利用扬灰和/或升华少的材料被覆，定期地（隔各一制造批次、隔多个制造批次等）、或不定期地测定以腔室内构件的材料片为起点的三角缺陷的面密度并管理该值，面密度超过规定值的情况下，将该部件交换后进行下一个SiC外延晶片的制造。据此，发现了能够制造以腔室内构件的材料片为起点的三角缺陷的面密度低的SiC外延晶片。
如以上，发明者们发现以腔室内构件的材料片为起点的新类型的三角缺陷的存在，对该三角缺陷的降低这一课题进行了认真研究后，想到了具有以下手段的本发明。
本发明为解决上述课题，提供以下的手段。
（1）一种SiC外延晶片，是在具有偏离角的SiC单晶基板上具有SiC外延层的SiC外延晶片，在上述SiC外延层存在的、以腔室内的构件的材料片为起点的三角缺陷的面密度为0.5个/cm2以下。
再者，本发明中，SiC单晶基板，意味着SiC单晶晶片。
（2）根据（1）所述的SiC外延晶片，上述成为起点的材料片由碳或碳化硅形成（formed of）。
（3）一种SiC外延晶片的制造方法，包括：
使用SiC外延晶片的制造装置，一边向腔室内供给原料气体，一边制造在SiC单晶晶片的面上具有SiC外延层的SiC外延晶片的工序；和
对于之前制造出的SiC外延晶片的SiC外延层，测定以腔室内的构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片的工序，
上述SiC外延晶片的制造装置，具备：基座，其具有载置晶片的晶片载置部；顶板，其与上述基座的上表面相对配置以在与上述基座之间形成反应空间；和遮蔽板，其以阻止堆积物附着在上述顶板的下表面的程度，与上述顶板的下表面接近配置，
上述遮蔽板由碳化硅形成、或者上述遮蔽板的与上述基座相对的面利用碳化硅膜或热分解碳膜被覆。
（4）根据（3）所述的SiC外延晶片的制造方法，上述测定的结果，在以腔室内的构件的材料片为起点的三角缺陷的面密度超过规定密度的情况下，交换上述遮蔽板后制造下一个SiC外延晶片。
（5）一种SiC外延晶片的制造方法，包括：
使用SiC外延晶片的制造装置，一边向腔室内供给原料气体，一边制造在SiC单晶晶片的面上具有SiC外延层的SiC外延晶片的工序；和
对于之前制造出的SiC外延晶片的SiC外延层，测定以腔室内的构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片的工序，
上述SiC外延晶片的制造装置，具备：基座，其具有载置晶片的晶片载置部；和顶板，其与上述基座的上表面相对配置以在与上述基座之间形成反应空间，
上述顶板由碳化硅形成、或者上述顶板的与上述基座相对的面利用碳化硅膜或热分解碳膜被覆。
（6）根据（5）所述的SiC外延晶片的制造方法，上述测定的结果，在以腔室内的构件的材料片为起点的三角缺陷的面密度超过规定密度的情况下，交换上述顶板后制造下一个SiC外延晶片。
（7）一种SiC外延晶片，是采用（3）～（6）的任一项所述的SiC外延晶片的制造方法制造的。
（8）一种外延晶片的制造装置，具备：
基座，其具有载置晶片的晶片载置部；顶板，其与上述基座的上表面相对配置以在与上述基座之间形成反应空间；和遮蔽板，其以防止堆积物附着在上述顶板的下表面的程度，与上述顶板的下表面接近配置，
上述遮蔽板由碳化硅形成、或者上述遮蔽板的与上述基座相对的面利用碳化硅膜或热分解碳膜被覆，
上述制造装置一边向腔室内供给原料气体，一边在晶片的面上形成外延层。
（9）一种外延晶片的制造装置，具备：
基座，其具有载置上述晶片的晶片载置部；和顶板，其与上述基座的上表面相对配置以在与上述基座之间形成反应空间，
上述顶板由碳化硅形成、或者上述顶板的与上述基座相对的面利用碳化硅膜或热分解碳膜被覆，
上述制造装置一边向腔室内供给原料气体，一边在晶片的面上形成外延层。
（10）根据（8）或（9）的任一项所述的外延晶片的制造装置，上述碳化硅膜或热分解碳膜的膜厚为20～100μm。
（11）根据（8）～（10）的任一项所述的外延晶片的制造装置，具有在上述基座的下表面一侧和/或上述顶板的上表面一侧配置的加热单元。
根据本发明的SiC外延晶片，至今原因不明而无法降低的、以腔室内构件的材料片为起点的三角缺陷的面密度低至0.5个/cm2以下，因此由一片SiC外延晶片得到比以往更多的装置（device）变得可能。
根据本发明的SiC外延晶片的制造方法，采用了包括下述工序的结构：使用具备有遮蔽板的SiC外延晶片的制造装置，对于之前制造出的SiC外延晶片的SiC外延层测定以腔室内构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片，因此变得能够制造SiC外延层中以腔室内构件的材料片为起点的三角缺陷少的SiC外延晶片。另外，采用了遮蔽板由碳化硅形成、或者遮蔽板的与基座相对的面利用碳化硅膜或热分解碳膜被覆的结构，因此遮蔽板的劣化难以推进，从遮蔽板落下至晶片上的材料片降低的同时，能够更长久地使用遮蔽板。在使用了用碳化硅膜被覆或由碳化硅形成的遮蔽板的情况下，在遮蔽板上堆积的SiC膜与该被覆膜或该材料为相同材料，因此热膨胀率无差异所以劣化难以推进。另外，在使用了用热分解碳膜被覆的遮蔽板的情况下，使用由碳材料基材形成的遮蔽板。碳材料基材与热分解碳膜的热膨胀率差异小，因此遮蔽板的劣化难以推进。
根据本发明的SiC外延晶片的制造方法，上述测定的结果，在以腔室内的构件的材料片为起点的三角缺陷的面密度超过规定密度的情况下，通过采用交换遮蔽板后制造下一个SiC外延晶片的结构，能够制造以腔室内构件的材料片为起点的三角缺陷在规定面密度以下的SiC外延晶片。
根据本发明的SiC外延晶片的制造方法，采用了包括下述工序的结构：对于之前制造出的SiC外延晶片的SiC外延层测定以腔室内构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片，因此能够制造SiC外延层中以腔室内构件的材料片为起点的三角缺陷少的SiC外延晶片。另外，采用了顶板由碳化硅形成、或者顶板的与基座相对的面利用碳化硅膜或热分解碳膜被覆的结构，因此顶板的劣化难以推进，在从顶板落下至晶片上的材料片降低的同时，能够更长久地使用顶板。在使用了用碳化硅膜被覆或由碳化硅形成的顶板的情况下，在顶板上堆积的SiC膜与顶板的被覆膜或其材料为相同材料，因此热膨胀率无差异所以劣化难以推进。另外，使用了用热分解碳膜被覆的顶板的情况下，使用碳材料基材的顶板。碳材料基材与热分解碳膜的热膨胀率差异小，因此顶板的劣化难以推进。
根据本发明的SiC外延晶片的制造方法，上述测定的结果，通过在以腔室内构件的材料片为起点的三角缺陷的面密度超过规定密度的情况下，采用交换顶板后制造下一个SiC外延晶片的结构，能够制造以腔室内构件的材料片为起点的三角缺陷在规定面密度以下的SiC外延晶片。
根据本发明的SiC外延晶片的制造装置，具备与顶板的下表面接近配置的遮蔽板，以阻止堆积物附着在顶板的下表面，并且接受来自顶板的下表面的扬尘物，遮蔽板由碳化硅形成、或者遮蔽板的与基座相对的面利用碳化硅膜或热分解碳膜被覆，由于采用了上述的结构，从遮蔽板落下至晶片上的材料片降低。据此，能够制造以腔室内构件的材料片为起点的三角缺陷的面密度低的SiC外延晶片。
根据本发明的SiC外延晶片的制造装置，采用了顶板由碳化硅形成、或者顶板的与基座相对的面利用碳化硅膜或热分解碳膜被覆的结构，因此从顶板落下至晶片上的材料片降低。据此，能够制造以腔室内构件的材料片为起点的三角缺陷的面密度低的SiC外延晶片。
附图说明
图1A是典型的以腔室内构件的材料片为起点的三角缺陷的光学显微镜图像，是聚焦于异物的图。
图1B是典型的以腔室内构件的材料片为起点的三角缺陷的光学显微镜图像，是聚焦于外延层的表面的图。
图2是与图1A和图1B相同的SiC外延晶片的透射型电子显微镜（TEM）图像。
图3是使用包含用碳化钽膜被覆了的石墨的遮蔽板制造出的SiC外延晶片的透射型电子显微镜（TEM）图像。
图4A是与图3相同的SiC外延晶片的能量色散X射线分析法所得到的测定结果，是测定了异物的结果。
图4B是与图3相同的SiC外延晶片的能量色散X射线分析法所得到的测定结果，是测定了样品支架的结果。
图5是表示在本发明的实施方式中所使用的外延晶片的制造装置的截面模式图。
图6是表示沿着图5的A-A’线的外延晶片的制造装置的下部侧的立体图。
图7是图5中表示的遮蔽板的周边的放大模式图。
图8A是实施例的坎德拉像。
图8B是实施例的坎德拉像。
图8C是实施例的坎德拉像。
图9A是比较例1的坎德拉像。
图9B是比较例2的坎德拉像。
具体实施方式
以下，对于适用了本发明的SiC外延晶片、SiC外延晶片的制造方法及外延晶片的制造装置，参照附图详细地说明。
再者，以下的说明中使用的附图，有时为了容易理解其特征方便起见将成为特征的部分放大表示，各构成要素的尺寸比率等会与实际不同。另外，在以下的说明中例示的材料、尺寸等为一例，本发明并不限定于此，在不变更其要旨的范围可以适当地变更来实施。
〔SiC外延晶片〕
适用了本发明的SiC外延晶片，是在具有偏离角（偏斜角度、倾斜角度；off angle）的SiC单晶基板上具有SiC外延层的SiC外延晶片，其特征在于，在SiC外延层存在的、以腔室内的构件的材料片为起点的三角缺陷的面密度为0.5个/cm2以下。
以腔室内构件的材料片为起点的三角缺陷，不是起因于基板的三角缺陷，因此SiC单晶基板没有特别限定。
作为SiC单晶基板能够使用任一多型的基板，可以使用为制作实用的SiC装置而主要被使用的4H-SiC。作为SiC装置的基板使用由通过升华法等制作出的块状单晶加工而成的SiC单晶基板，通常，采用化学气相沉积法（CVD）在其上形成成为SiC装置的活性区域的SiC外延层。
另外，虽然作为SiC单晶基板的偏离角可以是任意偏离角，没有限定，但从削减成本的观点来看优选小的偏离角例如0.4°～5°。0.4°是能够进行阶流生长的偏离角的下限。
在SiC单晶基板到达2英寸左右的尺寸的情况下，作为SiC单晶基板的偏离角主要使用8°。该偏离角中晶片表面的台阶平台宽度小，可容易地获得阶流生长，但偏离角越大，从SiC晶锭得到的晶片枚数越少，因此在3英寸以上的SiC基板中，主要使用4°左右的偏离角。
变为越低的偏离角，SiC单晶基板的表面的台阶平台宽度越变大，因此进入台阶端的迁移原子的进入速度、即台阶端的生长速度容易产生偏差（不一致）。其结果，快的生长速度的台阶追赶慢的生长速度的台阶从而合体，容易产生台阶束。另外，例如0.4°的偏离角的基板与4°的偏离角的基板相比台阶平台宽度变为10倍，使阶流生长的长度增长一位数。据此，在需要调整4°的偏离角的基板中所使用的台阶生长的条件方面有必要留意。
可以使用SiC外延层的生长面被加工为凸状的SiC单晶基板。
SiC外延晶片的制造（SiC外延层的形成（生长））时，SiC单晶基板的背面由被加热的基座直接加热，但表面（SiC外延层的形成面）处于暴露在真空空间的状态，没有直接加热。并且，作为载气的氢在表面上流动，因此热量被带走。由于这些状况，外延生长时的表面相对于背面成为较低的温度。起因于该温度差，表面的热膨胀的大小比背面小，外延生长时SiC单晶基板变形为表面凹陷。因此，通过使用SiC外延层的生长面被加工为凸状的SiC单晶基板，能够以消除了外延生长时的基板的凹陷（翘曲）的状态进行外延生长。
SiC外延层的厚度没有特别限定，例如，以典型的生长速度4μm/小时进行2.5小时成膜则变为10μm厚。
[SiC外延晶片的制造装置（第1实施方式）]
图5是表示适用了本发明的外延晶片的制造装置的一部分的截面模式图，图6是表示沿着图5的A-A’线的外延晶片的制造装置的下部侧的立体图，图7是图5中表示的遮蔽板的周边的放大模式图。
本实施方式的外延晶片的制造装置100，例如为图5所示那样的CVD装置100。具体地，为下述外延晶片的制造装置100，具备：基座2，其具有载置晶片的多个载置部2b，这多个载置部2b在圆周方向上排列配置；顶板（天花板）3，其与基座2的上表面相对配置以在与基座2之间形成反应空间4；和遮蔽板10，其以阻止来自气相中的堆积物附着于顶板3的下表面的程度，与顶板的下表面接近配置，遮蔽板10由碳化硅形成、或者遮蔽板10的与基座2相对的面利用碳化硅膜或热分解碳膜被覆，制造装置100一边向腔室1内供给原料气体，一边在晶片的面上形成外延层。
再者，原料气体中，例如可以使用含有Si源为硅烷（SiH4）、C源为丙烷（C3H8）的气体。并且作为载气可以使用含有氢（H2）的气体。
本实施方式的外延晶片的制造装置100，还具备：加热单元6、7，其配置在基座2的下表面一侧和顶板的上表面一侧，对载置部2b所载置的晶片进行加热；和气体导入管5，其具有从顶板3的上表面中央部向反应空间4内导入原料气体的气体导入口，将该气体导入口放出的原料气体从反应空间4的内侧向外侧供给。
加热单元6、7为感应线圈，能够通过感应线圈所产生的高频感应加热对顶板3进行加热，通过来自被加热了的顶板3的辐射热对遮蔽板10进行加热，通过来自遮蔽板10的辐射热对晶片进行加热。
本实施方式中，晶片为采用配置于基座2的下表面一侧和顶板的上表面一侧的加热单元进行加热的结构，但也可以为只在基座2的下表面一侧具有加热单元的结构。
另外，作为SiC单晶基板的加热单元，不限于上述的高频感应加热所得到的加热单元，可以使用电阻加热的加热单元等。
顶板3，在其下表面中央部具有以位于遮蔽板10的开口部10b的内侧的方式而突出设置的突起部12。通过该突起部12，顶板3被固定于气体导入管5的支持构件13所支持。通过该突起部12，气体从遮蔽板10的内周部一侧向遮蔽板10与顶板3之间流动变得困难。
作为顶板3，可以使用由石墨等的碳材料或碳化硅形成的顶板、在碳材料的基材上被覆SiC、热解碳、TaC等的膜的顶板。顶板3，优选由难以产生与高温下的扬灰和/或腔室内的气体间的相互作用所导致的升华的材料形成。
遮蔽板10，为可拆卸自由地安装在腔室内的结构，本实施方式中其外周部10a被设置在腔室内壁面的支持部11所载置。
通过仅支持遮蔽板10的外周部，与通过加热单元被加热变为高温的遮蔽板10相比，原料气体在未分解的状态下导入因此能够避免低温的气体导入管5与该遮蔽板10的内周部（形成有开口部的中央部）的接触，并且将遮蔽板10可拆卸自由地安装在腔室内。
遮蔽板10优选分割为多个。本实施方式中的遮蔽板10，如图6所示，包含利用中央线一分为二的一对构件10A和10B。该情况下，能够将一对构件10A和10B逐个载置于支持部11。另外，交换时可以从支持部11逐个卸下。据此，作业性高，载置和交换、维护时破损的风险降低。
另外，如果遮蔽板10被分割为多个，则热应力缓和，可抑制翘曲和变形的发生。
遮蔽板10，通常能够阻止扬尘物（石墨）从石墨制的顶板3的下表面落下至晶片上，降低以顶板的材料片为起点的三角缺陷的面密度。但是，如果遮蔽板10的材料片落下至晶片上，则形成以遮蔽板10的材料片为起点的三角缺陷。为了抑制该情况，遮蔽板10需要由与顶板3的材料相比难以产生与高温下的扬尘和/或腔室内的气体间的相互作用所导致的升华的材料构成。因此，作为遮蔽板10使用由碳化硅形成的遮蔽板、或者在石墨的基材上被覆了碳化硅膜或热解碳膜的遮蔽板。
碳化硅膜或热解碳膜的膜厚，从抑制劣化的观点来看优选为20μm以上。另外，从基于与石墨基材的热膨胀率差的应力降低的观点来看优选为100μm以下。
另外，为了降低从气相中堆积SiC膜使其剥离，在SiC单晶晶片上或SiC外延层上落下的坠落的量，优选至少遮蔽板10的下表面使用SiC膜的附着性高的材料形成。作为那样的材料例如，可举出碳化硅。另外，遮蔽板10的下表面也可以用碳化硅膜被覆。
另外，本实施方式中，遮蔽板10有必要受到来自顶板3的辐射热而被加热，放出辐射热而加热晶片，因此遮蔽板10的材料优选为高热传导性。
遮蔽板10由碳化硅形成的情况，可以采用化学气相沉积（CVD）法或烧结等进行制作，采用CVD法制作时能够制作材料纯度高的遮蔽板。碳化硅堆积的遮蔽板10的表面，为了提高碳化硅的附着性，优选通过研磨等进行粗糙化。
从防止遮蔽板10开裂的观点来看，厚度优选为2～6mm。因为遮蔽板10容易开裂，如果比2mm更薄则过于弯曲而开裂，即使比6mm更厚也会开裂。
顶板由碳化硅形成的情况下，通过使遮蔽板10的厚度比顶板更薄，即使是相同材质也能够承受热变形，从而难以开裂。
多个载置部2b，在圆盘状的基座2上以围绕其中央部的方式在圆周方向上排列配置。公转用旋转轴2a被安装在基座2的下表面中央部。公转用旋转轴2a配置于气体导入管5的正下方。自转用旋转轴（没有图示）被安装在各载置部2b上。
根据该结构，将气体导入管5作为中心轴通过基座2使SiC单结晶片公转，同时将SiC单晶晶片的中心作为轴使SiC单晶晶片本身与载置部2b一起自转。
在该SiC外延晶片的制造装置中，从配置于中心部的气体导入管5导入冷的气体、在基座2的中心部难以施加感应加热，因此一般地，随着接近中心部基座2的温度变低。受此影响，进行自转的载置部2b的外周部、即设置于载置部2b上的SiC单晶晶片的外周部的温度降低。因此，在一般的基座型外延生长装置中，被设置的SiC单晶晶片，具有晶片中央部温度最高，随着去向晶片外周部温度降低的温度梯度。该SiC单晶晶片的温度梯度，会在外延生长过程中使SiC单晶晶片的中央部产生压缩性的应力。
另外，在气体导入管5的前端部（下端部），设有向扩径方向突出的凸缘部5a。该凸缘部5a，用于将从气体导入管5的下端部垂直向下放出的原料气体G，在与其相对的基座2之间沿水平方向放射状地流动。
并且，该CVD装置100中，通过将从气体导入管5放出的原料气体G从反应空间4的内侧向外侧放射状地流动，可以相对于SiC单晶基板的面内平行地供给原料气体G。另外，在腔室内不需要的气体，可以从设置在腔室的壁上的排气口（没有图示）向腔室之外排出。
在此，顶板3，尽管通过上述感应线圈7在高温下被加热，但其内周部（形成有开口部10b的中央部），与由于导入原料气体G而成为低温的气体导入管5没有接触。另外，顶板3，通过在安装于气体导入管5的外周部的支持构件13上，载置其内周部，被垂直向上地支持。并且，该顶板3，能够在上下方向上移动。
该SiC单晶晶片的温度梯度，根据导入的气体的流量、感应加热线圈的位置变更等而变化。本实施方式中，期望调整导入的气体流量、感应加热线圈的位置，以具有在晶片中央部温度最低、随着去向晶片外周部温度增高的温度梯度。
遮蔽板10的上表面与顶板3的下表面的间隔d1，优选设定为0.5～1mm的范围。这是为了阻止由于遮蔽板10使SiC的堆积物在顶板3的下表面堆积。
另外，遮蔽板10从腔室1的内壁1a离间配置，遮蔽板10的外周侧面10c与腔室1的内壁1a的水平方向的离间距离d2优选为1.0～3.0mm。这是为了防止由于加热时的热膨胀使遮蔽板10接触到壁面1a。
例如，遮蔽板由碳化硅形成的情况下，优选为1.0～2.0mm。
另外，从遮蔽板10的开口部10b的内壁10d到突起部12的外壁的距离d3，优选设定为0.5～1mm的范围。这是为了防止由于加热时的热膨胀使遮蔽板10接触到突起部12，同时使气体难以从遮蔽板10的内周部侧向遮蔽板10与顶板3之间流入。
另外，顶板3的内周面与气体导入管5的外周面的间隔d4，优选设定为0.5mm以下的范围。这是为了使由于导入原料气体G而成为低温的气体导入管5，尽量不受到来自通过上述感应线圈7被加热而成为高温的顶板3的辐射热的影响。
本实施方式中，如图7所示，顶板3，从其下表面3c的内周部3d，在遮蔽板10的开口部10b的内壁10d与气体导入管5的外壁5b之间具备突起部12。突起部12可以与顶板3一体形成，也可以是与顶板3独立的构件。突起部12优选沿着遮蔽板10的开口部10b的内壁10d配置。再者，图5和图7只图示其一部分的截面。
突起部12能够防止气相中的膜材料的气体从遮蔽板10的开口部10b的内壁10d与气体导入管5的外壁5b之间的间隙进入并堆积在顶板3上。
再者，本实施方式具备突起部12，但为不具备的结构也无妨。
本实施方式的外延晶片的制造装置100具备遮蔽板10，因此即使顶板3的材料片落下也能够利用遮蔽板10接受而阻止落下至晶片上或外延层上。据此，能够降低外延层上的以顶板3的材料片为起点的三角缺陷的面密度。另外，遮蔽板10的下表面利用碳化硅膜或热分解碳膜被覆着、或者遮蔽板10由碳化硅形成，因此该材料片从遮蔽板10落下的量比顶板少。
因此，使用外延晶片的制造装置，则能够制造以腔室内构件的材料片为起点的三角缺陷的面密度比使用以往的外延晶片的制造装置的情况低的SiC外延晶片。
[SiC外延晶片的制造装置（第2实施方式）]
本实施方式的外延晶片的制造装置，其特征在于，具备：具有载置晶片的晶片载置部的基座；和与基座的上表面相对配置以在与基座之间形成反应空间的顶板（天花板），顶板由碳化硅形成、或者顶板的与基座相对的面利用碳化硅膜或热分解碳膜被覆，一边向腔室内供给原料气体，一边在晶片的面上形成外延层。与第1实施方式涉及的外延晶片的制造装置不同的点在于没有遮蔽板。
根据该外延晶片的制造装置，从顶板落下至晶片上的材料片降低，因此能够制造以腔室内构件的材料片为起点的三角缺陷的面密度低的SiC外延晶片。
本发明的外延晶片的制造装置，作为在晶片的上方配置的构件（具有遮蔽板的情况为遮蔽板，不具有的情况为顶板），与基座相对的面利用碳化硅膜或热分解碳膜被覆、或者由碳化硅形成，能够谋求以腔室内构件的材料片为起点的三角缺陷的降低，关于腔室内的其他构件也优选由该材料构成。
[SiC外延晶片的制造方法（第1实施方式）]
本实施方式的外延晶片制造方法，其特征在于，包括：使用第1实施方式的外延晶片的制造装置制造SiC外延晶片的工序；和对于之前制造出的SiC外延晶片的SiC外延层测定以腔室内构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片的工序。
通过具有测定三角缺陷的面密度的工序，变得能够管理SiC外延层中的以腔室内构件的材料片为起点的三角缺陷的面密度。
〈研磨工序〉
研磨工序中，在切片（slice）工序中将残留于晶片表面的4H-SiC单晶基板，研磨至其表面的晶格无序层变为3nm以下。
「晶格无序层」，是指在TEM的晶格图像（能够确认晶格的图像）中，与SiC单晶基板的原子层（晶格）对应的条纹状结构或其条纹的一部分变得不明了的层（参照专利文献5）。
研磨工序，包括通常被称为磨光的粗研磨、被称为抛光的精密研磨、以及作为超精密研磨的化学机械研磨（以下称为CMP）等多个研磨工序。优选通过在CMP前的机械研磨中将加工压力设为350g/cm2以下，使用直径为5μm以下的磨粒（sharpening particle）进行研磨，由此将损伤层（不只是TEM中作为「晶格无序层」可以检测出的损伤，还有采用TEM不能检测出的晶格畸变等直到更深地存在的部分）抑制为50nm。并且，在CMP中，使用含有平均粒径为10nm～150nm的研磨材料粒子和无机酸的研磨浆。优选该研磨浆在20℃的pH值低于2，进一步优选研磨材料粒子为二氧化硅，含有1质量%～30质量%，更优选无机酸为盐酸、硝酸、磷酸、硫酸之中的至少1种。
〈清洁化（气体蚀刻）工序〉
在清洁化工序中，在氢气氛下，将上述研磨和凸状加工后的基板加热至1400～1800℃对其表面进行清洁化（气体蚀刻）。
气体蚀刻，是将SiC单晶基板保持在1400～1800℃，将氢气的流量设为40～120slm，将压力设为100～250mbar，进行5～30分钟。
将研磨后的SiC单晶基板洗净后，将基板安置在外延生长装置、例如量产型的多枚行星型CVD装置内。向装置内导入氢气后，将压力调整为100～250mbar。其后，提高装置的温度，将基板温度设为1400～1600℃，优选为1480℃～1600℃，通过氢气进行1～30分钟的基板表面的气体蚀刻。在该条件下进行采用氢气的气体蚀刻的情况下，蚀刻量为0.05～0.4μm左右。
也可以向氢气中添加SiH4气体和/或C3H8气体。有时在起因于螺旋位错的浅坑（shallow pit），短的台阶束（step bunching）伴随产生。通过向氢气中添加低于0.009摩尔%浓度的SiH4气体进行气体蚀刻，反应器内的环境成为Si富集，可以将浅坑的深度变浅，能够抑制伴随浅坑的短的台阶束的产生。
在向氢气中添加SiH4气体和/或C3H8气体的情况，优选在成膜（外延生长）工序前，进行暂时排气形成氢气氛。
〈成膜（外延生长）工序〉
在成膜（外延生长）工序中，向上述清洁化后的基板的表面，以规定的浓度比供给碳化硅的外延生长所需要量的含碳气体和含硅气体，使SiC膜外延生长。
再者，外延层的生长温度比清洁化（气体蚀刻）的温度高的情况下，从清洁化工序升温后，进行成膜工序。另外，作为规定浓度比的含碳气体与含硅气体的组合，例如，可举出浓度比C/Si为0.7～1.2的C3H8气体与SiH4气体的组合。
该含碳气体和含硅气体优选同时地供给。因为台阶束会明显降低。
在此，所谓「同时地供给」，意指不需要完全达到同一时刻，各气体的供给时机在数秒以内。
SiH4气体和C3H8气体的各流量、压力、基板温度、生长温度分别为15～150sccm、3.5～60sccm、80～250mbar、高于1600℃且为1800℃以下。SiC膜的生长速度为每小时1～20μm的范围内。偏离角、膜厚和载子浓度的均匀性，一边控制生长速度一边决定。通过与成膜开始同时地导入氮气作为掺杂气体，能够控制外延层中的载子浓度。作为抑制生长中的台阶束的方法，已知通过降低供给的原料气体的浓度比C/Si来增加生长表面上的Si原子的迁移。但是，本发明中浓度比C/Si为0.7～1.2。另外，生长的外延层通常对于膜厚为5～20μm左右，对于载子浓度为（2～15）×1015cm-3左右。
生长温度为1400～1800℃，为了降低积层缺陷生长温度的下限值优选为1600℃。另外，生长温度越高，优选越提高生长速度。另外，如果是相同的生长温度，则SiC单晶基板的偏离角越大，优选越提高生长速度。
例如，
（1）使用偏离角为0.4°～2°的4H-SiC单晶基板的情况，优选将生长温度和生长速度如以下那样进行调整。
将使碳化硅膜外延生长的生长温度设为1600～1640℃时，将生长速度设为1～3μm/小时。
将生长温度设为1640～1700℃时，将生长速度设为3～4μm/小时。
将生长温度设为1700～1800℃时，将生长速度设为4～10μm/小时。
（2）使用偏离角为2°～5°的4H-SiC单晶基板的情况，优选将生长温度和生长速度如以下那样进行调整。
将使碳化硅膜外延生长的生长温度设为1600～1640℃时，将生长速度设为2～4μm/小时。
将生长温度设为1640～1700℃时，将生长速度设为4～10μm/小时。
将生长温度设为1700～1800℃时，将生长速度设为10～20μm/小时。
〈降温工序〉
降温工序中，优选同时地停止含碳气体和含硅气体（例如SiH4气体和C3H8气体）的供给。因为这对抑制形态学的恶化有效。停止后，保持基板温度直到排出含碳气体和含硅气体，其后进行降温。
〈三角缺陷的面密度的测定和构件交换工序〉
定期地（隔各一制造批次、隔多个制造批次等）、或不定期地对于SiC外延晶片的SiC外延层测定以腔室内构件的材料片为起点的三角缺陷的面密度。测定后，制造下一个SiC外延晶片。
以腔室内构件的材料片为起点的三角缺陷的面密度，例如可以通过使用光学显微镜将焦点的位置从SiC外延晶片的外延层的表面向外延层与SiC单晶基板的界面（膜的深度方向）偏移，来发现以腔室内构件的材料片为起点的三角缺陷，通过对其进行计测来得到。另外，本实施方式中，随着反复成膜而增加的三角缺陷的种类（类型），可以认为只有以腔室内构件的材料片为起点的三角缺陷、和以坠落为起点的三角缺陷。通常，相对于以坠落为起点的三角缺陷的起点明确，以腔室内构件的材料片为起点的三角缺陷的起点不明确。通过基于该特征对以坠落为起点的三角缺陷进行识别并管理其面密度的增加，可以制造以腔室内构件的材料片为起点的三角缺陷的面密度低的SiC外延晶片。在想要对以腔室内构件的材料片为起点的三角缺陷的密度更严密地进行计测并管理的情况下，使用能量色散型X射线分析法等对存在于三角缺陷前端的异物进行组成分析。
上述测定的结果，在以腔室内构件的材料片为起点的三角缺陷的面密度超过规定密度的情况下，优选交换遮蔽板10后制造下一个SiC外延晶片。例如，之前制造出的SiC外延晶片中的三角缺陷的面密度成为0.25个/cm2左右的情况下，通过交换遮蔽板10制造后下一个SiC外延晶片，可以切实地制造三角缺陷的面密度为0.5个/cm2以下的SiC外延晶片。
[SiC外延晶片的制造方法（第2实施方式）]
本实施方式的外延晶片制造方法，其特征在于，包括：使用第2实施方式的外延晶片的制造装置制造SiC外延晶片的工序；和对于之前制造出的SiC外延晶片的SiC外延层测定以腔室内构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片的工序。
通过具有测定三角缺陷的面密度的工序，可以管理SiC外延层中的以腔室内构件的材料片为起点的三角缺陷的面密度。
本实施方式的SiC外延晶片的制造方法中，与第1实施方式同样地，可以进行各SiC外延晶片的制造。
另外，三角缺陷的面密度的测定工序也可以与第1实施方式同样地进行。
上述测定的结果，在以腔室内构件的材料片为起点的三角缺陷的面密度超过规定密度的情况下，优选交换顶板3后制造下一个SiC外延晶片。例如，之前制造出的SiC外延晶片中的三角缺陷的面密度成为0.25个/cm2左右的情况下，通过交换顶板3后制造下一个SiC外延晶片，可以切实地制造三角缺陷的面密度为0.5个/cm2以下的SiC外延晶片。
实施例
以下，对本发明的效果，采用实施例具体地说明。再者，本发明并不限定于这些实施例。
（实施例）
本实施例中，实施了第1实施方式涉及的SiC外延晶片的制造装置和SiC外延晶片的制造方法。
图5所示的SiC外延晶片的制造装置中，使用了石墨制的顶板、和图6所示的作为一分为二的、在石墨基材上被覆有碳化硅膜的遮蔽板（直径：371mm，厚度：4mm）。遮蔽板与顶板离间（离开）0.5mm的距离（d1）而配置。
作为4H-SiC单晶晶片，使用了将c面（（0001）面）向〈11-20〉方向倾斜了4°的Si面作为主面，直径为3英寸（76.2mm），厚度为350μm的SiC单晶晶片。
接着，对SiC单晶晶片，作为预处理进行了有机溶剂洗涤、酸碱洗涤和充分的水洗。
将SiC单晶晶片配置于晶片载置部，进行了真空排气后导入氢气调整为200mbar的减压气氛。其后，升温至1570℃，以5μm/小时的生长速度进行1小时生长，将厚度5μm的SiC外延层成膜制作了SiC外延晶片。
作为载气使用了氢，作为原料气体使用了SiH4与C3H8的混合气体，作为掺杂剂供给了N2。
在以上的条件下不进行腔室内构件的交换而反复进行了SiC外延晶片的制造。图8A和图8B，分别为第2次制造批次的坎德拉像、第80次制造批次的坎德拉像。可见为黑色斑点状的地方为三角缺陷。
由坎德拉像计算全部种类三角缺陷的数量，得到了全部种类三角缺陷的面密度。另外，通过使用光学显微镜偏移焦点进行观察的方法，计算以腔室内构件的材料片为起点的三角缺陷的数量，得到了该三角缺陷的面密度。
第2次制造批次的SiC外延晶片的三角缺陷的面密度为0.5个/cm2，其中，以腔室内构件的材料片为起点的三角缺陷的面密度为0个/cm2。
另外，第80次制造批次的SiC外延晶片的三角缺陷的面密度为2个/cm2，其中，以腔室内构件的材料片为起点的三角缺陷的面密度为0.5个/cm2。
再者，第20次制造批次的SiC外延晶片的三角缺陷的面密度为1个/cm2，其中，以腔室内构件的材料片为起点的三角缺陷的面密度为0个/cm2。
图8C是第80次SiC外延晶片的制造后，将遮蔽板交换成了新的后，刚制造出的制造批次的坎德拉像。三角缺陷的面密度为0.5个/cm2，其中，以腔室内构件的材料片为起点的三角缺陷的面密度为0个/cm2。
根据该结果，可以确认出通过将遮蔽板交换为新的，能够降低以腔室内构件的材料片为起点的三角缺陷的面密度。
（比较例1）
比较例1，在实施例中使用了的SiC外延晶片的制造装置中，使用了在石墨基材上被覆有碳化钽膜的遮蔽板这点不同，其他制造条件是同样的。
在该条件下不进行腔室内构件的交换而反复进行了SiC外延晶片的制造。图9A是第20次制造批次的坎德拉像。
该SiC外延晶片的全部种类三角缺陷的面密度为2个/cm2，其中，以腔室内构件的材料片为起点的三角缺陷的面密度为1个/cm2。
SiC外延晶片的制造的反复次数即使与实施例的情况为相同次数，全部种类三角缺陷的面密度和以腔室内构件的材料片为起点的三角缺陷的面密度也都比实施例高。
根据该结果，可知作为遮蔽板，相比于在石墨基材上被覆碳化钽膜的遮蔽板，使用在石墨基材上被覆碳化硅膜的遮蔽板，能够降低全部种类三角缺陷的面密度和以腔室内构件的材料片为起点的三角缺陷的面密度。
（比较例2）
比较例2，在实施例中使用了的SiC外延层的制造装置中不使用遮蔽板这点不同，其他制造条件是同样的。
在该条件下不进行腔室内构件的交换而反复进行了SiC外延晶片的制造。图9B是第20次制造批次的坎德拉像。
该SiC外延晶片的全部种类三角缺陷的面密度为100个/cm2，其中，以腔室内构件的材料片为起点的三角缺陷的面密度为90个/cm2。
SiC外延晶片的制造的反复次数即使与实施例的情况为相同次数，全部种类三角缺陷的面密度和以腔室内构件的材料片为起点的三角缺陷的面密度也都比实施例明显地高。
根据该结果，可知通过使用遮蔽板，能够大幅地降低全部种类的三角缺陷的面密度和以腔室内构件的材料片为起点的三角缺陷的面密度。
本发明的SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置，可以利用于以腔室内构件的材料片为起点的三角缺陷的面密度低的SiC外延晶片的制造。
附图标记说明
1  腔室（chamber）
1a 内壁
2  基座（susceptor）
2b 载置部
3  顶板（天花板）
4   反应空间
6、7 感应线圈（加热单元）
10  遮蔽板
10a 外周部
10A、10B 遮蔽板
11   支持部
100 CVD装置（外延晶片的制造装置）

Claims (11)

1.一种SiC外延晶片，是在具有偏离角的SiC单晶基板上具有SiC外延层的SiC外延晶片，在所述SiC外延层存在的、以腔室内的构件的材料片为起点的三角缺陷的面密度为0.5个/cm2以下。
2.根据权利要求1所述的SiC外延晶片，所述成为起点的材料片由碳或碳化硅形成。
3.一种SiC外延晶片的制造方法，包括：
使用SiC外延晶片的制造装置，一边向腔室内供给原料气体，一边制造在SiC单晶晶片的面上具有SiC外延层的SiC外延晶片的工序；和
对于之前制造出的SiC外延晶片的SiC外延层，测定以腔室内的构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片的工序，
所述SiC外延晶片的制造装置，具备：基座，其具有载置晶片的晶片载置部；顶板，其与所述基座的上表面相对配置以在与所述基座之间形成反应空间；和遮蔽板，其以阻止堆积物附着在所述顶板的下表面的程度，与所述顶板的下表面接近配置，
所述遮蔽板由碳化硅形成、或者所述遮蔽板的与所述基座相对的面利用碳化硅膜或热分解碳膜被覆。
4.根据权利要求3所述的SiC外延晶片的制造方法，所述测定的结果，在以腔室内的构件的材料片为起点的三角缺陷的面密度超过规定密度的情况下，交换所述遮蔽板后制造下一个SiC外延晶片。
5.一种SiC外延晶片的制造方法，包括：
使用SiC外延晶片的制造装置，一边向腔室内供给原料气体，一边制造在SiC单晶晶片的面上具有SiC外延层的SiC外延晶片的工序；和
对于之前制造出的SiC外延晶片的SiC外延层，测定以腔室内的构件的材料片为起点的三角缺陷的面密度后，制造下一个SiC外延晶片的工序，
所述SiC外延晶片的制造装置，具备：基座，其具有载置晶片的晶片载置部；和顶板，其与所述基座的上表面相对配置以在与所述基座之间形成反应空间，
所述顶板由碳化硅形成、或者所述顶板的与所述基座相对的面利用碳化硅膜或热分解碳膜被覆。
6.根据权利要求5所述的SiC外延晶片的制造方法，所述测定的结果，在以腔室内的构件的材料片为起点的三角缺陷的面密度超过规定密度的情况下，交换所述顶板后制造下一个SiC外延晶片。
7.一种SiC外延晶片，是采用权利要求3～6的任一项所述的SiC外延晶片的制造方法制造的。
8.一种外延晶片的制造装置，具备：
基座，其具有载置晶片的晶片载置部；
顶板，其与所述基座的上表面相对配置以在与所述基座之间形成反应空间；和
遮蔽板，其以防止堆积物附着在所述顶板的下表面的程度，与所述顶板的下表面接近配置，
所述遮蔽板由碳化硅形成、或者所述遮蔽板的与所述基座相对的面利用碳化硅膜或热分解碳膜被覆，
所述制造装置一边向腔室内供给原料气体，一边在晶片的面上形成外延层。
9.一种外延晶片的制造装置，具备：
基座，其具有载置所述晶片的晶片载置部；和
顶板，其与所述基座的上表面相对配置以在与所述基座之间形成反应空间，
所述顶板由碳化硅形成、或者所述顶板的与所述基座相对的面利用碳化硅膜或热分解碳膜被覆，
所述制造装置一边向腔室内供给原料气体，一边在晶片的面上形成外延层。
10.根据权利要求8或9的任一项所述的外延晶片的制造装置，所述碳化硅膜或热分解碳膜的膜厚为20～100μm。
11.根据权利要求8或9的任一项所述的外延晶片的制造装置，具有在所述基座的下表面一侧和/或所述顶板的上表面一侧配置的加热单元。
CN201280035315.9A 2011-07-19 2012-07-12 SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置 Active CN103649385B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011157918A JP5897834B2 (ja) 2011-07-19 2011-07-19 ＳｉＣエピタキシャルウェハの製造方法
JP2011-157918 2011-07-19
PCT/JP2012/067841 WO2013011923A1 (ja) 2011-07-19 2012-07-12 ＳｉＣエピタキシャルウェハ及びその製造方法、並びにＳｉＣエピタキシャルウェハの製造装置

Publications (2)

Publication Number Publication Date
CN103649385A true CN103649385A (zh) 2014-03-19
CN103649385B CN103649385B (zh) 2016-11-02

Family

ID=47558101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280035315.9A Active CN103649385B (zh) 2011-07-19 2012-07-12 SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置

Country Status (6)

Country Link
US (2) US20140145214A1 (zh)
EP (1) EP2735630B1 (zh)
JP (1) JP5897834B2 (zh)
KR (1) KR101618474B1 (zh)
CN (1) CN103649385B (zh)
WO (1) WO2013011923A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952708A (zh) * 2014-03-24 2015-09-30 三菱电机株式会社 碳化硅半导体装置的制造方法
CN107407007A (zh) * 2015-03-03 2017-11-28 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法
TWI630292B (zh) * 2016-08-31 2018-07-21 日商昭和電工股份有限公司 ＳｉＣ磊晶晶圓及其製造方法、以及缺陷識別方法
CN110494600A (zh) * 2017-04-06 2019-11-22 三菱电机株式会社 SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置
CN111172586A (zh) * 2020-01-03 2020-05-19 北京北方华创微电子装备有限公司 外延反应腔室
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256094B2 (en) * 2009-08-20 2019-04-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
US10256090B2 (en) 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
JP5933202B2 (ja) 2011-08-05 2016-06-08 昭和電工株式会社 エピタキシャルウェハの製造装置及び製造方法
JP5865625B2 (ja) 2011-08-05 2016-02-17 昭和電工株式会社 エピタキシャルウェハの製造装置及び製造方法
DE102012205616B4 (de) * 2012-04-04 2016-07-14 Siltronic Ag Vorrichtung zum Abscheiden einer Schicht auf einer Halbleiterscheibe mittels Gasphasenabscheidung
JP6037671B2 (ja) * 2012-06-19 2016-12-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP2014154666A (ja) 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US8940614B2 (en) * 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
DE102016202523A1 (de) * 2016-02-18 2017-08-24 Sicrystal Ag Verfahren zur Reinigung eines einkristallinen SiC-Substrats sowie SiC-Substrat
JP2017165615A (ja) * 2016-03-16 2017-09-21 住友電気工業株式会社 炭化珪素のエピタキシャル成長装置
JP6493690B2 (ja) 2016-08-31 2019-04-03 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP6931995B2 (ja) 2016-12-28 2021-09-08 昭和電工株式会社 ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法
JP7055004B2 (ja) * 2017-11-13 2022-04-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
KR102523500B1 (ko) * 2018-09-03 2023-04-18 주식회사 엘엑스세미콘 에피택셜 웨이퍼 제조 장치
JP6585799B1 (ja) 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
JP7176489B2 (ja) * 2019-07-12 2022-11-22 三菱電機株式会社 炭化珪素エピタキシャル成長装置及び炭化珪素エピタキシャルウエハの製造方法
KR102321229B1 (ko) * 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11329976A (ja) * 1998-05-14 1999-11-30 Nec Corp Ｉｉｉ族窒化物結晶成長装置
JP2005235845A (ja) * 2004-02-17 2005-09-02 Toshiba Corp 気相成長装置及び気相成長方法
JP2009164162A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 気相成長装置および単結晶薄膜の成長方法
WO2011074453A1 (ja) * 2009-12-14 2011-06-23 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043599A1 (de) 2000-09-01 2002-03-14 Aixtron Ag Vorrichtung zum Abscheiden insbesondere kristalliner Schichten auf einem oder mehreren insbesondere ebenfalls kristalliner Substraten
JP4581081B2 (ja) 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
JP4858325B2 (ja) 2007-06-18 2012-01-18 富士電機株式会社 ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
JP4987792B2 (ja) 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4959763B2 (ja) 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP5076020B2 (ja) * 2011-10-25 2012-11-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11329976A (ja) * 1998-05-14 1999-11-30 Nec Corp Ｉｉｉ族窒化物結晶成長装置
JP2005235845A (ja) * 2004-02-17 2005-09-02 Toshiba Corp 気相成長装置及び気相成長方法
JP2009164162A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 気相成長装置および単結晶薄膜の成長方法
WO2011074453A1 (ja) * 2009-12-14 2011-06-23 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952708A (zh) * 2014-03-24 2015-09-30 三菱电机株式会社 碳化硅半导体装置的制造方法
CN107407007A (zh) * 2015-03-03 2017-11-28 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法
US10865500B2 (en) 2015-03-03 2020-12-15 Showa Denko K.K. SiC epitaxial wafer and method for manufacturing SiC epitaxial wafer
CN107407007B (zh) * 2015-03-03 2022-04-26 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法
TWI630292B (zh) * 2016-08-31 2018-07-21 日商昭和電工股份有限公司 ＳｉＣ磊晶晶圓及其製造方法、以及缺陷識別方法
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
US11320388B2 (en) 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
US11961736B2 (en) 2016-08-31 2024-04-16 Resonac Corporation SiC epitaxial wafer, production method therefor, and defect identification method
CN110494600A (zh) * 2017-04-06 2019-11-22 三菱电机株式会社 SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置
US10950435B2 (en) 2017-04-06 2021-03-16 Mitsubishi Electric Corporation SiC epitaxial wafer, method for manufacturing SiC epitaxial wafer, SiC device, and power conversion apparatus
CN110494600B (zh) * 2017-04-06 2022-04-15 三菱电机株式会社 SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置
CN111172586A (zh) * 2020-01-03 2020-05-19 北京北方华创微电子装备有限公司 外延反应腔室

Also Published As

Publication number Publication date
WO2013011923A1 (ja) 2013-01-24
US20160379860A1 (en) 2016-12-29
US9768047B2 (en) 2017-09-19
CN103649385B (zh) 2016-11-02
US20140145214A1 (en) 2014-05-29
EP2735630B1 (en) 2021-04-07
EP2735630A4 (en) 2015-03-18
JP5897834B2 (ja) 2016-03-30
JP2013023399A (ja) 2013-02-04
EP2735630A1 (en) 2014-05-28
KR20140024473A (ko) 2014-02-28
KR101618474B1 (ko) 2016-05-04

Similar Documents

Publication Publication Date Title
CN103649385A (zh) SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置
JP6037671B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
CN106757324B (zh) 一种硅外延片的制造方法
JP5251893B2 (ja) 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法
TWI770769B (zh) 使用得自聚合物之高純度碳化矽之氣相沉積設備與技術
US12020928B2 (en) SiC semiconductor substrate, method for manufacturing same, and device for manufacturing same
US10519566B2 (en) Wafer support, chemical vapor phase growth device, epitaxial wafer and manufacturing method thereof
CN103620095A (zh) 碳化硅单晶基板及其制造方法
US20140054609A1 (en) Large high-quality epitaxial wafers
CN102668033A (zh) 半导体薄膜制造方法、半导体薄膜制造装置、基座和基座保持器
TW202113954A (zh) 碳化矽基板的製造方法
JP2017065986A (ja) 低抵抗率炭化珪素単結晶基板の製造方法
JP6601956B2 (ja) ウェハ支持台とそれを備えたＳｉＣエピタキシャルウェハの製造装置および製造方法
TW202044351A (zh) 碳化矽磊晶基板、碳化矽磊晶基板的製造方法以及碳化矽磊晶基板的製造裝置
KR102195325B1 (ko) 탄화규소 잉곳, 웨이퍼 및 이의 제조방법
JP5761264B2 (ja) ＳｉＣ基板の製造方法
JP6069545B2 (ja) ＳｉＣエピタキシャルウェハの評価方法
JP5867913B2 (ja) 炭化珪素膜のｃｖｄ装置
JP2016111043A (ja) ウェハ支持台、化学気相成長装置、エピタキシャルウェハ
US20170370020A1 (en) Method for preparing restart of reactor for epitaxial growth on wafer
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
KR20050043943A (ko) 단결정, 단결정 웨이퍼 및 에피텍셜 웨이퍼, 및 단결정 육성방법
US20220403551A1 (en) Silicon carbide wafer and semiconductor device
TW202120753A (zh) 碳化矽基板的製造方法
WO2022115064A1 (en) A method for growing high-quality heteroepitaxial monoclinic gallium oxide crystal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230421

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SHOWA DENKO Kabushiki Kaisha