CN110494600B - SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置 - Google Patents

SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置 Download PDF

Info

Publication number
CN110494600B
CN110494600B CN201780089179.4A CN201780089179A CN110494600B CN 110494600 B CN110494600 B CN 110494600B CN 201780089179 A CN201780089179 A CN 201780089179A CN 110494600 B CN110494600 B CN 110494600B
Authority
CN
China
Prior art keywords
sic
substrate
sic epitaxial
epitaxial layer
susceptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780089179.4A
Other languages
English (en)
Other versions
CN110494600A (zh
Inventor
滨野健一
大野彰仁
沟部卓真
木村泰广
三谷阳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110494600A publication Critical patent/CN110494600A/zh
Application granted granted Critical
Publication of CN110494600B publication Critical patent/CN110494600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

SiC衬底(1)具有偏角θ(°)。在SiC衬底(1)之上形成有膜厚Tm(μm)的SiC外延层(2)。在SiC外延层(2)的表面形成有三角缺陷(3)。将三角缺陷(3)中的向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5。

Description

SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变 换装置
技术领域
本发明涉及碳化硅(以下记述为SiC)外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置。
背景技术
SiC作为下一代的功率半导体材料之一而受到期待。已知SiC具有大量的多形体，作为功率器件用途来说大多使用4H型。由于SiC具有大量的多形体，所以有可能通过少量的能量而变换为其它的多形体。因此，为了将多形体与衬底保持相同，通常进行在从[0001]晶轴倾斜了4～8°的衬底面生长出SiC外延层的台阶流动生长。衬底面的倾斜角度称为偏角，大多是从[0001]晶轴向[11-20]方向倾斜。
在使用了台阶流动生长的情况下，从起点起朝向偏角方向，晶体缺陷具有与从起点算起的生长膜厚相对应的长度。作为SiC外延的特征性的外延缺陷之一，举出以三角形出现在外延晶片表面的三角缺陷。至今为止，作为减少三角缺陷的技术，提出了使在生长之前的晶片表面附着的异物减少(例如，参照专利文献1、2)以及对生长初期的外延层条件进行调整(例如，参照专利文献3、4)。
专利文献1：日本专利第5897834号公报
专利文献2：日本专利第6037671号公报
专利文献3：日本特开2013-14469号公报
专利文献4：日本专利第4987792号公报
发明内容
但是，未提出使以在生长炉内产生的SiC颗粒为起因而在外延生长期间产生的三角缺陷降低的技术。
本发明就是为了解决上述这样的课题而提出的，其目的在于，得到能够改善器件的芯片成品率的SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置。
本发明涉及的SiC外延晶片的特征在于，具备：SiC衬底，其具有偏角θ(°)；以及膜厚Tm(μm)的SiC外延层，其形成于所述SiC衬底之上，在所述SiC外延层的表面形成三角缺陷，将所述三角缺陷中的向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5。
发明的效果
在本发明中，将向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，将向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5。由此，引起器件故障的三角缺陷的密度变小，因此能够改善器件的芯片成品率。
附图说明
图1是表示本发明的实施方式1涉及的SiC外延晶片的剖面图以及俯视图以及俯视图。
图2是表示本发明的实施方式1涉及的SiC外延晶片的制造工序的剖面图。
图3是表示与生长膜厚相对的三角缺陷密度的图。
图4是表示三角缺陷的长度的直方图的图。
图5是表示与生长膜厚相对的三角缺陷个数的图。
图6是表示与三角缺陷密度相对的B/A的图。
图7是表示与三角缺陷密度相对的C/A的图。
图8是表示以SiC颗粒作为起点的缺陷的例子的图。
图9是表示本发明的实施方式2涉及的SiC器件的剖面图。
图10是表示本发明的实施方式3涉及的SiC器件的剖面图。
图11是表示电力变换系统的结构的框图，在该电力变换系统中应用了本发明的实施方式4涉及的电力变换装置。
具体实施方式
参照附图，对本发明的实施方式涉及的SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置进行说明。对相同或者相应的结构要素标注相同的标号，有时省略重复说明。
实施方式1.
图1是表示本发明的实施方式1涉及的SiC外延晶片的剖面图以及俯视图。就SiC衬底1而言，多形体是4H型，导电型是n型，从[0001]晶轴以偏角θ＝4°倾斜。在SiC衬底1之上形成有n型的SiC外延层2。SiC外延层2的膜厚是Tm(μm)。
在SiC外延层2的表面形成有三角缺陷3。三角缺陷3的起点4是生长初期的炉内异物、原子核形成、晶片表面的研磨损伤等，绝大部分是在生长初期的SiC衬底1和外延界面附近产生的。但是，有时也是由于在外延生长期间所形成的二维核而产生三角缺陷。
以SiC衬底1与SiC外延层2的界面作为起点的三角缺陷的衬底偏角方向的长度Lm(μm)是Lm＝Tm/Tanθ。另一方面，在SiC外延层2的外延生长期间产生的三角缺陷的情况下，如果将从起点到SiC外延层2的表面为止的膜厚设为T，则衬底偏角方向的长度L(μm)是L＝T/Tanθ。因此，另一方面，就在SiC外延层2的外延生长期间产生的三角缺陷而言，衬底偏角方向的长度L(μm)满足L＜Tm/Tanθ。
另外，通过实施多个故障芯片的解析可知，在外延生长期间产生的三角缺陷中的由光致发光(PL)测定发现的在发光波长510～570nm时具有峰值的三角缺陷成为电流泄漏源，由此引起器件故障。PL测定是指，向测定样本照射与样本所具有的带隙相比具有更高的能量的光，对从样本发出的微弱的PL光进行观察的评价方法。通过使用使特定的波长透过的滤波器，获取从样本平面发出的PL光，从而得到平面的PL图谱图像。知晓了这些起点是100～500nm左右的3C型的SiC颗粒。该SiC颗粒具有与SiC衬底1的晶型即4H型不同的3C型的堆叠构造。认为，根据成为起点的异物尺寸，起点的SiC颗粒是在外延生长期间在生长炉内的衬托器等部件附着的细小的SiC脱离而产生的，并非是通过二维核生长而产生的。
因此，在本实施方式中，将向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，将向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5。即，相对于在生长开始之前产生的三角缺陷，抑制在生长期间产生的三角缺陷。其中，晶片膜厚存在面内分布，将最大值与最小值之差设想为最大是10％而向算式乘以了0.9。由此，引起器件故障的三角缺陷的密度变小，因此能够改善器件的芯片成品率。另外，优选三角缺陷的密度B小于或等于0.5个/cm2。
图2是表示本发明的实施方式1涉及的SiC外延晶片的制造工序的剖面图。准备具有4°偏角的n型的SiC衬底1，将SiC衬底1载置于晶片架5而收容至衬托器6的内部。通过准备表面的研磨伤痕深度小于或等于10nm的SiC衬底作为SiC衬底1，从而能够抑制由研磨损伤引起的三角缺陷的产生。
使氢气作为载气而流入衬托器6的内部，通过感应加热或者电阻加热等而使衬托器6的内部温度上升到规定的温度，例如1600℃。通过辐射热或者热传导等而对SiC衬底1进行加热。在达到规定的温度之后，将温度保持规定的时间，在外延生长之前进行气体蚀刻。向衬托器6的内部供给原料气体以及掺杂剂气体而在SiC衬底1之上使SiC外延层2生长。原料气体是单硅烷等硅烷类气体以及丙烷等烃类气体。掺杂剂气体是氮。例如，使生长温度为1550℃，使生长压力为9kPa，使单硅烷流量为200ccm，使丙烷流量为70ccm，使C/Si比为1.05，使氮流量为100ccm。
随着外延生长的推进，SiC在晶片架5以及衬托器6之上3维生长。认为，由于气流或者热应力，原本以微弱的力附着在晶片架5以及衬托器6的细小的SiC颗粒脱离，附着于晶片之上，由此成为三角缺陷的原因。通常，并非是每次生长都进行部件更换，但通过此前的生长而堆叠的SiC附着于晶片架5以及衬托器6等部件。在设置晶片之前，将附着力弱的SiC颗粒通过气体清洗、炉内的升降温、生长初期的压力变动或者升温等而去除，其中，气体清洗是指在使炉内为真空之后导入气体而恢复为大气压。随着SiC外延层2的生长膜厚增加，在炉内部件处3维生长的SiC增加。特别地，如果连续地生长膜厚大于或等于30μm的膜，则在炉内部件处3维生长的SiC的脱离的概率大幅度地开始增加，与5μm时相比较，生长中途的三角缺陷密度为10倍左右。
为了抑制外延生长期间的SiC颗粒脱离，优选使硅烷类气体所包含的Si与碳化硅类气体所包含的C的原子数比即C/Si比小于或等于1.1，优选生长时的炉内压力小于或等于9kPa，优选生长温度大于或等于1550℃。另外，也可以在蚀刻以及生长时导入氯化氢等氯类气体。
另外，使衬托器6具有大的热分布，使SiC衬底1的正上方的衬托器6的温度比除了SiC衬底1的正上方以外的部分的温度高。由此，在衬托器6的温度低的部分选择性地堆叠SiC，SiC衬底1的正上方的SiC的3维生长得到抑制，因此能够抑制生长中途的SiC颗粒脱离。
另外，将衬托器6与SiC衬底1之间的气流分离成多层，使在衬托器6侧流过的气体为载气即H2，使流速比在SiC衬底1侧流过的气体快。由此，能够抑制SiC在衬托器6处3维生长，因此能够抑制在生长中途产生的三角缺陷。
另外，作为衬托器6或者晶片架5，使用在碳等母材的表面堆叠了SiC涂层的衬托器或者晶片架。由此，与SiC之间的密接性变高，在生长期间SiC颗粒难以脱离。并且，优选使SiC涂层的C/Si比随着膜厚增加而变高，使最表面的C/Si比与SiC外延层相同。例如，使SiC涂层的堆叠开始时的C/Si比为0.9，使SiC涂层的最表面的C/Si比为1.1。此外，在Si涂层的堆叠期间，既可以使C/Si比连续地变化，也可以断续地变化，还可以分为多次而堆叠。
另外，即便使用在表面形成了凹凸的衬托器或者晶片架作为衬托器6或者晶片架5，衬托器6、晶片架5与SiC堆叠物之间的密接性也变高，SiC颗粒难以脱离。
在以往的生长条件下，L＜Tm/Tanθ的三角缺陷的密度是大约3个/cm2。另一方面，通过应用上述的SiC颗粒难以脱离的生长条件，从而能够降低为1个/cm2。在外延生长期间也在部件堆叠SiC，累计膜厚越厚则SiC颗粒脱落的可能性越高，因此本实施方式的效果随着SiC外延层2的生长膜厚增加而变显著。特别地，如果超过10μm则效果显著。由于膜厚越厚则效果越显著，因此生长后半的L＜Tm/Tanθ/2的三角缺陷的密度降低，例如在以往的生长条件下是2个/cm2，但在本实施方式中为小于或等于1个/cm2。SiC颗粒的尺寸几乎均小于或等于1μm。
图3是表示与生长膜厚相对的三角缺陷密度的图。以往条件是压力大于或等于10kPa，C/Si大于1.1，大于或等于1550℃。三角缺陷降低条件是压力小于或等于9kPa，C/Si小于或等于1.1，大于或等于1550℃，使衬托器6的表面涂层的C/Si变化为0.9～1.1。就三角缺陷降低条件而言，与以往条件相比在生长初期产生的缺陷的密度没有变化，但在生长中途产生的缺陷的密度降低。
图4是表示三角缺陷的长度的直方图的图。横轴示出将在衬底与外延层的界面处产生的最长的缺陷的长度设为100％的缺陷长度。纵轴示出与在界面处产生的缺陷个数相对的缺陷的产生频度。在以往条件下，伴随生长膜厚的增加，三角缺陷增加，在30μm以后，三角缺陷的产生频度超过40％。另一方面，在三角缺陷降低条件下，与生长膜厚的增加相对的三角缺陷的产生得到抑制。图5是表示与生长膜厚相对的三角缺陷个数的图。与以往条件相比，在三角缺陷降低条件下，三角缺陷的产生得到抑制。
图6是表示与三角缺陷密度相对的B/A的图。在以往条件下B/A超过0.5，与此相对，在三角缺陷降低条件下，无论三角缺陷密度如何，B/A都被抑制为小于或等于0.5。图7是表示与三角缺陷密度相对的C/A的图。将比Tm/Tanθ×0.5短的三角缺陷的密度设为C。在以往条件下C/A超过大致0.5，与此相对，在三角缺陷降低条件下，C/A被抑制为小于或等于0.2。
此外，在本实施方式中，对SiC衬底1以及SiC外延层2是n型的情况进行了说明，但即使是p型也能够期待相同的效果。另外，掺杂剂气体不限于氮，即使是包含氮的气体、包含相对于SiC来说成为n型掺杂剂的元素的气体也会得到相同的效果。另外，SiC外延层2大于或等于2层也会得到相同的效果。另外，在本实施方式中，使用了外延表面的形状为等边三角形的三角缺陷。但是，实际上角度也是各种各样的，也存在不是三角形者，因此具有以SiC颗粒作为起点的堆叠缺陷的缺陷构造也视为本申请的三角缺陷的对象。图8是表示将SiC颗粒作为起点的缺陷的例子的图。
实施方式2.
图9是表示本发明的实施方式2涉及的SiC器件的剖面图。该SiC器件是使用了实施方式1涉及的SiC外延晶片的MOSFET。因此，能够改善器件的芯片成品率。
作为SiC外延层2而形成载流子浓度过渡层7和n型漂移层8。在载流子浓度过渡层7的生长时，以成为所期望的载流子浓度的方式对单硅烷以及丙烷的流量以及比例、氮流量进行调整。
在n型漂移层8的表面之上形成所期望的图案的光致抗蚀层。将该光致抗蚀层用作掩模而注入杂质离子，形成彼此分离的一对p型基极区域9。p型杂质例如是硼(B)或者铝(Al)等。通过抗蚀层等而形成掩模，在各p型基极区域9的表面形成n型源极区域10。然后，去除掩模。n型杂质例如是磷(P)或者氮(N)等。如果通过热处理装置而对晶片在高温下进行热处理，则n型以及p型的注入离子被电激活。
通过热氧化或者堆叠而形成栅极绝缘膜11。在栅极绝缘膜11之上对栅极电极12进行成膜、图案化。栅极电极12被图案化为一对p型基极区域9以及n型源极区域10位于两端部，在p型基极区域9之间露出的n型漂移层8位于中央这样的形状。将n型源极区域10之上的栅极绝缘膜11的剩余部分通过光刻技术以及蚀刻技术而去除。在n型源极区域10露出的部分对源极电极13进行成膜、图案化。在SiC衬底1的背面形成欧姆电极14。
实施方式3.
图10是表示本发明的实施方式3涉及的SiC器件的剖面图。该SiC器件是使用了实施方式1涉及的SiC外延晶片的肖特基二极管。因此，能够改善器件的芯片成品率。
在n型的SiC外延层2的表面之上形成所期望的图案的光致抗蚀层。将该光致抗蚀层用作掩模而注入杂质离子，在SiC外延层2形成p型的离子注入层15。去除掩模以及牺牲氧化膜。为了使注入的杂质离子激活而进行激活退火，从而形成用于提高耐压的终端构造。在SiC衬底1的背面形成欧姆电极14，进行热处理。在SiC衬底1的表面形成肖特基电极16。
此外，如本实施方式所示，通过SiC而形成的SiC器件由于耐电压性、容许电流密度高，所以能够小型化。通过使用该小型化的SiC器件，从而能够使组装有该SiC器件的半导体模块也小型化。另外，由于SiC器件的耐热性高，所以能够使散热器的散热鳍片小型化，能够将水冷部空冷化，因此能够进一步将半导体模块小型化。另外，由于元件的电力损耗低且高效，因此能够使半导体模块高效化。
实施方式4.
本实施方式是将上述实施方式2或3涉及的SiC器件应用于电力变换装置。电力变换装置例如是逆变器装置、转换器装置、伺服放大器、电源单元等。本发明不限定于特定的电力变换装置，但以下，对将本发明应用于三相逆变器的情况进行说明。
图11是表示电力变换系统的结构的框图，在该电力变换系统中应用了本发明的实施方式4涉及的电力变换装置。该电力变换系统具备电源100、电力变换装置200、负载300。电源100是直流电源，向电力变换装置200供给直流电力。电源100能够由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路或AC/DC转换器构成。另外，也可以使电源100由将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器构成。
电力变换装置200是连接在电源100和负载300之间的三相逆变器，将从电源100供给的直流电力变换为交流电力，向负载300供给交流电力。电力变换装置200具备：主变换电路201，其将直流电力变换为交流电力而输出；以及控制电路203，其将对主变换电路201进行控制的控制信号向主变换电路201输出。
负载300是由从电力变换装置200供给的交流电力进行驱动的三相电动机。此外，负载300不限定于特定的用途，是搭载于各种电气设备的电动机，例如，用作面向混合动力汽车、电动汽车、铁道车辆、电梯或者空调设备的电动机。
以下，对电力变换装置200详细地进行说明。主变换电路201具备开关元件和续流二极管(未图示)，通过开关元件的通断，从而将从电源100供给的直流电力变换为交流电力，向负载300供给。主变换电路201的具体的电路结构存在各种结构，但本实施方式涉及的主变换电路201是两电平的三相全桥电路，能够由6个开关元件和与各个开关元件逆并联的6个续流二极管构成。主变换电路201的各开关元件和各续流二极管由与上述实施方式3或4相当的SiC器件202构成。6个开关元件两个两个地串联连接而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。并且，各上下桥臂的输出端子即主变换电路201的3个输出端子与负载300连接。
另外，主变换电路201具备对各开关元件进行驱动的驱动电路(未图示)，但驱动电路既可以内置于SiC器件202，也可以是独立于SiC器件202而另外具备驱动电路的结构。驱动电路生成对主变换电路201的开关元件进行驱动的驱动信号，供给至主变换电路201的开关元件的控制电极。具体地说，按照来自后述的控制电路203的控制信号，向各开关元件的控制电极输出将开关元件设为接通状态的驱动信号和将开关元件设为断开状态的驱动信号。在将开关元件维持为接通状态的情况下，驱动信号是大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号成为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主变换电路201的开关元件进行控制，以向负载300供给期望的电力。具体地说，基于应向负载300供给的电力，对主变换电路201的各开关元件应成为接通状态的时间(接通时间)进行计算。例如，能够通过与应输出的电压相对应地对开关元件的接通时间进行调制的PWM控制，对主变换电路201进行控制。并且，向主变换电路201所具备的驱动电路输出控制指令(控制信号)，以在各时刻向应成为接通状态的开关元件输出接通信号，向应成为断开状态的开关元件输出断开信号。驱动电路按照该控制信号，将接通信号或者断开信号作为驱动信号而向各开关元件的控制电极输出。
在本实施方式涉及的电力变换装置中，应用实施方式2或3涉及的SiC器件作为SiC器件202，因此能够改善SiC器件202的芯片成品率。因此，也能够改善电力变换装置的成品率。
在本实施方式中，对在两电平的三相逆变器应用本发明的例子进行了说明，但本发明不限定于此，能够应用于各种电力变换装置。在本实施方式中，采用了两电平的电力变换装置，但也可以是三电平或多电平的电力变换装置，在向单相负载供给电力的情况下，也可以向单相逆变器应用本发明。另外，在向直流负载等供给电力的情况下，也能够向DC/DC转换器或AC/DC转换器应用本发明。
另外，应用了本发明的电力变换装置不限定于上述的负载为电动机的情况，例如，还能够用作放电加工机、激光加工机、或者感应加热烹调器或者非接触器供电系统的电源装置，并且也能够用作太阳能发电系统以及蓄电系统等的功率调节器。
标号的说明
1 SiC衬底，2 n型的SiC外延层，3 三角缺陷，4 起点，5 晶片架，6 衬托器，200 电力变换装置，201 主变换电路，202 SiC器件，203 控制电路。

Claims (7)

1.一种SiC外延晶片的制造方法，该SiC外延晶片具备：SiC衬底，其具有偏角θ，其中，偏角θ的单位为度；以及膜厚Tm的SiC外延层，其形成于所述SiC衬底之上，其中，膜厚Tm的单位为μm，在所述SiC外延层的表面形成三角缺陷，将所述三角缺陷中的向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5，
该制造方法的特征在于，具备：
将所述SiC衬底载置于晶片架而收容至衬托器的内部的工序；以及
供给原料气体而在所述SiC衬底之上使所述SiC外延层生长的工序，
使所述SiC衬底的正上方的所述衬托器的温度比除了所述SiC衬底的正上方以外的部分的所述衬托器的温度高。
2.一种SiC外延晶片的制造方法，该SiC外延晶片具备：SiC衬底，其具有偏角θ，其中，偏角θ的单位为度；以及膜厚Tm的SiC外延层，其形成于所述SiC衬底之上，其中，膜厚Tm的单位为μm，在所述SiC外延层的表面形成三角缺陷，将所述三角缺陷中的向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5，
该制造方法的特征在于，具备：
将所述SiC衬底载置于晶片架而收容至衬托器的内部的工序；以及
供给原料气体而在所述SiC衬底之上使所述SiC外延层生长的工序，
将所述衬托器的顶部与所述SiC衬底之间的气流分离为多层，使在所述衬托器的顶部侧流过的气体为载气，使流速比在所述SiC衬底侧流过的气体快。
3.一种SiC外延晶片的制造方法，该SiC外延晶片具备：SiC衬底，其具有偏角θ，其中，偏角θ的单位为度；以及膜厚Tm的SiC外延层，其形成于所述SiC衬底之上，其中，膜厚Tm的单位为μm，在所述SiC外延层的表面形成三角缺陷，将所述三角缺陷中的向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5，
该制造方法的特征在于，具备：
将所述SiC衬底载置于晶片架而收容至衬托器的内部的工序；以及
供给原料气体而在所述SiC衬底之上使所述SiC外延层生长的工序，
使用在母材的表面堆叠了SiC涂层的衬托器或者晶片架作为所述衬托器或者所述晶片架，
所述SiC涂层的C/Si比随着膜厚增加而变高，
所述SiC涂层的最表面的C/Si比与所述SiC外延层相同。
4.根据权利要求1至3中任一项所述的SiC外延晶片的制造方法，其特征在于，
所述三角缺陷的密度B小于或等于0.5个/cm2。
5.根据权利要求1至3中任一项所述的SiC外延晶片的制造方法，其特征在于，
所述SiC外延层的膜厚Tm大于或等于30μm。
6.根据权利要求1至3中任一项所述的SiC外延晶片的制造方法，其特征在于，
将比Tm/Tanθ×0.5短的三角缺陷的密度设为C，满足C/A≤0.2。
7.根据权利要求1至3中任一项所述的SiC外延晶片的制造方法，其特征在于，
所述SiC外延层大于或等于2层。
CN201780089179.4A 2017-04-06 2017-04-06 SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置 Active CN110494600B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/014395 WO2018185916A1 (ja) 2017-04-06 2017-04-06 ＳｉＣエピタキシャルウエハ、ＳｉＣエピタキシャルウエハの製造方法、ＳｉＣデバイス及び電力変換装置

Publications (2)

Publication Number Publication Date
CN110494600A CN110494600A (zh) 2019-11-22
CN110494600B true CN110494600B (zh) 2022-04-15

Family

ID=63712481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780089179.4A Active CN110494600B (zh) 2017-04-06 2017-04-06 SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置

Country Status (5)

Country Link
US (1) US10950435B2 (zh)
JP (1) JP6841321B2 (zh)
CN (1) CN110494600B (zh)
DE (1) DE112017007406T8 (zh)
WO (1) WO2018185916A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7153582B2 (ja) * 2019-02-01 2022-10-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7230551B2 (ja) * 2019-02-07 2023-03-01 住友電気工業株式会社 炭化珪素エピタキシャル層の厚みの測定方法
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
KR102276450B1 (ko) * 2019-10-29 2021-07-12 에스케이씨 주식회사 탄화규소 잉곳의 제조방법, 탄화규소 웨이퍼의 제조방법 및 이의 성장 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103649385A (zh) * 2011-07-19 2014-03-19 昭和电工株式会社 SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置
WO2017047350A1 (ja) * 2015-09-16 2017-03-23 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144220B2 (zh) 1972-12-26 1976-11-27
JPS5897834A (ja) 1981-12-07 1983-06-10 Toshiba Corp 半導体装置の製造法
JPS6037671A (ja) 1983-08-08 1985-02-27 Fuji Electric Corp Res & Dev Ltd 燃料電池の分離板の製造方法
US20040061380A1 (en) * 2002-09-26 2004-04-01 Hann Raymond E. Power management system for variable load applications
US7118781B1 (en) 2003-04-16 2006-10-10 Cree, Inc. Methods for controlling formation of deposits in a deposition system and deposition methods including the same
US7288284B2 (en) * 2004-03-26 2007-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Post-cleaning chamber seasoning method
JP4954654B2 (ja) * 2006-09-21 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4987792B2 (ja) 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP2013014469A (ja) 2011-07-04 2013-01-24 Panasonic Corp ＳｉＣエピタキシャル基板およびその製造方法
JP5827921B2 (ja) * 2012-04-12 2015-12-02 新日鐵住金株式会社 炭化珪素エピタキシャルウェハの製造装置及び炭化珪素エピタキシャルウェハの製造方法
JP6037671B2 (ja) 2012-06-19 2016-12-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6424384B2 (ja) * 2014-08-01 2018-11-21 昭和電工株式会社 化学気相成長方法
JP2017017084A (ja) * 2015-06-29 2017-01-19 三菱電機株式会社 炭化珪素エピタキシャル基板の製造方法およびエピタキシャル成長装置
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103649385A (zh) * 2011-07-19 2014-03-19 昭和电工株式会社 SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置
WO2017047350A1 (ja) * 2015-09-16 2017-03-23 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置

Also Published As

Publication number Publication date
JPWO2018185916A1 (ja) 2019-11-07
JP6841321B2 (ja) 2021-03-10
US10950435B2 (en) 2021-03-16
WO2018185916A1 (ja) 2018-10-11
DE112017007406T5 (de) 2019-12-19
CN110494600A (zh) 2019-11-22
US20200020528A1 (en) 2020-01-16
DE112017007406T8 (de) 2020-02-13

Similar Documents

Publication Publication Date Title
CN110494600B (zh) SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
CN104285001A (zh) 金刚石载氮化镓晶片以及制造设备和制造方法
JPH076971A (ja) 合成半導体及び制御されたそのドーピング
JP6479347B2 (ja) ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
JP6264768B2 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
KR101951838B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
JP2017114694A (ja) 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP4717712B2 (ja) 窒化ガリウム単結晶基板及び半導体素子
US20200321437A1 (en) Silicon carbide epitaxial wafer, method for manufacturing silicon carbide epitaxial wafer, and power converter
US11233126B2 (en) SiC epitaxial wafer, semiconductor device, and power converter
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
US20230374698A1 (en) Fabricating apparatus of sic epitaxial wafer and fabrication method of the sic epitaxial wafer
US20230369400A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate, and semiconductor device
US20230317450A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
US20230064469A1 (en) Wafer, semiconductor device, method for manufacturing wafer, and method for manufacturing semiconductor device
JP2019110226A (ja) ＳｉＣ半導体装置、電力変換装置およびＳｉＣ半導体装置の製造方法
WO2023048122A1 (ja) 半導体装置および電力変換装置
JP7151688B2 (ja) 炭化珪素エピ基板の製造方法及び半導体装置の製造方法
Machida Si wafer technology for power devices: A review and future directions
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant