JP7151688B2 - 炭化珪素エピ基板の製造方法及び半導体装置の製造方法 - Google Patents

Description

本発明は、炭化珪素（以下、ＳｉＣと呼ぶ）基板の表面側にＳｉＣ層をエピタキシャル成長させた炭化珪素エピ基板の製造方法、及び炭化珪素エピ基板を用いた半導体装置の製造方法に関する。

ＳｉＣは次世代のパワー半導体材料として期待されている材料の一つである。ＳｉＣ基板上にＳｉＣ層をエピタキシャル成長する際には、ＳｉＣコートを施したカーボン製のサセプタの中に、ＳｉＣコートを施したカーボン製のプレートを設置し、プレートの上にＳｉＣ基板を配置する。誘導加熱によりカーボン製のサセプタを加熱し、エピタキシャル成長温度まで温度を上げる（例えば、特許文献１参照）。

コートされたＳｉＣは多結晶体であり、エピタキシャル成長温度で昇華する。プレートとＳｉＣ基板の裏面は接しており、昇華したＳｉＣはプレートよりも温度の低いＳｉＣ基板の裏面に付着して三次元成長し、多結晶ＳｉＣの突起が形成される。また、プレートにＳｉＣコートを施していない場合でも、エピタキシャル成長のガスの裏面周り込みなどによりＳｉＣ基板の裏面に多結晶ＳｉＣの突起が形成される。特にＳｉＣ基板の裏面外周部に顕著に突起が形成される。

ＳｉＣ基板の裏面に突起がある場合、ウエハ平坦度悪化により半導体装置の特性の安定性、及び半導体装置歩留りを低下させる原因となる。このため、従来はＳｉＣ基板の裏面を研磨及び研削することにより突起を除去していた。

特開平７－５８０３９号公報

しかし、研磨及び研削のために基板の表面に保護膜を形成し、その保護膜の除去を行う必要があるため、製造工期が長くなる。また、ＳｉＣは硬度が高いため、研磨時の砥石の消耗量が多いことからコストが増加する。

本発明は、上述のような課題を解決するためになされたもので、その目的はエピタキシャル成長時に基板裏面に形成された突起を簡単に除去することができる炭化珪素エピ基板の製造方法及び半導体装置の製造方法を得るものである。

本発明に係る炭化珪素エピ基板の製造方法は、ＳｉＣ基板の表面側にＳｉＣ層をエピタキシャル成長させる工程と、前記ＳｉＣ層のエピタキシャル成長時に前記ＳｉＣ基板の裏面外周部に形成された多結晶ＳｉＣの突起をレーザ加工により除去する工程とを備えることを特徴とする。

本発明では、ＳｉＣ層のエピタキシャル成長時にＳｉＣ基板の裏面外周部に形成された多結晶ＳｉＣの突起をレーザ加工により除去する。これにより、突起を簡単に除去することができる。

実施の形態１に係る炭化珪素エピ基板の製造方法を示す断面図である。 実施の形態１に係る炭化珪素エピ基板の製造方法を示す断面図である。 実施の形態１に係る炭化珪素エピ基板の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法の変形例を示す断面図である。

実施の形態に係る炭化珪素エピ基板の製造方法及び半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１から図３は、実施の形態１に係る炭化珪素エピ基板の製造方法を示す断面図である。まず、エピタキシャル装置内にＳｉＣ基板１を配置する。ＳｉＣ基板１の直径は１００ｍｍ～１５０ｍｍ、厚みは例えば３５０μｍである。キャリアガスとして水素ガスを装置内に流し、装置内の温度を所定の温度、例えば１６００℃まで上昇させる。その温度を所定の時間だけ保持し、エピタキシャル成長前にガスによるエッチングを行う。次に、成長ガスとしてシラン系ガス、例えばモノシランと炭化水素系ガス、例えばプロパンを導入し、ドーパントガスとして窒素を導入してエピタキシャル成長を実施する。これにより、図１に示すように、ｎ型のＳｉＣ基板１の表面側にｎ型のＳｉＣ層２をエピタキシャル成長させる。

なお、塩化水素などの塩素系ガスをエッチング及び成長時に導入してもよい。エピタキシャル成長の際、所望のキャリア濃度となるようモノシラン、プロパンの流量、及び比率と窒素流量を調整する。成長条件の一例は、成長温度１５５０℃、Ｃ／Ｓｉ比１．０５、成長圧力９ｋＰａ、モノシラン流量２００ｃｃｍ、窒素流量１００ｃｃｍである。また、ドーパントガスは窒素に限らず、窒素を含むガス、炭化珪素に対してｎ型のドーパントとなる元素を含むガスでもよい。

ここで、ＳｉＣは多くの結晶多形を持つことが知られており、パワーデバイス用途としては４Ｈ型のＳｉＣ基板１がよく用いられる。ＳｉＣは多くの結晶多形を有することから、わずかなエネルギーで別の結晶多形に変わる可能性がある。このため、［０００１］結晶軸から４～８°だけ基板面を傾けたＳｉＣ基板１上にＳｉＣ層２をエピタキシャル成長させることでＳｉＣ層２の結晶多形をＳｉＣ基板１と同一に保持するステップフロー成長が一般的に用いられる。基板面の傾きの角度はオフ角と呼ばれる。本実施の形態では［０００１］結晶軸から［１１－２０］方向に基板面を４°傾けた４Ｈ型のＳｉＣ基板１を用いる。

エピタキシャル成長の際に、成長ガスの裏面周り込みなどによりＳｉＣ基板１の裏面に三次元成長した多結晶ＳｉＣの突起３が形成される。多結晶ＳｉＣの突起３はＳｉＣ基板１の裏面外周部の特に基板端から２ｃｍ以内の範囲内に形成される傾向がある。

次に、図２に示すように、エピ基板の表面を樹脂又はテープで保護し、ＳｉＣ基板１の裏面にレーザ光４を照射する。このレーザ加工により多結晶ＳｉＣの突起３を除去する。この際にＳｉＣ基板１の厚み方向の一部も除去されてしまい、図３に示すようにＳｉＣ基板１の裏面に多少の凹凸５が形成される。

レーザ加工に使用するレーザ光４の波長として、４Ｈ型単結晶ＳｉＣとよりも多結晶ＳｉＣに吸収されやすい波長を選定する。具体的には、レーザ光４の波長は５００ｎｍ以上、好ましくは６００ｎｍ以上である。例えば５３２ｎｍのＹＡＧレーザの第２高調波を使用する。

以上説明したように、本実施の形態では、ＳｉＣ層２のエピタキシャル成長時にＳｉＣ基板１の裏面外周部に形成された多結晶ＳｉＣの突起３をレーザ加工により除去する。単結晶ＳｉＣに対して多結晶ＳｉＣの吸収率比が大きいレーザ光４の波長を選定することで、突起３を簡単に除去することができる。

４Ｈ型のＳｉＣのバッドギャップは３．２６ｅＶであり、不純物濃度が低い場合は約３８０ｎｍ以下の波長エネルギーしか吸収されない。従って、ＳｉＣ基板１は３８０ｎｍ以下の波長のレーザ光４を用いないと加工は困難である。一方、多結晶ＳｉＣは５００ｎｍ以上の波長であっても十分にエネルギー吸収される。このため、５００ｎｍ以上の長波長のレーザ光を使用することによってＳｉＣ基板１の加工量を抑えつつ、裏面に付着した多結晶ＳｉＣの突起３を除去することができる。レーザ光４の波長が６００ｎｍ以上であれば更にＳｉＣ基板１の加工量を抑えることができる。

なお、ＳｉＣ基板１は４Ｈ型の単結晶ＳｉＣに限らず、６Ｈ型の単結晶ＳｉＣでもよい。バンドギャップが大きい４Ｈ型又は６Ｈ型の単結晶ＳｉＣは波長５００～６００ｎｍのレーザ光４では加工されないため、ＳｉＣ基板１の加工量を抑えつつ多結晶ＳｉＣの突起３を除去できる。一方、３Ｃ型又は１５Ｒ型の単結晶ＳｉＣはバンドギャップが小さく、波長５００～６００ｎｍのレーザ光４を吸収してしまうため、ＳｉＣ基板１の材質として用いない。

また、不純物を多く含むＳｉＣ基板１は５００ｎｍ以上のレーザ光４で加工されてしまうため、レーザ光４で多結晶ＳｉＣの突起３を選択的に除去できない。そこで、ＳｉＣ基板１の不純物濃度を２Ｅ１６ｃｍ^－３以下、好ましく１Ｅ１５ｃｍ^－３以下にする。

また、上記のように、突起３はＳｉＣ基板１の基板端から２ｃｍ以内の範囲内に形成される。そこで、レーザ加工はＳｉＣ基板１の基板端から２ｃｍ以内の範囲内でのみ実施することが好ましい。また、突起３の高さは表面のエピ厚みにもよるが、大きいもので２０μｍ程度である。そこで、レーザ加工による裏面の除去深さはＳｉＣ基板１の加工レート基準で２０μｍとする。これにより、ＳｉＣ基板１の裏面の凹凸５を軽減することができる。

実施の形態２．
図４及び図５は、実施の形態２に係る半導体装置の製造方法を示す断面図である。製造する半導体装置はＭＯＳＦＥＴである。まず、図４に示すように、実施の形態１の製造方法により製造した炭化珪素エピ基板６をステージ７の上に載せる。ＳｉＣ層２の上にレジスト８を形成する。

レジスト８を露光及び現像してマスクを形成し、ＳｉＣ層２に例えばボロン又はアルミニウムなどの不純物をイオン注入する。これにより、図５に示すように、ｐ型ベース領域９を形成する。同様にレジストでマスクを形成し、リン又は窒素などの不純物をイオン注入してｎ型ソース領域１０を形成する。次に、マスクを除去して、熱処理装置によってウエハを高温で熱処理すると注入した不純物が電気的に活性化される。

次に、ゲート絶縁膜１１を熱酸化又は堆積により形成する。ゲート絶縁膜１１の上にゲート電極１２を成膜する。ゲート電極１２をパターニングして、ｐ型ベース領域９及びｎ型ソース領域１０が両端部に位置し、ｐ型ベース領域９間に露出したＳｉＣ層２が中央に位置するような形状にする。

次に、ｎ型ソース領域１０上のゲート絶縁膜１１の残りの部分をリソグラフィ及びエッチングにより除去する。ｎ型ソース領域１０が露出した部分にソース電極１３を成膜し、パターニングする。ＳｉＣ基板１の裏面にドレイン電極１４を形成する。なお、ドレイン電極１４の形成前にＳｉＣ基板１を裏面側から研磨又は研削して薄くしてもよい。

続いて、本実施の形態の効果を比較例と比較して説明する。図６は、比較例に係る半導体装置の製造方法を示す断面図である。比較例では、ＳｉＣ基板１の裏面外周部に形成された多結晶ＳｉＣの突起３が除去されていない。このため、炭化珪素エピ基板６をステージ７の上に載せ、裏面吸着すると、炭化珪素エピ基板６が反る。反りが大きいと、ウエハプロセス装置の搬送系で搬送トラブルが発生する。また、ステッパーなどの露光装置において露光範囲内で高低差が大きいと、デフォーカスが発生する。このため、半導体装置の電気特性が不安定になり、歩留まりが低下するという問題がある。

これに対して、本実施の形態では、ＳｉＣ基板１の裏面に形成された多結晶ＳｉＣの突起３をレーザ加工により除去する。これにより、ウエハプロセス装置の搬送系及び露光装置において炭化珪素エピ基板６をステージ７の上に載せた際の反りを減らすことができるため、搬送トラブル及び露光装置でのデフォーカスを抑制することができる。この結果、半導体装置の電気特性が安定化し、歩留まりが改善する。

なお、多結晶ＳｉＣの突起３を除去する際にＳｉＣ基板１の一部も除去され、ＳｉＣ基板１の裏面に凹凸５が形成される。ＳｉＣ基板１の裏面の凹凸５はデフォーカスの原因となる可能性がある。しかし、単結晶ＳｉＣに対して多結晶ＳｉＣの吸収率が大きいレーザ光４の波長を選定することで、ＳｉＣ基板１の加工量を抑えつつ多結晶ＳｉＣの突起３を除去することができる。これにより、デフォーカスを抑制することができる。

図７は、実施の形態２に係る半導体装置の製造方法の変形例を示す断面図である。製造する半導体装置はショットキダイオードである。まず、ＳｉＣ層２の表面に犠牲酸化膜とレジスト（不図示）を形成する。レジストを露光及び現像してマスクを形成し、そのマスクと犠牲酸化膜の上からｎ型のＳｉＣ層２に不純物をイオン注入して、耐圧を高めるための終端構造１５を形成する。なお、犠牲酸化膜の上からイオン注入することによりＳｉＣ層２の最表面のイオン注入量のばらつきを抑制することができる。次に、犠牲酸化膜とマスクを除去する。熱処理を行って、注入した不純物を活性化させる。ＳｉＣ基板１の裏面にオーミック電極１６を形成し、熱処理を行う。ＳｉＣ層２の表面にショットキー電極１７を形成する。この場合でもＳｉＣ基板１の裏面に形成された多結晶ＳｉＣの突起３をレーザ加工により除去することで、半導体装置の電気特性が安定化し、歩留まりが改善する。

１ ＳｉＣ基板、２ ＳｉＣ層、３ 突起、４ レーザ光

Claims (8)

1. ＳｉＣ基板の表面側にＳｉＣ層をエピタキシャル成長させる工程と、
   前記ＳｉＣ層のエピタキシャル成長時に前記ＳｉＣ基板の裏面外周部に形成された多結晶ＳｉＣの突起をレーザ加工により除去する工程とを備えることを特徴とする炭化珪素エピ基板の製造方法。
2. 前記レーザ加工に使用するレーザ光の波長として、前記ＳｉＣ基板の材質よりも多結晶ＳｉＣに吸収されやすい波長を選定することを特徴とする請求項１に記載の炭化珪素エピ基板の製造方法。
3. 前記レーザ光の波長は５００ｎｍ以上であることを特徴とする請求項２に記載の炭化珪素エピ基板の製造方法。
4. 前記レーザ光の波長は６００ｎｍ以上であることを特徴とする請求項２に記載の炭化珪素エピ基板の製造方法。
5. 前記ＳｉＣ基板は４Ｈ型又は６Ｈ型の単結晶ＳｉＣからなることを特徴とする請求項３又は４に記載の炭化珪素エピ基板の製造方法。
6. 前記ＳｉＣ基板の不純物濃度は２Ｅ１６ｃｍ^－３以下であることを特徴とする請求項１～５の何れか１項に記載の炭化珪素エピ基板の製造方法。
7. 前記レーザ加工は前記ＳｉＣ基板の基板端から２ｃｍ以内の範囲内でのみ実施することを特徴とする請求項１～６の何れか１項に記載の炭化珪素エピ基板の製造方法。
8. 請求項１～７の何れか１項に記載の製造方法により製造した炭化珪素エピ基板を用いた半導体装置の製造方法。

Images