TW202113954A - 碳化矽基板的製造方法 - Google Patents

碳化矽基板的製造方法 Download PDF

Info

Publication number
TW202113954A
TW202113954A TW109126626A TW109126626A TW202113954A TW 202113954 A TW202113954 A TW 202113954A TW 109126626 A TW109126626 A TW 109126626A TW 109126626 A TW109126626 A TW 109126626A TW 202113954 A TW202113954 A TW 202113954A
Authority
TW
Taiwan
Prior art keywords
silicon carbide
carbide substrate
etching
silicon
manufacturing
Prior art date
Application number
TW109126626A
Other languages
English (en)
Inventor
長屋正武
金子忠昭
Original Assignee
學校法人關西學院
日商豊田通商股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人關西學院, 日商豊田通商股份有限公司 filed Critical 學校法人關西學院
Publication of TW202113954A publication Critical patent/TW202113954A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明之目的係在於提供一種用以製造碳化矽基板之新穎的技術，能夠去除應變且能夠實現與進行了化學機械研磨的情形同等程度之平坦面。本發明所提供之碳化矽基板的製造方法係將表面的算術平均粗糙度(Ra)為100 nm以下的碳化矽基板在包含矽元素及碳元素的氛圍下蝕刻。

Description

碳化矽基板的製造方法
本發明係關於一種碳化矽基板的製造方法。
碳化矽晶圓(SiC wafer)係藉由將碳化矽單晶之鑄錠(ingot)予以切片(slice)所形成。在切片過的碳化矽基板之表面係存在有：表面層(以下稱作加工變質層)，係具有在切片時所導入的結晶之應變(strain)、損傷等。在器件(device)製造步驟為了不讓良率降低，必須去除該加工變質層。
在習知上，為了得到能夠去除該加工變質層且能夠進行用以製造碳化矽器件之磊晶成長(epitaxial growth)的磊晶完備(epi-ready)之碳化矽基板，進行有機械加工。以作為該機械加工來說，一般經過以下階段(例如專利文獻1)：粗磨削(grinding)步驟，係使用金剛石(diamond)等研磨粒(abrasive grain)；修整磨削(finishing grinding)步驟，係使用比在粗磨削步驟使用過的研磨粒的粒徑還小的研磨粒；以及化學機械研磨(CMP：chemical-mechanical polishing；亦稱為化學機械拋光)步驟，係併用研磨墊的機械性作用與漿料(slurry)的化學性作用來進行研磨。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2015-5702號公報。
[發明所欲解決之課題]
在習知上，為了得到具有磊晶完備的表面之碳化矽基板，一般來說進行化學機械研磨(CMP)。但是，有CMP之成本高的問題存在。又有因CMP而導入有新的應變之問題存在。
有鑑於上述問題，本發明的所欲解決之課題為提供一種用以製造碳化矽基板之新穎的技術，能夠去除應變且能夠實現與進行了CMP的情形同等程度之平坦面。 [用以解決課題之手段]
解決上述課題之本發明是一種碳化矽基板的製造方法，係包含：蝕刻(etching)步驟，係將表面的算術平均粗糙度(arithmetic average roughness)(Ra)為100 nm以下的碳化矽基板在包含矽(Si)元素及碳(C)元素的氛圍(atmosphere)下蝕刻。 針對表面的算術平均粗糙度(Ra)為100 nm以下的碳化矽基板在包含矽元素及碳元素的氛圍下進行蝕刻，藉此能夠製造應變被去除且具有極度平滑(無凹凸的光滑)的表面之碳化矽基板。
在本發明之一較佳形態中係包含：蝕刻步驟，係將表面的算術平均粗糙度(Ra)為2 nm以下的碳化矽基板在包含矽元素及碳元素的氛圍下蝕刻。 針對表面的算術平均粗糙度(Ra)為2 nm以下的碳化矽基板在包含矽元素及碳元素的氛圍下進行蝕刻，藉此能夠得到具有更平坦的面之碳化矽基板。
本發明也關於一種碳化矽基板的製造方法，係包含：平坦化步驟，係將碳化矽基板的表面以算術平均粗糙度(Ra)成為100 nm以下的方式予以平坦化；以及蝕刻步驟，係在包含矽元素及碳元素的氛圍下將前述平坦化步驟後的碳化矽基板蝕刻。 針對表面的算術平均粗糙度(Ra)為100 nm以下的碳化矽基板在包含矽元素及碳元素的氛圍下進行蝕刻，藉此能夠製造應變被去除且具有極度平滑的表面之碳化矽基板。
在本發明之一較佳形態中，在前述平坦化步驟中，將碳化矽基板的表面以算術平均粗糙度(Ra)成為2 nm以下的方式予以平坦化。 針對表面的算術平均粗糙度(Ra)為2 nm以下的碳化矽基板在包含矽元素及碳元素的氛圍下進行蝕刻，藉此能夠得到具有更平坦的面之碳化矽基板。
本發明也關於一種碳化矽基板的製造方法，係包含：平坦化步驟，係使用平均研磨粒徑為10 μm以下的研磨粒來將碳化矽基板的表面予以平坦化；以及蝕刻步驟，係在包含矽元素及碳元素的氛圍下將前述平坦化步驟後的碳化矽基板蝕刻。 針對已使用平均研磨粒徑為10 μm以下的研磨粒進行過平坦的碳化矽基板在包含矽元素及碳元素的氛圍下進行蝕刻，藉此能夠製造應變被去除且具有極度平滑的表面之碳化矽基板。
在本發明之一較佳形態中，前述研磨粒之平均研磨粒徑為0.5 μm以下。 針對已使用平均研磨粒徑為0.5 μm以下的研磨粒進行過平坦的碳化矽基板在包含矽元素及碳元素的氛圍下進行蝕刻，藉此能夠得到具有更平坦的面之碳化矽基板。
在本發明之一較佳形態中，前述蝕刻步驟係包含以下步驟：使碳化矽基板與碳化矽材料相對，以在碳化矽基板與碳化矽材料之間形成有溫度梯度(temperature gradient)的方式進行加熱，藉此蝕刻前述碳化矽基板。
在本發明之一較佳形態中，前述蝕刻步驟係包含以下步驟：將導入有裂痕(crack)的碳化矽基板配置在原子數比Si／C(矽／碳)為1以下的準密閉空間內且加熱。
在本發明之一較佳形態中，在前述蝕刻步驟後不進行針對前述碳化矽基板之表面的機械加工。
在本發明之一較佳形態中，在前述蝕刻步驟後不進行：洗淨步驟，係以藥液洗淨前述碳化矽基板之表面。
在本發明之一較佳形態中，接在前述蝕刻步驟之後進行：磊晶成長步驟，係在碳化矽基板的表面形成磊晶層(epilayer)。
在本發明之一較佳形態中，前述蝕刻步驟係包含：鑄錠形成步驟，是將碳化矽單晶原基板(SIC monocrystalline raw substrate)予以蝕刻來製造碳化矽單晶種基板(seed substrate)的步驟，且接在前述蝕刻步驟之後使前述碳化矽單晶種基板結晶成長得到鑄錠。 如此，本發明係能夠應用在碳化矽鑄錠之製造。
在本發明之一較佳形態中，前述碳化矽基板為2英吋(inch)以上。 [發明功效]
根據已揭示的技術，能夠製造應變被去除且具有極度平滑的表面之碳化矽基板。 又，根據本發明，能夠削減成本高的化學機械研磨(CMP)之步驟，能夠在工業上有利地製造碳化矽器件。
在一併結合圖式及申請專利範圍時，藉由參酌以下所記載的用以實施發明的形態，能夠明瞭其他的課題、特徵及優點。
本發明是碳化矽基板的製造方法。本說明書中所稱的「碳化矽基板」之用語除了指從鑄錠切出後之所謂的「碳化矽晶圓」以外，廣泛地包含在碳化矽鑄錠的製造上所用之「碳化矽單晶種基板」、及作為比起供鑄錠形成步驟所用之「碳化矽單晶種基板」還更前階段之狀態的碳化矽單晶基板之「碳化矽單晶原基板」等。
以下，分為用以製造「碳化矽晶圓」的實施形態與用以製造「碳化矽單晶種基板」的實施形態來針對本發明進行說明。
[碳化矽晶圓的製造方法] 參照圖1來更加詳細地說明本發明之碳化矽晶圓的製造方法。於圖式中係表示較佳的實施形態。不過能夠以很多不同的形態進行實施，並不限於在本說明書中所記載的實施形態。
另外，在本發明的理解中認為與習知的碳化矽晶圓之製造步驟進行比較是有用的。因此，一邊適當地參照圖11且與習知的碳化矽晶圓的製造方法之各步驟進行比較，一邊對本發明之碳化矽晶圓的製造方法中的各步驟進行說明。
對於作為碳化矽半導體的基底(base)之碳化矽單晶來說，在2000℃以上的高溫下使原料昇華來人工地製作屬於結晶之塊的鑄錠。由於碳化矽單晶的材料物理性係被視為硬度次於金剛石及碳化硼，加上也被利用於研磨材之程度的高硬度且在化學上及熱上穩定，又具有結晶的方位、方向，因此也一併具有脆性材料(brittle material)特有之劈開性(cleavability)，是非常難以加工的材料。
為了將半導體做進去到碳化矽單晶的材料之表面，在習知上，根據切片步驟S1從單晶鑄錠切出碳化矽晶圓後，進行平坦化步驟S20。在習知方法中，作為平坦化步驟S20典型來說進行有：磨平(lapping)步驟S21，係用以使波狀起伏(undulation)平坦；粗磨削步驟S22，係用以去除加工變質層11；以及修整磨削步驟S23(圖11)。
然後，針對經過平坦化步驟S20的碳化矽晶圓，一般來說最後進行能夠實現無應變加工的化學機械研磨步驟S41，亦即進行CMP(圖11)。
將相對於此的本發明之碳化矽晶圓的製造方法之概要表示於圖1。如圖1所示般，本發明之碳化矽晶圓的製造方法係在直到成為預定的表面粗糙度為止進行了平坦化步驟之後，或者是在使用預定的粒徑以下之研磨粒進行了平坦化步驟之後，進行蝕刻步驟S31。
由於採取此種構成，在本發明中不須將磨平步驟S21、粗磨削步驟S22及修整磨削步驟S23之一連串的步驟全部進行(圖1右側)。 例如，只要能夠根據磨平步驟S21得到預定之表面粗糙度的碳化矽晶圓，則之後也可不經過粗磨削步驟S22或修整磨削步驟S23而直接進行蝕刻步驟S31。
當然也可以在將磨平步驟S21、粗磨削步驟S22及修整磨削步驟S23之一連串的步驟全部執行後進行蝕刻步驟S31。
又，不計較對碳化矽晶圓進行之加工步驟的種類，也可以是僅對具有預定之表面粗糙度的碳化矽晶圓進行蝕刻步驟S31之形態。
另外，於能夠應用本發明的碳化矽基板係無限制地包含有：具有偏離角(off angle)的基板及沒有偏離角的基板。 又，即使碳化矽基板為4H-SiC、6H-SiC、3C-SiC等任一結晶多型(crystal polymorphism)，也能無限制地應用本發明。 進一步地，應用本發明之碳化矽基板的主面(進行處理的面)可以是Si面(0001)面也可以是C面(000-1)面。
又，將在從剖面觀察已施予機械加工處理之晶圓的表面之情形下的概念圖表示於圖12。在如習知方法般經過機械加工的碳化矽晶圓10之表面通常會殘留：加工變質層11，係包含裂痕層111或應變層112，前述裂痕層111係具有多數裂痕(損傷)，前述應變層112係在晶格(crystal lattice)產生有應變。 在器件製造步驟為了不讓良率降低，必須將該加工變質層11去除。亦即，較佳為讓未導入有由表面加工所造成的裂痕或晶格應變之加工變質層11下的體層(bulk layer)12露出。 根據本發明之碳化矽晶圓的製造方法，藉由熱蝕刻將加工變質層11去除，藉此能夠讓未導入有裂痕或晶格應變之體層12露出。
以下，沿著一實施形態之步驟來對本發明之碳化矽晶圓的製造方法加以說明。
＜1＞切片步驟S1 切片步驟S1是從碳化矽鑄錠切出碳化矽晶圓的步驟。作為切片步驟S1的切片手段來說能夠例示下述方式等：多重線鋸(multi-wire saw)切斷，係藉由使複數根線來回運動來將鑄錠以預定的間隔切斷；放電加工法，係使電漿(plasma)放電間歇地產生來進行切斷；以及使用雷射的切斷，係將雷射照射／集光於鑄錠中而形成作為切斷之基點的層。
＜2＞平坦化步驟S20 如圖1所示，本發明中的平坦化步驟S20係包含：直到成為預定的粗糙度以下進行平坦化之態樣；以及使用預定的粒徑以下之研磨粒進行平坦化之態樣。這些態樣係處在彼此相關的關係。 首先，對使用研磨粒進行平坦化之形態加以說明。
(1)使用研磨粒進行平坦化之形態。 以作為研磨粒來說，能夠例示金剛石、碳化硼(B4 C)、碳化矽(SiC)、氧化鋁(Al2 O3 )等。
以作為平坦化步驟S20的平坦化手段來說，能夠例示一邊將細微的研磨粒注流(trickle flow)在平板一邊進行加工的遊離研磨粒方式(磨平研磨等)、以將研磨粒埋入於結合材(bond material)的研磨石進行加工的固定研磨粒方式(研削(grind)磨削等)。 在採用固定研磨粒方式之情形下，能夠例示使用了金剛石研磨粒的粗磨削或修整磨削。 又，在採用遊離研磨粒方式之情形下，較佳為研磨粒作為與水或分散劑(dispersant)混合而成的混合液(漿料)而滴下。 以在本步驟中所使用的加工裝置來說，能夠採用在習知的遊離研磨粒方式所使用的汎用型之加工裝置。
在平坦化步驟S20使用之研磨粒的平均研磨粒徑較佳為10 μm以下，更佳為9 μm以下，更佳為8 μm以下，更佳為7 μm以下，更佳為6 μm以下，更佳為5 μm以下，更佳為4 μm以下，更佳為3 μm以下，再更佳為2 μm以下，再更佳為1 μm以下，再更佳為0.8 μm以下，再更佳為0.6 μm以下，再更佳為0.5 μm以下，再更佳為0.4 μm以下，再更佳為0.3 μm以下。
使用具有上述數值範圍之平均研磨粒徑的研磨粒來進行平坦化步驟S20且進行蝕刻步驟S31，藉此將應變去除且能夠得到具有被平坦化至與經過化學機械研磨步驟S41後同等程度之表面的碳化矽晶圓。
特別是，藉由使用平均研磨粒徑為0.5 μm以下的研磨粒來進行平坦化步驟S20且進行蝕刻步驟S31，能夠製造具有極度平坦之表面的碳化矽晶圓。此種實施形態也能應用於量產製程。
能夠應用本發明之碳化矽基板的尺寸並無限制。能夠將本發明應用於較佳為2英吋以上，更佳為4英吋以上的碳化矽基板。 另外，在使用研磨粒將碳化矽晶圓的表面予以磨削而平坦化之情形下，在同一晶圓上有著因磨削加工位置而於平坦性產生不均的問題。該問題例如在將6英吋以上之大口徑的碳化矽晶圓予以平坦化的情形下變得顯著。 根據本發明之碳化矽晶圓，藉由後步驟之蝕刻步驟S31，能夠改正因使用研磨粒之平坦化步驟S20所產生的平坦性之不均。 也就是說，本發明在將6英吋以上，更佳為8英吋以上之大口徑的碳化矽晶圓加工的情形下是合適的。
另外，在本說明書中的說明裡，提到平均研磨粒徑時，是指以日本產業規格(JIS：Japanese Industrial Standards)R6001-2:2017為基準的平均粒子徑。
(2)直到成為預定之表面粗糙度以下進行平坦化的形態。 在平坦化步驟S20中係以算術平均粗糙度(Ra)成為以下狀態的方式進行平坦化步驟S20：較佳為100 nm以下，更佳為90 nm以下，更佳為80 nm以下，更佳為70 nm以下，更佳為60 nm以下，更佳為50 nm以下，更佳為45 nm以下，更佳為40 nm以下，更佳為35 nm以下，更佳為30 nm以下，更佳為25 nm以下，更佳為20 nm以下，更佳為18 nm以下，更佳為15 nm以下，更佳為12 nm以下，更佳為10 nm以下，更佳為9 nm以下，更佳為8 nm以下，更佳為7 nm以下，更佳為6 nm以下，更佳為5 nm以下，更佳為4 nm以下，更佳為3 nm以下，再更佳為2 nm以下，再更佳為1.5 nm以下，再更佳為1 nm以下。
以成為上述數值範圍之表面粗糙度的方式進行平坦化步驟S20且進行蝕刻步驟S31，藉此將應變去除且能夠得到具有被平坦化至與經過化學機械研磨步驟S41後同等程度之表面的碳化矽晶圓。
特別是以算術平均粗糙度(Ra)成為2 nm以下的方式進行平坦化步驟S20且進行蝕刻步驟S31，藉此能夠製造具有極度平坦之表面的碳化矽晶圓。此種實施形態也能應用於量產製程。
另外，在本說明書中的說明裡，算術平均粗糙度(Ra)是以日本產業規格(JIS)B0601-2001為基準的算術平均粗糙度。碳化矽基板之表面的算術平均粗糙度(Ra)係能夠用原子力顯微鏡(AFM：Atomic Force Microscope)或雷射顯微鏡測定。 另外，本說明書中沒特別說明地提到「算術平均粗糙度(Ra)」時，是指用AFM測定的算術平均粗糙度(Ra)。
在平坦化步驟S20中，以作為用以在碳化矽晶圓之表面實現上述數值範圍的表面粗糙度之手段來說，較佳為列舉出使用具有上述預定的平均研磨粒徑之研磨粒的方法。 又，除了使用研磨粒之形態以外，也可以藉由各種蝕刻來進行平坦化步驟S20。以作為蝕刻所致的平坦化步驟S20來說，能夠合適地例示矽蒸氣壓蝕刻等。
＜3＞洗淨步驟S51。 如圖1所示，較佳為在平坦化步驟S20之後進行洗淨步驟S51。在蝕刻步驟S31之前用洗淨步驟S51進行有機物汙染與微粒(particle)汙染之去除、氧化物層之去除、離子汙染之去除等，藉此能夠抑制異常的蝕刻產生，又能夠防止蝕刻爐的汙染。 以作為洗淨步驟S51之具體的手法來說係能夠例示RCA(Radio Corporation of America；美國無線電公司)洗淨。
＜4＞蝕刻步驟S31。 蝕刻步驟S31是將經過上述平坦化步驟S20後的碳化矽晶圓予以蝕刻之步驟。 另外，也可以對未經過平坦化步驟S20但表面粗糙度處於上述數值範圍之碳化矽晶圓進行蝕刻步驟S31。例如，在藉由切片步驟S1所得到的碳化矽晶圓之表面粗糙度處於上述數值範圍的情形下，可以不經過平坦化步驟S20地接在切片步驟S1後面進行蝕刻步驟S31。
蝕刻步驟S31是在包含矽元素及碳元素的氛圍下將碳化矽晶圓蝕刻的步驟。 更具體來說，蝕刻步驟S31是以下的步驟：使碳化矽晶圓10與碳化矽材料相對而進行加熱，將矽元素及碳元素從碳化矽晶圓10對碳化矽材料輸送而蝕刻碳化矽晶圓10。
碳化矽材料係藉由與碳化矽晶圓10相對地加熱，而由能夠從碳化矽晶圓10接收矽元素與碳元素之碳化矽所構成。例如，包含碳化矽製的容器或碳化矽製的基板(碳化矽構件)。另外，以作為碳化矽材料的結晶多型來說，也能夠採用任意的多型體(polytype)，也可以採用多晶碳化矽。
以下，以作為較佳之實施形態來說，對使用本體容器20之形態進行說明，該本體容器20係以能夠收容碳化矽晶圓10且本體容器20自身作為碳化矽材料而運作的方式所構成。
首先，對能夠實現蝕刻步驟S31之裝置構成進行說明。 如圖2所示，用於蝕刻步驟S31的蝕刻裝置係具備：本體容器20，係能夠收容碳化矽晶圓10，且藉由加熱使包含矽元素的氣相種之蒸氣壓及包含碳元素的氣相種之蒸氣壓在內部空間產生；以及加熱爐30，係收容該本體容器20，且以使包含矽元素的氣相種之蒸氣壓在內部空間產生並且形成有溫度梯度的方式進行加熱。 又，本體容器20係具有：蝕刻空間X1，係在碳化矽晶圓10被配置於溫度梯度之高溫側的狀態下，藉由使被配置於溫度梯度之低溫側的本體容器20之一部分與碳化矽晶圓10相對而形成。
在本說明書中的說明裡，將碳化矽晶圓10之製作半導體元件那面(具體來說是堆積磊晶層之面)稱作主面101，將與該主面101相對的面稱作背面102。又，將主面101及背面102合起來稱作表面，將貫通主面101與背面102的方向稱作表背方向。
另外，以作為主面101來說，能夠例示從(0001)面或(000-1)面設置了數度(例如0.4°至8°)的偏離角的表面(另外，在本說明書中，於密勒指數(Miller index)的標記中，「-」係意味著附在緊接在-後面之指數的桿(bar))。
本體容器20只要是能夠收容碳化矽晶圓10且在加熱處理時使包含矽元素的氣相種之蒸氣壓及包含碳元素的氣相種之蒸氣壓在內部空間產生之構成即可。例如，本體容器20係由包含多晶碳化矽之材料所構成。在本實施形態中，本體容器20的全體係由多晶碳化矽所構成。藉由加熱由此種材料所構成的本體容器20，能夠使包含矽元素的氣相種之蒸氣壓及包含碳元素的氣相種之蒸氣壓產生。
亦即，加熱處理過的本體容器20內之環境較期望為包含矽元素的氣相種及包含碳元素的氣相種之混合系的蒸氣壓環境。以作為該包含矽元素的氣相種來說，能夠例示Si、Si2 、Si3 、Si2 C、SiC2 、SiC。又，以作為該包含碳元素的氣相種來說，能夠例示Si2 C、SiC2 、SiC、C。亦即，成為SiC系氣體存在於本體容器20內的狀態。
又，在本體容器20之加熱處理時，只要是使包含矽元素的氣相種之蒸氣壓及包含碳元素的氣相種之蒸氣壓在內部空間產生的構成，則能夠採用該構成。例如，能夠表示多晶碳化矽已在內面的一部分露出之構成、或在本體容器20內分開配置多晶碳化矽之構成等。
如圖3所示，本體容器20是具備能夠互相地嵌合的上容器21與下容器22之嵌合容器。於上容器21與下容器22的嵌合部係形成有微小的間隙23，且構成為能夠從該間隙23進行本體容器20內的排氣(抽真空)。
藉由此種構成，較佳為於本體容器20的內部形成有準密閉空間。另外，本說明書中的「準密閉空間」係指以下的空間：容器內能夠抽真空，也能夠將在容器內產生的蒸氣之至少一部分予以封入。
本體容器20係具有：蝕刻空間X1，係在碳化矽晶圓10被配置於溫度梯度之高溫側的狀態下，藉由使被配置於溫度梯度之低溫側的本體容器20之一部分與碳化矽晶圓10相對而形成。亦即，藉由設於加熱爐30之溫度梯度，至少本體容器20的一部分(例如下容器22之底面)變得比碳化矽晶圓10還低溫，藉此形成蝕刻空間X1。
蝕刻空間X1是把設於碳化矽晶圓10與本體容器20之間的溫度差作為驅動力，來將碳化矽晶圓10的表面之矽原子及碳原子對本體容器20輸送的空間。 例如，在將碳化矽晶圓10之主面101(或者是背面102)的溫度與相對於該碳化矽晶圓10之主面101之下容器22的底面之溫度予以比較時，以主面101側的溫度變高且下容器22之底面側的溫度變低的方式配置碳化矽晶圓10(參照圖4)。如此地形成在主面101與下容器22的底面之間設定了溫度差之空間(蝕刻空間X1)，藉此能夠把溫度差作為驅動力來將主面101之矽原子及碳原子對下容器22的底面輸送。
本體容器20也可以具有被設置於碳化矽晶圓10與本體容器20之間的基板保持具24。 本實施形態之加熱爐30是以形成以下的溫度梯度之方式進行加熱的構成：俾使溫度從本體容器20的上容器21朝向下容器22而下降。因此，藉由在碳化矽晶圓10與下容器22之間設置能夠將碳化矽晶圓10予以保持的基板保持具24，能夠在碳化矽晶圓10與下容器22之間形成蝕刻空間X1。
基板保持具24只要是能夠將碳化矽晶圓10的至少一部分保持在本體容器20之中空部位的構成即可。例如，1點支持、3點支持、將外周緣予以支持的構成、將一部分予以挾持的構成等，只要是慣用的支持機構則當然能夠採用。以作為該基板保持具24的材料來說，能夠採用碳化矽材料、高熔點金屬材料。
另外，也可以因應加熱爐30之溫度梯度的方向而不設置基板保持具24。例如，在加熱爐30形成使溫度從下容器22朝向上容器21而下降的溫度梯度之情形下，也可以在下容器22的底面(不設置基板保持具24地)配置碳化矽晶圓10。
如圖2所示，加熱爐30係具備：主加熱室31，係能夠將被處理物(碳化矽晶圓10等)加熱到1000℃以上至2300℃以下的溫度；預備加熱室32，係能夠將被處理物預備加熱到500℃以上的溫度；高熔點容器40，係能夠將本體容器20予以收容；以及移動機構33(移動台)，係能夠將該高熔點容器40從預備加熱室32往主加熱室31移動。
主加熱室31係在俯視剖視觀看時形成為正六角形，且於主加熱室31的內側配置有高熔點容器40。 於主加熱室31的內部係具備有加熱單元(heater)34(網目加熱器(mesh heater))。又，於主加熱室31的側壁及／或天花板係固定有多層熱反射金屬板(未圖示)。該多層熱反射金屬板係以使加熱單元34的熱朝向主加熱室31的大致中央部反射的方式所構成。
藉此，在主加熱室31內，以將收容有被處理物之高熔點容器40予以包圍的方式配置加熱單元34，進一步地在高熔點容器40的外側配置多層熱反射金屬板，藉此能夠升溫到1000℃以上至2300℃以下的溫度。 另外，以作為加熱單元34來說，能夠使用例如電阻加熱式的加熱器或高頻率感應加熱式的加熱器。
又，加熱單元34也可以採用能夠在高熔點容器40內形成溫度梯度之構成。例如，加熱單元34也可以在上側(或者是下側)配置多個加熱器地構成。又，加熱單元34也可以用寬度隨著朝向上側(或者是下側)而變大的方式構成。或者是，加熱單元34也可以用能夠隨著朝向上側(或者是下側)而將所供給的電力放大的方式構成。
又，於主加熱室31係連接有：真空形成用閥35，係進行主加熱室31內的排氣；惰性氣體注入用閥36，係對主加熱室31內導入惰性氣體；以及真空計37，係測定主加熱室31內的真空度。
真空形成用閥35係與將主加熱室31內予以排氣並抽真空的抽真空泵連接(未圖示)。藉由該真空形成用閥35及抽真空泵，主加熱室31內的真空度係能夠調整至例如10 Pa以下，更佳為1 Pa以下，再更佳為10-3 Pa以下。以作為該抽真空泵來說，能夠例示渦輪分子泵(turbomolecular pump)。
惰性氣體注入用閥36係與惰性氣體供給源連接(未圖示)。藉由該惰性氣體注入用閥36及惰性氣體供給源，能夠以10-5 Pa至10000 Pa的範圍對主加熱室31內導入惰性氣體。以作為該惰性氣體來說，能夠選擇Ar、He、N2 等。
預備加熱室32係與主加熱室31連接，且藉由移動機構33構成為能夠移動高熔點容器40。另外，以本實施形態之預備加熱室32來說，以能夠藉由主加熱室31之加熱單元34的餘熱而升溫的方式所構成。例如，在將主加熱室31升溫到2000℃之情形下，預備加熱室32係被升溫到1000℃左右，能夠進行被處理物(碳化矽晶圓10、本體容器20、高熔點容器40等)的脫氣處理。
移動機構33係構成為能夠載置高熔點容器40而在主加熱室31與預備加熱室32之間移動。由該移動機構33所進行的主加熱室31與預備加熱室32之間的搬運以最短1分鐘左右完成，因此能夠實現1 ℃至1000 ℃／min的升溫／降溫。 由於如此地進行急速升溫及急速降溫，因此能夠觀察升溫中及降溫中的不具有低溫成長歷程之表面形狀，而這在習知的裝置上是困難的。 又，在圖2中雖將預備加熱室32配置在主加熱室31的下方，但也可不限於此地配置於任意方向。
又，本實施形態之移動機構33是載置高熔點容器40的移動台。讓微小的熱從該移動台與高熔點容器40的接觸部散逸。藉此，能夠在高熔點容器40內形成溫度梯度。
在本實施形態之加熱爐30中，由於高熔點容器40的底部與移動台接觸，因此以溫度從高熔點容器40的上容器41朝向下容器42而下降的方式設有溫度梯度。 另外，該溫度梯度的方向能夠藉由將移動台與高熔點容器40之接觸部的位置予以變更來設定成任意的方向。例如，在對移動台採用垂吊式等而將接觸部設於高熔點容器40的天花板之情形下，熱會往上方向散逸。因此對溫度梯度來說，以溫度從高熔點容器40的上容器41朝向下容器42而上升的方式設有溫度梯度。另外，該溫度梯度較佳為沿著碳化矽晶圓10的表背方向所形成。 又，也可以如上述般，藉由加熱單元34的構成來形成溫度梯度。
本實施形態之加熱爐30內的包含矽元素的氣相種之蒸氣壓環境係使用高熔點容器40及矽蒸氣供給源44來形成。例如，只要是能夠在本體容器20的周圍形成包含矽元素的氣相種之蒸氣壓環境的方法，則能夠在蝕刻裝置中採用。
高熔點容器40係包含高熔點材料而構成。例如，能夠例示：屬於泛用耐熱構件的碳；屬於高熔點金屬的W、Re、Os、Ta、Mo；屬於碳化物的Ta9 C8 、HfC、TaC、NbC、ZrC、Ta2 C、TiC、WC、MoC；屬於氮化物的HfN、TaN、BN、Ta2 N、ZrN、TiN；屬於硼化物的HfB2 、TaB2 、ZrB2 、NB2 、TiB2 ；多晶碳化矽等。
該高熔點容器40與本體容器20同樣地是具備能夠互相地嵌合的上容器41與下容器42的嵌合容器，且構成為能夠將本體容器20予以收容。於上容器41與下容器42的嵌合部係形成有微小的間隙43，且構成為能夠從該間隙43進行高熔點容器40內的排氣(抽真空)。
高熔點容器40係具有：矽蒸氣供給源44，係能夠對高熔點容器40內供給包含矽元素的氣相種之蒸氣壓。矽蒸氣供給源44只要是在加熱處理時使矽蒸氣在高熔點容器40內產生的構成即可，能夠例示例如固體的矽(單晶矽片或矽粉末等的矽丸(Si pellet))或矽化合物。
在蝕刻裝置中，採用碳化鉭(TaC)作為高熔點容器40的材料，且採用矽化鉭(tantalum silicide)作為矽蒸氣供給源44。亦即，如圖3所示般構成為：於高熔點容器40的內側形成有矽化鉭層，於加熱處理時包含矽元素的氣相種之蒸氣壓從矽化鉭層對容器內供給，藉此形成矽蒸氣壓環境。 除此之外，只要是在加熱處理時於高熔點容器40內形成包含矽元素的氣相種之蒸氣壓的構成則能夠採用。
根據上述蝕刻裝置，成為以下的構成：具備本體容器20與加熱爐30，且本體容器20具有蝕刻空間X1；該本體容器20係收容碳化矽晶圓10，且藉由加熱使包含矽元素的氣相種之蒸氣壓及包含碳元素的氣相種之蒸氣壓在內部空間產生；該加熱爐30係收容本體容器20，以使包含矽元素的氣相種之蒸氣壓在內部空間產生並且形成有溫度梯度的方式進行加熱；該蝕刻空間X1係在碳化矽晶圓10被配置於溫度梯度之高溫側的狀態下，藉由使被配置於溫度梯度之低溫側的本體容器20之一部分與碳化矽晶圓10相對而形成。
藉由這樣的構成，在碳化矽晶圓10與本體容器20之間能夠形成近熱平衡狀態，且在本體容器20內能夠形成包含矽元素的氣相種之蒸氣壓及包含碳元素的氣相種之蒸氣壓(Si、Si2 、Si3 、Si2 C、SiC2 、SiC等之氣相種的分壓)環境。在這樣的環境下，將加熱爐30的溫度梯度作為驅動力而引起質量的輸送，其結果為碳化矽晶圓10被蝕刻且被平坦化。
又，藉由在包含矽元素的氣相種之蒸氣壓環境(例如矽蒸氣壓環境)下加熱本體容器20，能夠抑制包含矽元素的氣相種被從本體容器20內排氣的情形。亦即，使本體容器20內之包含矽元素的氣相種之蒸氣壓與本體容器20外之包含矽元素的氣相種之蒸氣壓平衡，藉此能夠維持本體容器20內的環境。
又，根據上述蝕刻裝置，本體容器20係由多晶碳化矽所構成。藉由設為此種構成，在使用加熱爐30將本體容器20予以加熱時，能夠僅使包含矽元素的氣相種之蒸氣壓及包含碳元素的氣相種之蒸氣壓在本體容器20內產生。
如圖3及圖4所示，本實施形態之蝕刻步驟S31係將碳化矽晶圓10收容在使包含矽元素的氣相種之蒸氣壓及包含碳元素的氣相種之蒸氣壓在內部空間產生的本體容器20之內部，且以在包含矽元素的氣相種之蒸氣壓的環境下形成有溫度梯度的方式將本體容器20加熱，藉此蝕刻碳化矽晶圓10。
圖4是將蝕刻機構之概要予以表示的說明圖。將配置了碳化矽晶圓10的本體容器20以1400℃以上至2300℃以下的溫度範圍加熱，藉此持續地進行以下1)至5)的反應，結果認定蝕刻有在進行。
1)　SiC(s)→Si(v)+C(s) 2)　2C(s)+Si(v)→SiC2 (v) 3)　C(s)+2Si(v)→Si2 C(v) 4)　Si(v)+SiC2 (v)→2SiC(s) 5)　Si2 C(v)→Si(v)+SiC(s)
1)的說明：碳化矽晶圓10(SiC(s))被加熱，藉此矽原子(Si(v))因熱分解而從碳化矽晶圓10的表面脫離(矽原子昇華步驟)。 2)及3)的說明：藉著矽原子(Si(v))脫離而殘留在碳化矽晶圓10的表面的碳(C(s))係與本體容器20內的矽蒸氣(Si(v))反應，藉此成為Si2 C或者是SiC2 等而從碳化矽晶圓10的表面昇華(碳原子昇華步驟)。 4)及5)的說明：已昇華的Si2 C或者是SiC2 等係藉由溫度梯度而到達本體容器20內的底面(多晶碳化矽)且成長。
亦即，蝕刻步驟S31係具有：矽原子昇華步驟，係使矽原子從碳化矽晶圓10的表面熱昇華；以及碳原子昇華步驟，係使殘留於碳化矽晶圓10之表面的碳原子與本體容器20內的矽蒸氣反應，藉此使碳原子從碳化矽晶圓10的表面昇華。
另外，也可以在將碳化矽晶圓10以外的矽元素供給源或碳元素供給源配置於本體容器20之內部的狀態下進行蝕刻步驟S31。就算讓碳化矽晶圓10以外的矽元素供給源／碳元素供給源存在也沒什麼特別的問題。
又，在碳化矽晶圓10具有裂痕(裂痕層111)之情形下，較佳為將碳化矽晶圓10配置在原子數比Si／C為1以下的準密閉空間進行加熱。例如，將滿足化學計量比1：1之碳化矽晶圓10與滿足化學計量比1：1之碳化矽材料配置在滿足化學計量比1：1之碳化矽製的容器(本體容器20)內之情形下，本體容器20內的原子數比Si／C係成為1。又，也可以配置碳蒸氣供給源(碳丸等)而將原子數比Si／C設為1以下。 藉由在此種環境下蝕刻碳化矽晶圓10，能夠高速地去除裂痕(裂痕層111)。
另外，該裂痕及裂痕層111的有無以及深度係與算術平均粗糙度(Ra)有相關關係。亦即，具有裂痕之碳化矽晶圓10的表面之算術平均粗糙度(Ra)的值為10 nm以上，或者是15 nm以上，或者是20 nm以上，或者是25 nm以上，或者是30 nm以上，或者是35 nm以上，或者是40 nm以上。
又，蝕刻步驟S31係使被配置於溫度梯度之高溫側的碳化矽晶圓10與被配置於溫度梯度之低溫側的本體容器20之一部分相對以進行蝕刻。 亦即，使碳化矽晶圓10的主面101與溫度比該碳化矽晶圓10的主面101還低的本體容器20的底面相對地配置，藉此在它們之間形成蝕刻空間X1。在該蝕刻空間X1中，將加熱爐30形成的溫度梯度作為驅動力而引起質量的輸送，結果能夠將碳化矽晶圓10蝕刻。
在蝕刻步驟S31中的蝕刻溫度較佳為以1400℃至2300℃的範圍設定，更佳為以1600℃至2000℃的範圍設定。
在蝕刻步驟S31中的蝕刻速度係能夠藉由上述溫度區域來控制，能夠在0.001 μm／min至2 μm／min的範圍選擇。
只要是能夠去除碳化矽基板的應變且能夠將碳化矽基板的表面設成預定的表面粗糙度以下，在蝕刻步驟S31中的蝕刻量並不特別限定。
能夠用以下的手法來評價是否藉由蝕刻步驟S31去除了碳化矽基板的應變。 藉由與作為基準之基準晶格進行比較，能夠求得碳化矽基板的應變(更具體來說是晶格應變)。能夠使用例如SEM-EBSD法來作為測定該晶格應變的手段。SEM-EBSD法是能夠在掃描式電子顯微鏡(SEM)之中基於藉由電子線背向散射所得的菊池線(Kikuchi lines)繞射圖形而測定微小區域之應變的手法(EBSD)。在該手法中，將作為基準之基準晶格的繞射圖形與已測定之晶格的繞射圖形予以比較，藉此能夠求得晶格應變量。
以作為基準晶格來說，例如將基準點設定在被認為不產生晶格應變的區域。通常，確定說法是藉由機械加工所導入之加工變質層的深度成為10 μm左右。因此，在被認為是比加工變質層還足夠深之深度20 μm至35 μm左右的位置設定基準點即可。
接下來，將該基準點上的晶格之繞射圖形與用奈米等級(nanometer order)的間距(pitch)所測定之各測定區域的晶格之繞射圖形予以比較。藉此，能夠算出針對基準點之各測定區域的晶格應變量。
又，以作為基準晶格來說，表示了將被認為不產生晶格應變的基準點予以設定之情形，不過將單晶碳化矽之理想晶格作為基準的情形、將佔據測定區域面內的大多數(例如過半數以上)之晶格作為基準的情形當然也是可行的。
藉由該SEM-EBSD法測定晶格應變是否存在，藉此能夠判斷有無加工變質層。亦即，由於在導入有藉由機械加工所導入之損傷、潛傷、應變等加工傷害之情形下晶格應變會在碳化矽基板產生，故藉由SEM-EBSD法觀察應力。
又，藉由蝕刻步驟S31所應達成的碳化矽基板之「預定的表面粗糙度」以作為算術平均粗糙度(Ra)來說，較佳為60 nm以下，更佳為50 nm以下，更佳為40 nm以下，更佳為30 nm以下，更佳為20 nm以下，更佳為10 nm以下，再更佳為5 nm以下，再更佳為4 nm以下，再更佳為3 nm以下，再更佳為2 nm以下。
如上所述，只要能夠去除碳化矽基板的應變且能夠達成上述數值範圍之表面粗糙度的話蝕刻量雖不特別限定，不過具體來說較佳為0.5 μm以上，更佳為0.6 μm以上，更佳為0.7 μm以上，更佳為0.8 μm以上，更佳為0.9 μm以上，再更佳為1 μm以上，再更佳為2 μm以上，再更佳為3 μm以上。
在蝕刻步驟S31中的蝕刻時間係能夠以成為所期望之蝕刻量的方式設定成任意的時間。例如，在蝕刻速度為1 μm／min時欲將蝕刻量設成1 μm之情形下，蝕刻時間係成為1分鐘。
在蝕刻步驟S31中的溫度梯度於蝕刻空間X1中係以0.1℃／mm至5℃／mm的範圍所設定。
＜5＞蝕刻步驟S31之後的步驟。 經過蝕刻步驟S31的碳化矽晶圓係應變被減低且具有極度平滑的表面。 因此，能夠設成在蝕刻步驟S31之後不再次進行某些機械加工的形態。以作為機械加工來說能夠列舉化學機械研磨(CMP)等。
在包含CMP之機械加工中，伴隨著加工的損傷(裂痕)、應變等在碳化矽晶圓的表面產生的情形不少。在蝕刻步驟S31之後不進行機械加工，藉此能夠提供更高品質的碳化矽晶圓。
又，在習知上，進行了包含化學機械研磨步驟S41之鏡面研磨步驟S40後，為了將殘留在碳化矽晶圓之表面的細微的粒子去除，進行洗淨步驟S52。一般來說進行RCA洗淨以作為洗淨方法(圖11)。 另一方面，在不是藉由鏡面研磨步驟S40而是藉由蝕刻步驟S31來實現應變去除與極度平滑之表面的本發明中，應該由洗淨步驟S52去除的殘留異物在蝕刻步驟S31之後不會產生。因此，在蝕刻步驟S31之後也可以不進行洗淨步驟S52(圖1)。
如上所述，在本發明中，能夠藉由蝕刻步驟S31得到具有可供磊晶成長所用之表面的碳化矽晶圓。 因此，從工作量削減的觀點來看，設成接在蝕刻步驟S31之後進行於碳化矽晶圓的表面形成磊晶層之磊晶成長步驟S61的形態是有效的。
以作為在蝕刻步驟S31之後進行的磊晶成長步驟S61之手法來說，即使是周知的任意手法也能夠採用。 例如，以作為磊晶成長的手段來說，能夠使用CVD法、PVE法或者是LPE法。在此CVD法係指化學氣相沉積(Chemical Vapor Deposition)法，PVE法係指昇華磊晶術(Physical Vapor Epitaxy)法，LPE法係指液相磊晶術(Liquid Phase Epitaxy)法。
[碳化矽單晶種基板的製造方法] 本發明係能夠應用在碳化矽單晶種基板之製造上。將在碳化矽單晶種基板之製造上應用本發明的情形下的一實施形態表示於圖5。
如圖5所示，在本實施形態中，針對碳化矽單晶原基板直到成為預定的表面粗糙度為止進行了平坦化步驟之後，或者是在使用預定的粒徑以下之研磨粒進行了平坦化步驟S20之後，進行蝕刻步驟S31。 關於平坦化步驟S20與蝕刻步驟S31之具體態樣，上述碳化矽晶圓的製造方法之說明是妥當的。
在本實施形態中係包含：鑄錠形成步驟S62，係使藉由蝕刻步驟S31所得的碳化矽單晶種基板結晶成長且得到鑄錠。 關於鑄錠形成步驟S62的具體態樣，能夠不特別限制地採用周知的鑄錠形成手段，例如能夠列舉昇華法、CVD法、氣體成長法。
可以將如此得到的碳化矽鑄錠作為原料供切片步驟S1所用，且藉由圖1所示的實施形態來製造碳化矽晶圓。
[實施例] ＜1＞樣本的製作(平坦化步驟)。 準備已被施予鏡面加工且潛傷等缺陷已被去除的碳化矽基板。 針對該碳化矽基板，使用平均研磨粒徑15 μm、10 μm、1 μm或0.3 μm的金剛石研磨粒，以固定研磨粒方式擬似地進行平坦化，且分別設成樣本1至樣本4。
測定樣本1至樣本4的算術平均粗糙度(Ra)。另外，對樣本1使用雷射顯微鏡，對樣本2至樣本4使用AFM來測定算術平均粗糙度(Ra)。 針對樣本1至樣本4，將用於製作上的研磨粒之平均研磨粒徑及算術平均粗糙度(Ra)彙整在以下的表1。另外，針對算術平均粗糙度(Ra)將小數點第1位四捨五入後的值示於表中。
[表1]
樣本編號 1 2 3 4
使用的研磨粒之平均研磨粒徑(μm) 15 10 1 0.3
算術平均粗糙度(Ra) (nm) 1100 53 17 1
＜2＞蝕刻步驟。
將以下的本體容器20、高熔點容器40還有樣本1至樣本4(碳化矽晶圓10)以成為圖2及圖3所示之構成的方式進行配置。
[本體容器20] 材料：多晶碳化矽。 容器尺寸：直徑60 mm × 高度4 mm。 基板保持具24的材料：單晶碳化矽。 碳化矽晶圓10與本體容器20之底面的距離：2mm。
[高熔點容器40] 材料：TaC。 容器尺寸：直徑160 mm × 高度60 mm。 矽蒸氣供給源44(矽化合物)：TaSi2 。
[蝕刻步驟] 將用上述條件配置的樣本1至樣本4以溫度梯度為1℃／mm、主加熱室真空度為10-5 Pa的條件進行加熱處理。 另外，針對各個樣本基於條件A與條件B兩個條件進行試驗；該條件A係在本體容器20之內部配置作為矽蒸氣供給源之單晶矽片來進行蝕刻；該條件B係不配置單晶矽片地進行蝕刻。
亦即，條件A是在原子數比Si／C超過1的準密閉空間配置碳化矽晶圓10而加熱之條件，條件B是在原子數比Si／C為1以下的準密閉空間配置碳化矽晶圓10而加熱之條件。
蝕刻係分別針對加熱溫度1500℃、1600℃、1700℃、1800℃及1900℃進行，且以蝕刻量不同的複數個條件進行。另外，能夠藉由變更加熱時間來調整蝕刻量。
＜3＞評價。 ＜3-1＞由SEM-EBSD法所為的應變測定。
用SEM-EBSD法觀察了存在於蝕刻步驟之前後的樣本1至樣本4中的應變。由SEM-EBSD法所為的應變測定係使用掃描式電子顯微鏡，針對樣本1至樣本4將碳化矽基板劈開之剖面用以下的條件進行。 SEM裝置：Zeiss公司製Merline。 EBSD解析：TSL Solutions公司製OIM(Orientation Imaging Microscopy；定向成像顯微鏡法)結晶方位解析裝置。 加速電壓：15 kV。 探測器(probe)電流：15 nA。 階(step)尺寸：200 nm。 基準點R的深度：20 μm。
測定的結果，於蝕刻步驟前的樣本1至樣本4有觀察到應變。這是由樣本製作中進行過的擬似的平坦化步驟所導入之晶格應變，可知具有加工變質層。另外，都觀測到壓縮應力。具體來說，於樣本1係觀察到深度5 μm的應變，於樣本3係觀察到深度3 μm的應變，於樣本4係觀察到深度1 μm的應變。 另一方面，於蝕刻後的樣本1至樣本4中沒觀察到應變。此結果表示藉由蝕刻步驟去除了加工變質層的情形。
將蝕刻前後的樣本1之碳化矽基板的剖面SEM-EBSD成像影像表示於圖6。圖6中的(a)是樣本1之蝕刻前的剖面SEM-EBSD成像影像。可知在該蝕刻前，將應變從影像的黑白對比(black-white contrast)導入至深度5 μm的位置為止。圖6中的(b)是蝕刻後之剖面SEM-EBSD成像影像。在該蝕刻後，沒觀察到如蝕刻前般的黑白對比。亦即，如圖6所示，在蝕刻步驟前雖導入有深度5 μm的應變，不過能夠藉由蝕刻將該應變去除。
＜3-2＞由SEM所為的表面之評價。 用SEM觀察了蝕刻步驟前後的樣本1至樣本4的表面。將蝕刻步驟前以條件A(溫度1800℃)蝕刻了3.08 μm後的樣本1至樣本4之碳化矽基板的表面之SEM影像(倍率3000倍)以及以條件B(溫度1800℃)蝕刻了5 μm後的樣本1至樣本4之碳化矽基板的表面之SEM影像(倍率3000倍)表示於圖7。
如圖7所示，即使以條件A及條件B的任一條件蝕刻樣本1後，表面依舊有顯著的凹凸留著。 另一方面，如圖7所示，在樣本2至樣本4中，能夠藉由蝕刻達成極度平滑的表面狀態，沒觀察到如樣本1般的顯著的凹凸。
在樣本3中，用條件B進行了蝕刻後，觀察到些微的坑(pit)(以白箭頭表示的地方)。但是，在樣本4中，即使是由條件B所致的蝕刻也觀察不到坑，可知得到更平滑的表面。
＜3-3＞算術平均粗糙度(Ra)與蝕刻量的關係。 針對以上述各種條件蝕刻了的樣本1、3、4的碳化矽基板測定了蝕刻量與算術平均粗糙度(Ra)。另外，對樣本1使用雷射顯微鏡且對樣本3、4使用AFM來測定算術平均粗糙度(Ra)。將蝕刻前後的算術平均粗糙度(Ra)及蝕刻量作圖於圖上。 將樣本1的結果表示於圖8，將樣本3的結果表示於圖9，將樣本4的結果表示於圖10。另外，在表示各個結果的圖表上將在上述＜3-1＞測定的應變之深度用黑箭頭表示。
如圖8所示，關於以平均研磨粒徑15 μm的研磨粒加工過的樣本1(初期的算術平均粗糙度(Ra)為約1100 nm)之碳化矽基板，即使蝕刻得很深也沒有算術平均粗糙度(Ra)低於60 nm的情形。特別是，關於用條件B蝕刻過的碳化矽基板，連表面粗糙度伴隨蝕刻量的增加而增大的區域都觀察到。 該結果表示：樣本1的碳化矽基板能夠藉由蝕刻將應變去除，另一方面沒有到實現極度平滑的表面的地步。
另一方面，關於以平均研磨粒徑1 μm的研磨粒加工過的樣本3(初期的算術平均粗糙度(Ra)為約17 nm)之碳化矽基板，算術平均粗糙度(Ra)在蝕刻量1000 nm附近低於5 nm(圖9)。 進一步地，可知如果使蝕刻進行到於蝕刻前已存在之應變的深度以上的話，能夠將算術平均粗糙度(Ra)減低到2 nm以下(圖9)。
進一步地，在蝕刻以平均研磨粒徑0.3 μm的研磨粒加工過的樣本4(初期的算術平均粗糙度(Ra)為約0.5 nm)之碳化矽基板時，能夠確認到形成有算術平均粗糙度(Ra)為2 nm以下且進一步為1 nm以下的極度平坦的表面(圖10)。
又，根據圖8可知，在作為具有裂痕之碳化矽晶圓10的樣本1中，到去除加工變質層的5 μm地點為止，條件B的蝕刻速度比條件A的蝕刻速度還快。 因此，在蝕刻具有裂痕之碳化矽晶圓10的情形下，藉由包含將碳化矽晶圓10配置在原子數比Si／C為1以下的準密閉空間而加熱的步驟(條件B)，能夠高速地進行蝕刻。 具體來說，在蝕刻具有裂痕之碳化矽晶圓10的情形下，首先以條件B蝕刻，之後以條件A蝕刻等，能夠縮短碳化矽晶圓10之蝕刻步驟的時間。
＜4＞總結。 以上的結果表示：針對碳化矽基板，在直到表面的算術平均粗糙度(Ra)成為100 nm以下為止進行了平坦化步驟之後或者是在使用平均研磨粒徑為10 μm以下之研磨粒進行了平坦化步驟之後在包含矽元素及碳元素之氛圍下進行蝕刻，藉此能夠將應變去除且得到具有極度平滑的表面之碳化矽基板。如此所得到的碳化矽基板即使不進一步地進行CMP等的機械加工，也能夠供磊晶成長步驟所用。
10:碳化矽基板(碳化矽晶圓) 11:加工變質層 12:體層 20:本體容器 21,41:上容器 22,42:下容器 23,43:間隙 24:基板保持具 30:加熱爐 31:主加熱室 32:預備加熱室 33:移動機構(移動台) 34:加熱單元 35:真空形成用閥 36:惰性氣體注入用閥 37:真空計 40:高熔點容器 44:矽蒸氣供給源 101:主面 102:背面 111:裂痕層 112:應變層 S1:切片步驟 S20:平坦化步驟 S21:磨平步驟 S22:粗磨削步驟 S23:修整磨削步驟 S31:蝕刻步驟 S40:鏡面研磨步驟 S41:化學機械研磨步驟 S51,S52:洗淨步驟 S61:磊晶成長步驟 S62:鑄錠形成步驟 X1:蝕刻空間
[圖1]是表示一實施形態之碳化矽基板的製造步驟之概略圖。 [圖2]是一實施形態之碳化矽基板的製造裝置之說明圖。 [圖3]是一實施形態之本體容器與高熔點容器的概略圖。 [圖4]是表示蝕刻步驟中的蝕刻之概要的說明圖。 [圖5]是表示將本發明應用在碳化矽鑄錠的製造上之情形的一實施形態之概略圖。 [圖6]是試驗例中的蝕刻前後之樣本1的剖面SEM(Scanning Electron Microscope；掃描式電子顯微鏡)-EBSD(Electron Back Scattering Diffraction；背向散射電子繞射技術)成像影像。 [圖7]係表示試驗例中的蝕刻前後之樣本1至樣本4的表面SEM像(倍率3000倍)。上段是蝕刻前的初期狀態之表面，中段是根據條件A進行了蝕刻後之表面，下段是根據條件B進行了蝕刻後之表面。 [圖8]是表示試驗例中的樣本1之結果的圖表(graph)。縱軸係表示算術平均粗糙度(Ra)，橫軸係表示蝕刻量。在各作圖(plot)附近所示的溫度係表示蝕刻步驟中的加熱溫度。圖中的黑色箭頭係表示存在於蝕刻前的碳化矽基板之應變的深度。 [圖9]是表示試驗例中的樣本3之結果的圖表。縱軸係表示算術平均粗糙度(Ra)，橫軸係表示蝕刻量。在各作圖附近所示的溫度係表示蝕刻步驟中的加熱溫度。圖中的黑色箭頭係表示存在於蝕刻前的碳化矽基板之應變的深度。 [圖10]是表示試驗例中的樣本4之結果的圖表。縱軸係表示算術平均粗糙度(Ra)，橫軸係表示蝕刻量。在各作圖附近所示的溫度係表示蝕刻步驟中的加熱溫度。圖中的黑色箭頭係表示存在於蝕刻前的碳化矽基板之應變的深度。 [圖11]是表示習知的碳化矽基板的製造步驟之說明圖。 [圖12]是在從剖面觀察已施予一般的機械加工處理之碳化矽基板的表面之情形下的概念圖。
S1:切片步驟
S20:平坦化步驟
S21:磨平步驟
S22:粗磨削步驟
S23:修整磨削步驟
S31:蝕刻步驟
S51:洗淨步驟
S61:磊晶成長步驟

Claims (13)

  1. 一種碳化矽基板的製造方法，係包含： 蝕刻步驟，係將表面的算術平均粗糙度為100 nm以下的碳化矽基板在包含矽元素及碳元素的氛圍下蝕刻。
  2. 一種碳化矽基板的製造方法，係包含： 蝕刻步驟，係將表面的算術平均粗糙度為2 nm以下的碳化矽基板在包含矽元素及碳元素的氛圍下蝕刻。
  3. 一種碳化矽基板的製造方法，係包含： 平坦化步驟，係將碳化矽基板的表面以算術平均粗糙度成為100 nm以下的方式予以平坦化；以及 蝕刻步驟，係在包含矽元素及碳元素的氛圍下將前述平坦化步驟後的碳化矽基板蝕刻。
  4. 如請求項3所記載之碳化矽基板的製造方法，其中在前述平坦化步驟中，將碳化矽基板的表面以算術平均粗糙度成為2 nm以下的方式予以平坦化。
  5. 一種碳化矽基板的製造方法，係包含： 平坦化步驟，係使用平均研磨粒徑為10 μm以下的研磨粒來將碳化矽基板的表面予以平坦化；以及 蝕刻步驟，係在包含矽元素及碳元素的氛圍下將前述平坦化步驟後的碳化矽基板蝕刻。
  6. 如請求項5所記載之碳化矽基板的製造方法，其中前述研磨粒之平均研磨粒徑為0.5 μm以下。
  7. 如請求項1至6中任一項所記載之碳化矽基板的製造方法，其中前述蝕刻步驟係包含以下步驟： 使前述碳化矽基板與碳化矽材料相對，以在前述碳化矽基板與前述碳化矽材料之間形成有溫度梯度的方式進行加熱，藉此蝕刻前述碳化矽基板。
  8. 如請求項1至6中任一項所記載之碳化矽基板的製造方法，其中前述蝕刻步驟係包含以下步驟：將導入有裂痕的碳化矽基板配置在原子數比矽／碳為1以下的準密閉空間內且加熱。
  9. 如請求項1至6中任一項所記載之碳化矽基板的製造方法，其中在前述蝕刻步驟後不進行針對前述碳化矽基板之表面的機械加工。
  10. 如請求項1至6中任一項所記載之碳化矽基板的製造方法，其中在前述蝕刻步驟後不進行洗淨步驟。
  11. 如請求項1至6中任一項所記載之碳化矽基板的製造方法，其中接在前述蝕刻步驟之後進行：磊晶成長步驟，係在碳化矽基板的表面形成磊晶層。
  12. 如請求項1至6中任一項所記載之碳化矽基板的製造方法，其中前述蝕刻步驟係包含：鑄錠形成步驟，是將碳化矽單晶原基板予以蝕刻來製造碳化矽單晶種基板的步驟，且接在前述蝕刻步驟之後使前述碳化矽單晶種基板結晶成長得到鑄錠。
  13. 如請求項1至6中任一項所記載之碳化矽基板的製造方法，其中前述碳化矽基板為2英吋以上。
TW109126626A 2019-08-06 2020-08-06 碳化矽基板的製造方法 TW202113954A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-144449 2019-08-06
JP2019144449 2019-08-06

Publications (1)

Publication Number Publication Date
TW202113954A true TW202113954A (zh) 2021-04-01

Family

ID=74502982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126626A TW202113954A (zh) 2019-08-06 2020-08-06 碳化矽基板的製造方法

Country Status (6)

Country Link
US (1) US20220285502A1 (zh)
EP (1) EP4012080A4 (zh)
JP (1) JP7274154B2 (zh)
CN (1) CN114303232A (zh)
TW (1) TW202113954A (zh)
WO (1) WO2021025077A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344152A1 (en) * 2019-09-27 2022-10-27 Kwansei Gakuin Educational Foundation Method for manufacturing sic substrate
JP7287588B1 (ja) 2022-06-02 2023-06-06 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP7245586B1 (ja) 2022-06-02 2023-03-24 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP7435880B2 (ja) 2023-03-09 2024-02-21 株式会社レゾナック ｎ型ＳｉＣ単結晶基板及びＳｉＣエピタキシャルウェハ
CN117066978B (zh) * 2023-10-16 2024-01-05 天通控股股份有限公司 一种钽酸锂键合晶片的减薄方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4391047B2 (ja) * 2001-08-28 2009-12-24 独立行政法人産業技術総合研究所 低欠陥の単結晶の成長方法及び成長装置
JP5152887B2 (ja) * 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5213095B2 (ja) * 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
US8872189B2 (en) * 2011-08-05 2014-10-28 Sumitomo Electric Industries, Ltd. Substrate, semiconductor device, and method of manufacturing the same
CN104981892A (zh) * 2013-06-04 2015-10-14 新日铁住金株式会社 外延碳化硅晶片用碳化硅单晶基板的制造方法以及外延碳化硅晶片用碳化硅单晶基板
JP6106535B2 (ja) 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
WO2015151413A1 (ja) * 2014-03-31 2015-10-08 東洋炭素株式会社 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法
JP6751874B2 (ja) * 2014-11-18 2020-09-09 東洋炭素株式会社 ＳｉＣ基板のエッチング方法
JP2017065986A (ja) * 2015-09-30 2017-04-06 新日鐵住金株式会社 低抵抗率炭化珪素単結晶基板の製造方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
US11359307B2 (en) * 2016-04-28 2022-06-14 Kwansei Gakuin Educational Foundation Vapour-phase epitaxial growth method, and method for producing substrate equipped with epitaxial layer
US11339498B2 (en) * 2016-12-20 2022-05-24 Senic Inc. Method for growing single crystal silicon carbide ingot having large diameter
JP2018158858A (ja) * 2017-03-22 2018-10-11 日本電信電話株式会社 結晶成長方法および装置
WO2020022391A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
TW202007801A (zh) * 2018-07-25 2020-02-16 日商東洋炭素股份有限公司 ＳｉＣ晶圓之製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法

Also Published As

Publication number Publication date
US20220285502A1 (en) 2022-09-08
EP4012080A4 (en) 2023-11-08
EP4012080A1 (en) 2022-06-15
CN114303232A (zh) 2022-04-08
JPWO2021025077A1 (zh) 2021-02-11
WO2021025077A1 (ja) 2021-02-11
JP7274154B2 (ja) 2023-05-16

Similar Documents

Publication Publication Date Title
TW202113954A (zh) 碳化矽基板的製造方法
JP7278550B2 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
WO2021025085A1 (ja) ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法
TWI824118B (zh) 碳化矽磊晶基板、碳化矽磊晶基板的製造方法以及碳化矽磊晶基板的製造裝置
JP2011222750A (ja) 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ
JP4494856B2 (ja) 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法
CN114423889A (zh) SiC单晶的制造方法、SiC单晶的制造装置以及SiC单晶晶片
US20220344152A1 (en) Method for manufacturing sic substrate
JP2020015645A (ja) ＳｉＣウェハの製造方法
WO2020218482A1 (ja) ＳｉＣ基板の製造方法、その製造装置、及び、エピタキシャル成長方法
WO2021025086A1 (ja) ＳｉＣ基板の製造方法
CN113322520A (zh) 晶片及其制造方法
TWI833919B (zh) 碳化矽基板、碳化矽基板的製造方法、碳化矽基板的製造裝置以及降低碳化矽基板的加工變質層的方法
WO2020179794A1 (ja) ＳｉＣ基板の製造方法及びその製造装置及びＳｉＣ基板の加工変質層を低減する方法
JP2020015646A (ja) ＳｉＣウェハの製造方法
JP2011051861A (ja) ＡｌＮ単結晶の製造方法および種基板
US20220372653A1 (en) Method for reducing structural damage to the surface of monocrystalline aluminium-nitride substrates, and monocrystalline aluminium-nitride substrates that can be produced by a method of this type