WO2021025077A1 - ＳｉＣ基板の製造方法 - Google Patents

ＳｉＣ基板の製造方法 Download PDF

Info

Publication number
WO2021025077A1
WO2021025077A1 PCT/JP2020/030067 JP2020030067W WO2021025077A1 WO 2021025077 A1 WO2021025077 A1 WO 2021025077A1 JP 2020030067 W JP2020030067 W JP 2020030067W WO 2021025077 A1 WO2021025077 A1 WO 2021025077A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic
etching
sic substrate
less
manufacturing
Prior art date
Application number
PCT/JP2020/030067
Other languages
English (en)
French (fr)
Inventor
正武 長屋
忠昭 金子
Original Assignee
株式会社デンソー
学校法人関西学院
豊田通商株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー, 学校法人関西学院, 豊田通商株式会社 filed Critical 株式会社デンソー
Priority to EP20849859.2A priority Critical patent/EP4012080A4/en
Priority to US17/632,727 priority patent/US20220285502A1/en
Priority to JP2021537355A priority patent/JP7274154B2/ja
Priority to CN202080055185.XA priority patent/CN114303232A/zh
Publication of WO2021025077A1 publication Critical patent/WO2021025077A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Definitions

  • the present invention relates to a method for manufacturing a SiC substrate.
  • Silicon carbide (SiC) wafers are formed by slicing SiC single crystal ingots.
  • a surface layer hereinafter, referred to as a processed alteration layer
  • distortions and scratches of crystals introduced at the time of slicing.
  • machining has been performed in order to remove this processing alteration layer and obtain an epiready SiC substrate capable of epitaxial growth for manufacturing a SiC device.
  • This machining includes a rough grinding process using abrasive grains such as diamond, a finish grinding process using abrasive grains having a smaller particle size than the abrasive grains used in the rough grinding process, and the mechanical action of the polishing pad.
  • CMP chemical mechanical polishing
  • CMP chemical mechanical polishing
  • the problem to be solved by the present invention is to provide a new technique for manufacturing a SiC substrate, which can remove distortion and realize a flat surface as flat as when CMP is performed. To do.
  • the present invention which solves the above problems, is a method for manufacturing a SiC substrate, which comprises an etching step of etching a SiC substrate having a surface arithmetic mean roughness (Ra) of 100 nm or less in an atmosphere containing Si element and C element. is there.
  • etching a SiC substrate having a surface arithmetic mean roughness (Ra) of 100 nm or less in an atmosphere containing Si element and C element distortion is removed and it is extremely smooth (smooth without unevenness). It is possible to manufacture a SiC substrate having a smooth surface.
  • a preferred embodiment of the present invention includes an etching step of etching a SiC substrate having a surface arithmetic mean roughness (Ra) of 2 nm or less in an atmosphere containing Si element and C element.
  • a SiC substrate having a flatter surface can be obtained by etching a SiC substrate having a surface arithmetic mean roughness (Ra) of 2 nm or less in an atmosphere containing Si element and C element.
  • the present invention presents a flattening step of flattening the surface of a SiC substrate so that the arithmetic average roughness (Ra) is 100 nm or less, and the SiC substrate after the flattening step in an atmosphere containing Si element and C element. It also relates to an etching step of etching and a method of manufacturing a SiC substrate including.
  • a SiC substrate having an arithmetic average roughness (Ra) of 100 nm or less on the surface is etched in an atmosphere containing Si element and C element to remove distortion and have an extremely smooth surface. Can be manufactured.
  • the surface of the SiC substrate is flattened so that the arithmetic mean roughness (Ra) is 2 nm or less.
  • a SiC substrate having a flatter surface can be obtained by etching a SiC substrate having a surface arithmetic mean roughness (Ra) of 2 nm or less in an atmosphere containing Si element and C element.
  • the present invention has a flattening step of flattening the surface of a SiC substrate using abrasive grains having an average abrasive particle size of 10 ⁇ m or less, and etching the SiC substrate after the flattening step in an atmosphere containing Si element and C element. It also relates to an etching step to be performed and a method for manufacturing a SiC substrate including. By etching a flat SiC substrate with abrasive grains having an average abrasive particle size of 10 ⁇ m or less in an atmosphere containing Si element and C element, distortion is removed and SiC having an extremely smooth surface is obtained. Substrates can be manufactured.
  • the average abrasive particle size of the abrasive grains is 0.5 ⁇ m or less.
  • a SiC substrate having a flatter surface can be obtained by etching a flat SiC substrate using abrasive grains having an average abrasive particle size of 0.5 ⁇ m or less in an atmosphere containing Si element and C element. Can be done.
  • the etching step etches the SiC substrate by making the SiC substrate and the SiC material relative to each other and heating the SiC substrate so that a temperature gradient is formed between the SiC substrate and the SiC material. Including an etching process to be performed.
  • the etching step includes a step of arranging and heating a cracked SiC substrate in a semi-closed space having an atomic number ratio of Si / C of 1 or less.
  • the surface of the SiC substrate is not machined after the etching step.
  • the cleaning step of cleaning the surface of the SiC substrate with a liquid agent is not performed after the etching step.
  • the etching step is followed by an epitaxial growth step of forming an epi layer on the surface of the SiC substrate.
  • the etching step is a step of etching a SiC single crystal original substrate to produce a SiC single crystal seed substrate, and following the etching step, the SiC single crystal seed substrate is crystal-grown to grow an ingot. Includes an ingot forming step to obtain.
  • the present invention can be applied to the production of SiC ingots.
  • the SiC substrate is 2 inches or more.
  • the upper row is the initial state before etching
  • the middle row is the surface after etching under condition A
  • the lower row is the surface after etching under condition B.
  • the vertical axis shows the arithmetic mean roughness (Ra), and the horizontal axis shows the etching amount.
  • the temperature shown in the vicinity of each plot indicates the heating temperature in the etching process.
  • the black arrow in the figure indicates the depth of distortion existing on the SiC substrate before etching.
  • the vertical axis shows the arithmetic mean roughness (Ra), and the horizontal axis shows the etching amount.
  • the temperature shown in the vicinity of each plot indicates the heating temperature in the etching process.
  • the black arrow in the figure indicates the depth of distortion existing on the SiC substrate before etching. It is a graph which shows the result of the sample 4 in a test example. The vertical axis shows the arithmetic mean roughness (Ra), and the horizontal axis shows the etching amount.
  • the temperature shown in the vicinity of each plot indicates the heating temperature in the etching process.
  • the black arrow in the figure indicates the depth of distortion existing on the SiC substrate before etching. It is explanatory drawing which shows the manufacturing process of the conventional SiC substrate. It is a conceptual diagram when the surface of the SiC substrate which has been subjected to the general machining process is observed from the cross section.
  • the present invention is a method for manufacturing a SiC substrate.
  • SiC substrate as used herein includes a so-called “SiC wafer” after being cut out from an ingot, a “SiC single crystal seed substrate” used for manufacturing a SiC ingot, and an ingot forming step. It broadly includes “SiC single crystal original substrate” which is a SiC single crystal substrate in a state prior to the "SiC single crystal seed substrate” to be used in the above.
  • the raw material is sublimated at a high temperature of 2000 ° C. or higher to artificially make an ingot that is a mass of crystals.
  • the material properties of SiC single crystals are considered to be the second hardest after diamond and boron carbide, and they have a crystal orientation and direction in addition to being highly hard and chemically and thermally stable enough to be used as an abrasive. Therefore, it is a very difficult material to process because it also has the cleavage property peculiar to a brittle material.
  • the SiC wafer that has undergone the flattening step S20 is generally subjected to a chemical mechanical polishing step S41, that is, CMP (Chemical Mechanical Polishing) that can finally realize distortion-free processing (FIG. 11). ..
  • CMP Chemical Mechanical Polishing
  • FIG. 1 shows an outline of the method for manufacturing the SiC wafer of the present invention.
  • Etching step S31 is performed.
  • the etching step S31 may be performed without going through the rough grinding step S22 and the finish grinding step S23.
  • the etching step S31 may be performed after all the series of steps of the wrapping step S21, the rough grinding step S22, and the finish grinding step S23 are executed.
  • the etching step S31 may be simply performed on the SiC wafer having a predetermined surface roughness.
  • the SiC substrate to which the present invention can be applied includes, without limitation, those having an off-angle and those having no off-angle. Further, the present invention can be applied without limitation regardless of which crystal polymorphism the SiC substrate is, such as 4H-SiC, 6H-SiC, 3C-SiC and the like. Further, the main surface (surface to be processed) of the SiC substrate to which the present invention is applied may be a Si surface (0001) surface or a C surface (000-1) surface.
  • FIG. 12 shows a conceptual diagram when the surface of the machined wafer is observed from a cross section.
  • a processed alteration layer 11 including a crack layer 111 having a large number of cracks (scratches) and a strain layer 112 in which the crystal lattice is distorted remains on the surface of the SiC wafer 10 that has undergone machining as in the conventional method.
  • a processed alteration layer 11 including a crack layer 111 having a large number of cracks (scratches) and a strain layer 112 in which the crystal lattice is distorted remains. Is normal.
  • the bulk layer 12 in which cracks and lattice strains are not introduced can be exposed by removing the work-altered layer 11 by thermal etching.
  • Slicing step S1 is a step of cutting out a SiC wafer from a SiC ingot.
  • Slicing means in the slicing step S1 include a multi-wire saw cutting method in which an ingot is cut at predetermined intervals by reciprocating a plurality of wires, an electric discharge machining method in which plasma discharge is intermittently generated to cut the ingot, and an ingot. For example, cutting using a laser that irradiates and condenses a laser to form a layer serving as a base point for cutting.
  • abrasive grains include diamond, boron carbide (B 4 C), silicon carbide (SiC), and alumina (Al 2 O 3 ).
  • the size of the SiC substrate to which the present invention can be applied there is no limit to the size of the SiC substrate to which the present invention can be applied.
  • the present invention can be applied to a SiC substrate of preferably 2 inches or more, more preferably 4 inches or more.
  • a SiC wafer When the surface of a SiC wafer is ground and flattened by using abrasive grains, there is a problem that the flatness varies depending on the grinding position on the same wafer. This problem becomes remarkable when flattening a SiC wafer having a large diameter of 6 inches or more, for example.
  • the etching step S31 in the subsequent step can correct the variation in flatness caused by the flattening step S20 using abrasive grains. That is, the present invention is suitable for processing a large-diameter SiC wafer of 6 inches or more, more preferably 8 inches or more.
  • the arithmetic mean roughness (Ra) is preferably 100 nm or less, more preferably 90 nm or less, more preferably 80 nm or less, and more preferably. Is 70 nm or less, more preferably 60 nm or less, more preferably 50 nm or less, more preferably 45 nm or less, more preferably 40 nm or less, more preferably 35 nm or less, more preferably 30 nm or less, more preferably 25 nm or less, more preferably 20 nm or less.
  • the flattening step S20 is performed so that the thickness is more preferably 5 nm or less, more preferably 4 nm or less, more preferably 3 nm or less, still more preferably 2 nm or less, still more preferably 1.5 nm or less, still more preferably 1 nm or less.
  • a SiC wafer having an extremely flat surface can be manufactured.
  • Such embodiments are also applicable to mass production processes.
  • the arithmetic mean roughness (Ra) is an arithmetic mean roughness conforming to Japanese Industrial Standards (JIS) B0601-2001.
  • the arithmetic mean roughness (Ra) of the surface of the SiC substrate can be measured by an atomic force microscope (AFM: Atomic Force Microscope) or a laser microscope.
  • AFM Atomic Force Microscope
  • the term "arithmetic mean roughness (Ra)" without particular description means the arithmetic mean roughness (Ra) measured by AFM.
  • the flattening step S20 as a means for realizing the surface roughness in the above numerical range on the surface of the SiC wafer, preferably, a method using the abrasive grains having the above-mentioned predetermined average abrasive particle size is mentioned. Further, in addition to the form using abrasive grains, the flattening step S20 may be performed by various etchings. As the flattening step S20 by etching, Si vapor pressure etching or the like can be preferably exemplified.
  • Cleaning step S51 As shown in FIG. 1, it is preferable to perform the cleaning step S51 after the flattening step S20. By removing organic matter contamination and particle contamination, removing oxide layer, removing ion contamination, etc. in the cleaning step S51 before the etching step S31, it is possible to suppress the occurrence of abnormal etching, and the etching furnace. Can prevent contamination. As a specific method of the cleaning step S51, RCA cleaning can be exemplified.
  • the etching step S31 is a step of etching the SiC wafer after the above-mentioned flattening step S20. Although the flattening step S20 has not been performed, the etching step S31 may be performed on the SiC wafer whose surface roughness is in the above-mentioned numerical range. For example, when the surface roughness of the SiC wafer obtained in the slicing step S1 is within the above-mentioned numerical range, the etching step S31 may be performed after the slicing step S1 without going through the flattening step S20.
  • the etching step S31 is a step of etching a SiC wafer in an atmosphere containing Si element and C element. More specifically, the etching step S31 is a step of heating the SiC wafer 10 and the SiC material relative to each other, transporting the SiC element and the C element from the SiC wafer 10 to the SiC material, and etching the SiC wafer 10. is there.
  • the SiC material is composed of SiC elements capable of receiving Si elements and C elements from the SiC wafer 10 by heating them relative to the SiC wafer 10.
  • it includes a container made of SiC and a substrate made of SiC (SiC member).
  • SiC member As the crystal polymorph of the SiC material, any polytype can be adopted, and polycrystalline SiC may be adopted.
  • main body container 20 capable of accommodating the SiC wafer 10 and being configured to act as the SiC material itself will be described.
  • the etching apparatus for the etching step S31 can accommodate the SiC wafer 10 and generates the vapor pressure of the vapor phase species containing Si element and the vapor phase species containing C element in the internal space by heating. It is provided with a main body container 20 for etching, and a heating furnace 30 for accommodating the main body container 20 and heating the vapor pressure of a gas phase species containing a Si element in an internal space so as to form a temperature gradient.
  • the main body container 20 is formed by facing a part of the main body container 20 arranged on the low temperature side of the temperature gradient and the SiC wafer 10 in a state where the SiC wafer 10 is arranged on the high temperature side of the temperature gradient. It has an etching space X1 to be formed.
  • the surface of the SiC wafer 10 on which the semiconductor element is formed (specifically, the surface on which the epi layer is deposited) is referred to as the main surface 101, and the surface facing the main surface 101 is referred to as the back surface 102. Further, the main surface 101 and the back surface 102 are collectively referred to as a front surface, and the direction of penetrating the main surface 101 and the back surface 102 is referred to as a front and back direction.
  • the main body container 20 may be capable of accommodating the SiC wafer 10 and may have a configuration in which the vapor pressure of the vapor phase species containing Si element and the vapor pressure species containing C element is generated in the internal space during the heat treatment.
  • the main body container 20 is made of a material containing polycrystalline SiC.
  • the entire main body container 20 is made of polycrystalline SiC.
  • the main body container 20 is a fitting container including an upper container 21 and a lower container 22 that can be fitted to each other.
  • a minute gap 23 is formed in the fitting portion between the upper container 21 and the lower container 22, and the inside of the main container 20 can be exhausted (evacuated) from the gap 23.
  • a semi-closed space is formed inside the main container 20.
  • the term "quasi-closed space” as used herein refers to a space in which the inside of the container can be evacuated, but at least a part of the vapor generated in the container can be confined.
  • the etching space X1 is a space for transporting Si atoms and C atoms on the surface of the SiC wafer 10 to the main container 20 by using a temperature difference provided between the SiC wafer 10 and the main container 20 as a driving force. For example, when comparing the temperature of the main surface 101 (or the back surface 102) of the SiC wafer 10 with the temperature of the bottom surface of the lower container 22 facing the main surface 101, the temperature on the main surface 101 side is high and the lower container The SiC wafer 10 is arranged so that the temperature on the bottom surface side of 22 becomes low (see FIG. 4).
  • the Si atoms and C atoms of the main surface 101 are generated by using the temperature difference as a driving force. It can be transported to the bottom surface of the lower container 22.
  • the main body container 20 may have a substrate holder 24 provided between the SiC wafer 10 and the main body container 20.
  • the heating furnace 30 according to the present embodiment is configured to heat so as to form a temperature gradient so that the temperature decreases from the upper container 21 to the lower container 22 of the main container 20. Therefore, by providing the substrate holder 24 capable of holding the SiC wafer 10 between the SiC wafer 10 and the lower container 22, an etching space X1 can be formed between the SiC wafer 10 and the lower container 22.
  • the substrate holder 24 may have a structure capable of holding at least a part of the SiC wafer 10 in the hollow of the main body container 20.
  • any conventional support means such as one-point support, three-point support, a configuration for supporting the outer peripheral edge, or a configuration for sandwiching a part thereof can be naturally adopted.
  • the substrate holder 24 may not be provided depending on the direction of the temperature gradient of the heating furnace 30.
  • the heating furnace 30 forms a temperature gradient so that the temperature decreases from the lower container 22 toward the upper container 21, the SiC wafer 10 is arranged on the bottom surface of the lower container 22 (without providing the substrate holder 24). You may.
  • the heating furnace 30 includes a main heating chamber 31 capable of heating an object to be processed (SiC wafer 10 or the like) to a temperature of 1000 ° C. or higher and 2300 ° C. or lower, and an object to be processed at 500 ° C. or higher.
  • a preheating chamber 32 capable of preheating to the same temperature
  • a refractory container 40 capable of accommodating the main body container 20
  • a moving means 33 capable of moving the refractory container 40 from the preheating chamber 32 to the main heating chamber 31. The stand) and.
  • the heating chamber 31 is formed in a regular hexagonal shape in a plan sectional view, and the melting point container 40 is arranged inside the heating chamber 31.
  • a heating heater 34 (mesh heater) is provided inside the heating chamber 31.
  • a multilayer heat-reflecting metal plate is fixed to the side wall or ceiling of the heating chamber 31 (not shown). The multilayer heat-reflecting metal plate is configured to reflect the heat of the heating heater 34 toward the substantially central portion of the main heating chamber 31.
  • the heating heater 34 is arranged so as to surround the melting point container 40 in which the object to be processed is housed, and further, the multilayer heat-reflecting metal plate is arranged outside the heating heater 34, whereby 1000 ° C.
  • the temperature can be raised to 2300 ° C. or lower.
  • a resistance heating type heater or a high frequency induction heating type heater can be used as the heating heater 34.
  • the heating heater 34 may adopt a configuration capable of forming a temperature gradient in the melting point container 40.
  • the heating heater 34 may be configured so that many heaters are arranged on the upper side (or lower side). Further, the heating heater 34 may be configured so that the width increases toward the upper side (or the lower side). Alternatively, the heating heater 34 may be configured so that the electric power supplied can be increased toward the upper side (or the lower side).
  • a vacuum forming valve 35 for exhausting the inside of the main heating chamber 31, an inert gas injection valve 36 for introducing an inert gas into the main heating chamber 31, and the main heating chamber 31
  • a vacuum gauge 37 for measuring the degree of vacuum inside is connected.
  • the vacuum forming valve 35 is connected to a vacuum drawing pump that exhausts the inside of the main heating chamber 31 to create a vacuum (not shown). With the vacuum forming valve 35 and the vacuum pulling pump, the degree of vacuum in the heating chamber 31 can be adjusted to, for example, 10 Pa or less, more preferably 1 Pa or less, still more preferably 10-3 Pa or less. As this evacuation pump, a turbo molecular pump can be exemplified.
  • the Inert gas injection valve 36 is connected to the Inactive gas supply source (not shown). With the inert gas injection valve 36 and the inert gas supply source, the inert gas can be introduced into the heating chamber 31 in the range of 10-5 to 10000 Pa. As the inert gas, Ar, He, N 2, or the like can be selected.
  • the preheating chamber 32 is connected to the main heating chamber 31, and is configured so that the melting point container 40 can be moved by the moving means 33.
  • the preheating chamber 32 of the present embodiment is configured so that the temperature can be raised by the residual heat of the heating heater 34 of the main heating chamber 31. For example, when the temperature of the main heating chamber 31 is raised to 2000 ° C., the temperature of the preheating chamber 32 is raised to about 1000 ° C., and the object to be treated (SiC wafer 10, main body container 20, high melting point container 40, etc.) is removed. Gas treatment can be performed.
  • the moving means 33 is configured to be movable between the main heating chamber 31 and the preheating chamber 32 on which the melting point container 40 is placed. Since the transfer between the main heating chamber 31 and the preheating chamber 32 by the moving means 33 is completed in about 1 minute at the shortest, the temperature can be raised or lowered at 1 to 1000 ° C./min. Since the rapid temperature rise and the rapid temperature decrease can be performed in this way, it is possible to observe a surface shape having no history of low temperature growth during temperature rise and temperature reduction, which was difficult with conventional devices. Further, in FIG. 2, the preheating chamber 32 is arranged below the main heating chamber 31, but the present invention is not limited to this, and the preheating chamber 32 may be arranged in any direction.
  • the moving means 33 is a moving table on which the high melting point container 40 is placed. A small amount of heat is released from the contact portion between the moving table and the melting point container 40. As a result, a temperature gradient can be formed in the high melting point container 40.
  • a temperature gradient is provided so that the temperature decreases from the upper container 41 to the lower container 42 of the melting point container 40. ..
  • the direction of this temperature gradient can be set to any direction by changing the position of the contact portion between the moving table and the melting point container 40.
  • the temperature gradient is provided so that the temperature rises from the upper container 41 of the high melting point container 40 toward the lower container 42. It is desirable that this temperature gradient is formed along the front and back directions of the SiC wafer 10. Further, as described above, a temperature gradient may be formed depending on the configuration of the heating heater 34.
  • the vapor pressure environment of the vapor phase species containing the Si element in the heating furnace 30 according to the present embodiment is formed by using the high melting point container 40 and the Si steam supply source 44.
  • any method capable of forming a vapor pressure environment of a vapor phase species containing a Si element around the main body container 20 can be adopted in an etching apparatus.
  • the melting point container 40 is configured to include a melting point material.
  • a general purpose heat-resistant member C, W is a refractory metal, Re, Os, Ta, Mo , Ta 9 C 8 is a carbide, HfC, TaC, NbC, ZrC , Ta 2 C, TiC, WC, MoC, a nitride HfN, TaN, BN, Ta 2 N, ZrN, TiN, HfB 2, TaB 2, ZrB 2, NB 2, TiB 2 is a boride, it can be exemplified polycrystalline SiC.
  • the high melting point container 40 is a fitting container including an upper container 41 and a lower container 42 that can be fitted to each other, and is configured to be able to accommodate the main body container 20.
  • a minute gap 43 is formed in the fitting portion between the upper container 41 and the lower container 42, and the inside of the high melting point container 40 can be exhausted (evacuated) from the gap 43.
  • the high melting point container 40 has a Si steam supply source 44 capable of supplying the vapor pressure of a vapor phase species containing a Si element in the high melting point container 40.
  • the Si vapor supply source 44 may be configured to generate Si vapor in the melting point container 40 during heat treatment, and examples thereof include solid Si (Si pellets such as single crystal Si pieces and Si powder) and Si compounds. can do.
  • TaC is used as the material of the melting point container 40
  • tantalum Silicide is used as the Si steam supply source 44. That is, as shown in FIG. 3, a tantalum silicide layer is formed inside the melting point container 40, and the vapor pressure of a vapor phase species containing a Si element is supplied from the tantalum silicide layer to the inside of the container during heat treatment.
  • the main body container 20 and the main body container 20 that accommodate the SiC wafer 10 and generate the vapor pressure of the vapor phase species containing Si element and the vapor phase species containing C element in the internal space by heating are provided.
  • the main body container 20 includes a heating furnace 30 for accommodating and heating the vapor pressure of the vapor phase species containing Si element in the internal space and heating so as to form a temperature gradient.
  • the main body container 20 has a high temperature gradient of the SiC wafer. It has a configuration having an etching space X1 formed by facing a part of the main body container 20 arranged on the low temperature side of the temperature gradient and the SiC wafer 10 in a state of being arranged on the side.
  • a near-heat equilibrium state can be formed between the SiC wafer 10 and the main body container 20, and the vapor pressure of the vapor phase species containing Si element and the vapor phase species containing C element in the main body container 20.
  • An environment can be formed. In such an environment, mass transport occurs using the temperature gradient of the heating furnace 30 as a driving force, and as a result, the SiC wafer 10 is etched and flattened.
  • the gas phase species containing a Si element is exhausted from the inside of the main body container 20. Can be suppressed. That is, the environment inside the main body container 20 is maintained by balancing the vapor pressure of the vapor phase species containing the Si element inside the main body container 20 and the vapor pressure of the gas phase species containing the Si element outside the main body container 20. be able to.
  • the main body container 20 is made of polycrystalline SiC. With such a configuration, when the main body container 20 is heated by using the heating furnace 30, only the vapor pressures of the vapor phase species containing Si element and the vapor phase species containing C element are generated in the main body container 20. Can be made to.
  • the etching step S31 may be performed in a state where a Si element supply source other than the SiC wafer 10 or a C element supply source is arranged inside the main body container 20. There is no particular problem even if a Si element supply source / C element supply source other than the SiC wafer 10 is present.
  • the SiC wafer 10 When the SiC wafer 10 has cracks (crack layer 111), it is preferable to place the SiC wafer 10 in a semi-closed space having an atomic number ratio of 1 or less and heat it.
  • a SiC wafer 10 having a chemical ratio of 1: 1 and a SiC material having a chemical ratio of 1: 1 are contained in a SiC container (main body container 20) having a chemical ratio of 1: 1.
  • the atomic number ratio Si / C in the main body container 20 is 1.
  • a C steam supply source C pellet or the like
  • the presence / absence and depth of the crack and the crack layer 111 have a correlation with the arithmetic mean roughness (Ra). That is, the value of the arithmetic mean roughness (Ra) of the surface of the SiC wafer 10 having cracks is 10 nm or more, or 15 nm or more, or 20 nm or more, or 25 nm or more, or 30 nm or more, or It is 35 nm or more, or 40 nm or more.
  • the SiC wafer 10 arranged on the high temperature side of the temperature gradient and a part of the main body container 20 arranged on the low temperature side of the temperature gradient are etched so as to face each other. That is, by arranging the main surface 101 of the SiC wafer 10 and the bottom surface of the main body container 20 having a temperature lower than the main surface 101 so as to face each other, an etching space X1 is formed between them. In this etching space X1, mass is transported by using the temperature gradient formed by the heating furnace 30 as a driving force, and as a result, the SiC wafer 10 can be etched.
  • the etching temperature in the etching step S31 is preferably set in the range of 1400 to 2300 ° C, and more preferably set in the range of 1600 to 2000 ° C.
  • the etching rate in the etching step S31 can be controlled by the above temperature range and can be selected in the range of 0.001 to 2 ⁇ m / min.
  • the etching amount in the etching step S31 is not particularly limited as long as the distortion of the SiC substrate can be removed and the surface of the SiC substrate can be made to have a predetermined surface roughness or less.
  • the strain of the SiC substrate (more specifically, the lattice strain) can be obtained by comparing it with the reference crystal lattice as a reference.
  • the SEM-EBSD method is a method (Electron Back Scattering Diffraction) that enables strain measurement in a minute region based on the Kikuchi line diffraction pattern obtained by electron backscattering in a scanning electron microscope (SEM). : EBSD).
  • the amount of lattice strain can be obtained by comparing the diffraction pattern of the reference crystal lattice as a reference with the diffraction pattern of the measured crystal lattice.
  • a reference point is set in a region where lattice distortion is not considered to occur.
  • the depth of the processing alteration layer introduced by machining is about 10 ⁇ m. Therefore, the reference point may be set at a position having a depth of about 20 to 35 ⁇ m, which is considered to be sufficiently deeper than the work-altered layer.
  • the diffraction pattern of the crystal lattice at this reference point is compared with the diffraction pattern of the crystal lattice in each measurement region measured at a pitch on the order of nanometers. As a result, the amount of lattice strain in each measurement region with respect to the reference point can be calculated.
  • a SiC wafer having a surface capable of being subjected to epitaxial growth can be obtained by the etching step S31. Therefore, it is effective from the viewpoint of reducing man-hours to perform the epitaxial growth step S61 for forming an epi layer on the surface of the SiC wafer after the etching step S31.
  • Sample preparation flattening process
  • a SiC substrate was prepared, which was mirror-finished and had defects such as latent scratches removed.
  • Diamond abrasive grains having an average abrasive particle size of 15 ⁇ m, 10 ⁇ m, 1 ⁇ m, or 0.3 ⁇ m were used on the SiC substrate in a pseudo-flattened manner by a fixed abrasive grain method to prepare Samples 1 to 4, respectively.
  • the following main body container 20, melting point container 40, and samples 1 to 4 (SiC wafer 10) were arranged so as to have the configurations shown in FIGS. 2 and 3.
  • condition A is a condition in which the SiC wafer 10 is placed and heated in a semi-closed space having an atomic number ratio Si / C of more than 1
  • condition B is a condition in which the SiC wafer 10 is placed in a semi-closed space having an atomic number ratio Si / C of 1 or less. It is a condition that the SiC wafer 10 is arranged and heated.
  • Etching was performed at heating temperatures of 1500 ° C, 1600 ° C, 1700 ° C, 1800 ° C and 1900 ° C, respectively, under a plurality of conditions in which the etching amount was different.
  • the etching amount can be adjusted by changing the heating time.
  • FIG. 7 shows the SEM on the surface of the SiC substrate of Samples 1 to 4 before the etching step, after etching by 3.08 ⁇ m under condition A (temperature 1800 ° C.), and after etching by 5 ⁇ m under condition B (temperature 1800 ° C.). The image (magnification 3000 times) is shown.
  • sample 3 After etching under condition B, a slight pit (the part indicated by the white arrow) was observed. However, in sample 4, it was found that no pits were observed even by etching under condition B, and a smoother surface could be obtained.
  • the etching amount and the arithmetic mean roughness (Ra) were measured for the SiC substrates of Samples 1, 3 and 4 etched under the various conditions described above.
  • the arithmetic mean roughness (Ra) was measured using a laser microscope for sample 1 and AFM for samples 3 and 4.
  • Arithmetic mean roughness (Ra) and etching amount before and after etching were plotted on a graph.
  • the result of sample 1 is shown in FIG. 8, the result of sample 3 is shown in FIG. 9, and the result of sample 4 is shown in FIG. In the graph showing each result, the depth of distortion measured in ⁇ 3-1> is indicated by a black arrow.
  • the SiC substrate of sample 1 (initial arithmetic average roughness (Ra) of about 1100 nm) processed with abrasive grains having an average abrasive particle size of 15 ⁇ m is subjected to deep arithmetic mean roughness (arithmetic mean roughness (Ra)).
  • Ra did not fall below 60 nm.
  • the SiC substrate etched under condition B even a region where the surface roughness increases as the etching amount increases was observed. This result shows that the SiC substrate of Sample 1 can remove the strain by etching, but does not realize an extremely smooth surface.
  • the arithmetic average roughness (Ra) is 5 nm at an etching amount of around 1000 nm.
  • the arithmetic mean roughness (Ra) can be reduced to 2 nm or less by advancing the etching beyond the strain depth that existed before the etching (FIG. 9).
  • the etching rate of the condition B is faster than the etching rate of the condition A up to the 5 ⁇ m point where the processed alteration layer is removed. .. Therefore, when etching the SiC wafer 10 having cracks, a step (condition B) of arranging the SiC wafer 10 in a semi-closed space where the atomic number ratio Si / C is 1 or less and heating it is included. Therefore, etching can be performed at high speed. Specifically, when etching the SiC wafer 10 having cracks, the time required for the etching process of the SiC wafer 10 can be shortened by first etching under condition B and then etching under condition A.
  • SiC substrate SiC wafer
  • Main surface 11 Processed alteration layer 111 Crack layer 112 Strain layer 12 Bulk layer 20
  • Main body container 24 Substrate holder 30 Heating furnace 40 High melting point container 44

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

歪みを除去し、かつ、ＣＭＰを行った場合と同程度の平坦面を実現できる、ＳｉＣ基板を製造するための新規の技術を提供すること。 表面の算術平均粗さ（Ｒａ）が１００ｎｍ以下であるＳｉＣ基板を、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングする。

Description

ＳｉＣ基板の製造方法
　本発明は、ＳｉＣ基板の製造方法に関する。
　炭化ケイ素（ＳｉＣ）ウェハは、ＳｉＣ単結晶のインゴットをスライスすることにより形成される。スライスされたＳｉＣ基板の表面には、スライス時に導入された結晶の歪みや傷等を有する表面層（以下、加工変質層という。）が存在する。デバイス製造工程にて歩留まりを低下させないためには、この加工変質層を除去する必要がある。
　従来、この加工変質層を除去し、ＳｉＣデバイス製造のためのエピタキシャル成長を行うことができるエピレディなＳｉＣ基板を得るため、機械加工が行われていた。この機械加工としては、ダイヤモンド等の砥粒を用いた粗研削工程、粗研削工程で用いた砥粒よりも粒径の小さい砥粒を用いた仕上げ研削工程、そして、研磨パッドの機械的な作用とスラリーの化学的な作用を併用して研磨を行う化学機械研磨（ＣＭＰ）工程という段階を経ることが一般的であった（例えば特許文献１）。
特開２０１５－５７０２号公報
　従来、エピレディな表面を有するＳｉＣ基板を得るために、化学機械研磨（ＣＭＰ）を行うことが一般的であった。しかし、ＣＭＰに係るコストが高いという問題があった。またＣＭＰによって新たに歪みが導入されるという問題があった。
　上述の問題に鑑み、本発明の解決しようとする課題は、歪みを除去し、かつ、ＣＭＰを行った場合と同程度の平坦面を実現できる、ＳｉＣ基板を製造するための新規の技術を提供することにある。
　上記課題を解決する本発明は、表面の算術平均粗さ（Ｒａ）が１００ｎｍ以下であるＳｉＣ基板を、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングするエッチング工程を含む、ＳｉＣ基板の製造方法である。
　表面の算術平均粗さ（Ｒａ）が１００ｎｍ以下であるＳｉＣ基板に対して、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングすることにより、歪みが除去され、かつ、極めて平滑（でこぼこが無く滑らか）な表面を有するＳｉＣ基板を製造することができる。
　本発明の好ましい形態では、表面の算術平均粗さ（Ｒａ）が２ｎｍ以下であるＳｉＣ基板を、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングするエッチング工程を含む。
　表面の算術平均粗さ（Ｒａ）が２ｎｍ以下であるＳｉＣ基板に対して、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングすることにより、より平坦な面を有するＳｉＣ基板を得ることができる。
　本発明は、算術平均粗さ（Ｒａ）が１００ｎｍ以下となるようにＳｉＣ基板の表面を平坦化する平坦化工程と、Ｓｉ元素及びＣ元素を含む雰囲気下で前記平坦化工程後のＳｉＣ基板をエッチングするエッチング工程と、を含むＳｉＣ基板の製造方法にも関する。
　表面の算術平均粗さ（Ｒａ）が１００ｎｍ以下であるＳｉＣ基板に対して、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングすることにより、歪みが除去され、かつ、極めて平滑な表面を有するＳｉＣ基板を製造することができる。
　本発明の好ましい形態では、前記平坦化工程において、算術平均粗さ（Ｒａ）が２ｎｍ以下となるようにＳｉＣ基板の表面を平坦化する。
　表面の算術平均粗さ（Ｒａ）が２ｎｍ以下であるＳｉＣ基板に対して、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングすることにより、より平坦な面を有するＳｉＣ基板を得ることができる。
　本発明は、平均砥粒径が１０μｍ以下の砥粒を用いてＳｉＣ基板の表面を平坦化する平坦化工程と、Ｓｉ元素及びＣ元素を含む雰囲気下で前記平坦化工程後のＳｉＣ基板をエッチングするエッチング工程と、を含むＳｉＣ基板の製造方法にも関する。
　平均砥粒径が１０μｍ以下の砥粒を用いて平坦したＳｉＣ基板に対して、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングすることにより、歪みが除去され、かつ、極めて平滑な表面を有するＳｉＣ基板を製造することができる。
　本発明の好ましい形態では、前記砥粒の平均砥粒径が０．５μｍ以下である。
　平均砥粒径が０．５μｍ以下である砥粒を用いて平坦したＳｉＣ基板に対して、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングすることにより、より平坦な面を有するＳｉＣ基板を得ることができる。
　本発明の好ましい形態では、前記エッチング工程が、ＳｉＣ基板とＳｉＣ材料とを相対させて、ＳｉＣ基板とＳｉＣ材料との間に温度勾配が形成されるように加熱することで、前記ＳｉＣ基板をエッチングするエッチング工程を含む。
　本発明の好ましい形態では、前記エッチング工程が、クラックが導入されたＳｉＣ基板を、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間内に配置し加熱する工程を含む。
　本発明の好ましい形態では、前記エッチング工程後に、前記ＳｉＣ基板の表面への機械加工を行わない。
　本発明の好ましい形態では、前記エッチング工程後に、前記ＳｉＣ基板の表面を液剤で洗浄する洗浄工程を行わない。
　本発明の好ましい形態では、前記エッチング工程に次いで、ＳｉＣ基板の表面にエピ層を形成するエピタキシャル成長工程を行う。
　本発明の好ましい形態では、前記エッチング工程が、ＳｉＣ単結晶原基板をエッチングしてＳｉＣ単結晶種基板を製造する工程であり、該エッチング工程に次いで、前記ＳｉＣ単結晶種基板を結晶成長させインゴットを得るインゴット形成工程を含む。
　このように本発明はＳｉＣインゴットの製造に応用することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板が２インチ以上である。
　開示した技術によれば、歪みが除去され、かつ、極めて平滑な表面を有するＳｉＣ基板を製造することができる。
　また、本発明によれば、コスト高な化学機械研磨（ＣＭＰ）の工程を削減することができ、工業的に有利にＳｉＣデバイスを製造することが可能となる。
　他の課題、特徴及び利点は、図面及び特許請求の範囲とともに取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
一実施の形態のＳｉＣ基板の製造工程を示す概略図である。 一実施の形態のＳｉＣ基板の製造装置の説明図である。 一実施の形態の本体容器と高融点容器の概略図である。 エッチング工程におけるエッチングの概要を示す説明図である。 本発明をＳｉＣインゴットの製造に応用した場合の一実施形態を示す概略図である。 試験例におけるエッチング前後のサンプル１の断面ＳＥＭ－ＥＢＳＤイメージング画像である。 試験例におけるエッチング前後のサンプル１～４の表面のＳＥＭ像を示す（倍率３０００倍）。上段はエッチング前の初期状態、中段は条件Ａによりエッチングした後、下段は条件Ｂによりエッチングした後の表面である。 試験例におけるサンプル１の結果を表すグラフである。縦軸は算術平均粗さ（Ｒａ）、横軸はエッチング量を示す。各プロットの近傍に示す温度はエッチング工程における加熱温度を示す。図中の黒色矢印はエッチング前のＳｉＣ基板に存在した歪みの深さを表す。 試験例におけるサンプル３の結果を表すグラフである。縦軸は算術平均粗さ（Ｒａ）、横軸はエッチング量を示す。各プロットの近傍に示す温度はエッチング工程における加熱温度を示す。図中の黒色矢印はエッチング前のＳｉＣ基板に存在した歪みの深さを表す。 試験例におけるサンプル４の結果を表すグラフである。縦軸は算術平均粗さ（Ｒａ）、横軸はエッチング量を示す。各プロットの近傍に示す温度はエッチング工程における加熱温度を示す。図中の黒色矢印はエッチング前のＳｉＣ基板に存在した歪みの深さを表す。 従来のＳｉＣ基板の製造工程を示す説明図である。 一般的な機械加工処理を施したＳｉＣ基板の表面を断面から観察した場合の概念図である。
　本発明はＳｉＣ基板の製造方法である。本明細書でいうところの「ＳｉＣ基板」との語には、インゴットより切り出された後のいわゆる「ＳｉＣウェハ」の他、ＳｉＣインゴットの製造に用いる「ＳｉＣ単結晶種基板」や、インゴット形成工程に供する「ＳｉＣ単結晶種基板」よりも前段階の状態のＳｉＣ単結晶基板である「ＳｉＣ単結晶原基板」などを広く含む。
　以下、本発明について「ＳｉＣウェハ」を製造するための実施形態と、「ＳｉＣ単結晶種基板」を製造するための実施形態とに分けて説明する。
［ＳｉＣウェハの製造方法］
　図１を参照して、本発明のＳｉＣウェハの製造方法について更に詳細に説明する。図面には好ましい実施形態が示されている。しかし、多くの異なる形態で実施されることが可能であり、本明細書に記載される実施形態に限定されない。
　なお、本発明の理解においては、従来のＳｉＣウェハの製造工程と比較することが有用であると認められる。そのため、適宜、図１１を参照し従来のＳｉＣウェハの製造方法の各工程と比較しながら、本発明のＳｉＣウェハの製造方法における各工程について説明する。
　ＳｉＣ半導体のベースとなるＳｉＣ単結晶については、２０００℃以上の高温下で原料を昇華させて結晶の塊であるインゴットが人工的に作られる。ＳｉＣ単結晶の材料物性は、ダイヤモンド及び炭化ホウ素の次に硬いとされ、研磨材にも利用されるほどの高硬度かつ化学的、熱的に安定なことにあわせ、結晶の方位、方向を持つため、ぜい（脆）性材料特有の劈開性も併せ持つ非常に加工が困難な材料である。
　その材料の表面に半導体を作り込むため、従来、スライス工程Ｓ１により単結晶インゴットからＳｉＣウェハを切り出した後、平坦化工程Ｓ２０が行われる。従来法においては、平坦化工程Ｓ２０として、典型的には、うねりを平坦にするためのラッピング工程Ｓ２１、加工変質層１１を除去するための粗研削工程Ｓ２２及び仕上げ研削工程Ｓ２３が行われる（図１１）。
　そして、平坦化工程Ｓ２０を経たＳｉＣウェハに対しては、最終的に無歪加工を実現できる化学機械研磨工程Ｓ４１、すなわちＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）が行われることが一般的である（図１１）。
　これに対する本発明のＳｉＣウェハの製造方法の概要を図１に示す。図１に示す通り、本発明のＳｉＣウェハの製造方法は、所定の表面粗さとなるまで平坦化工程を行った後、又は所定の粒径以下の砥粒を用いて平坦化工程を行った後に、エッチング工程Ｓ３１を行う。
　このような構成を採ることから、本発明においてはラッピング工程Ｓ２１、粗研削工程Ｓ２２及び仕上げ研削工程Ｓ２３という一連の工程を全て踏む必要はない（図１右側）。
　例えば、ラッピング工程Ｓ２１により所定の表面粗さのＳｉＣウェハを得ることができるのであれば、その後、粗研削工程Ｓ２２や仕上げ研削工程Ｓ２３を経ることなくエッチング工程Ｓ３１を行っても良い。
　もちろん、ラッピング工程Ｓ２１、粗研削工程Ｓ２２及び仕上げ研削工程Ｓ２３という一連の工程を全て実行した後に、エッチング工程Ｓ３１を行っても良い。
　また、ＳｉＣウェハに対して行った加工工程の種類は問わず、単に所定の表面粗さを有するＳｉＣウェハに対してエッチング工程Ｓ３１を行う形態であってもよい。
　なお、本発明を適用可能なＳｉＣ基板には、オフ角を有しているもの及び有していないものが制限なく含まれる。
　また、ＳｉＣ基板が４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣなど、何れの結晶多型であっても本発明を制限なく適用することができる。
　更に、本発明を適用するＳｉＣ基板の主面（処理を行う面）は、Ｓｉ面（０００１）面であってもＣ面（０００－１）面であっても良い。
　また、図１２に、機械加工処理を施したウェハの表面を断面から観察した場合の概念図を示す。従来法のように機械加工を経るＳｉＣウェハ１０の表面には、多数のクラック（傷）を有するクラック層１１１や結晶格子に歪みが生じた歪層１１２を含む加工変質層１１が残存してしまうのが通常である。
　デバイス製造工程にて歩留まりを低下させないためには、この加工変質層１１を除去する必要がある。すなわち、表面加工によるクラックや格子歪みが導入されていない加工変質層１１下のバルク層１２を表出させることが好ましい。
　本発明のＳｉＣウェハの製造方法によれば、熱エッチングにより加工変質層１１を除去することにより、クラックや格子歪みが導入されていないバルク層１２を表出させることができる。
　以下、一実施形態の工程に沿って本発明のＳｉＣウェハの製造方法について説明を加える。
＜１＞スライス工程Ｓ１
　スライス工程Ｓ１はＳｉＣインゴットからＳｉＣウェハを切り出す工程である。スライス工程Ｓ１のスライス手段としては、複数本のワイヤーを往復運動させることでインゴットを所定の間隔で切断するマルチワイヤーソー切断や、プラズマ放電を断続的に発生させて切断する放電加工法、インゴット中にレーザーを照射・集光させて切断の基点となる層を形成するレーザーを用いた切断、等を例示できる。
＜２＞平坦化工程Ｓ２０
　本発明における平坦化工程Ｓ２０は、図１に示すように、所定の粗さ以下となるまで平坦化する態様と、所定の粒径以下の砥粒を用いて平坦化する態様を含む。これら態様は互いに相関する関係にある。
　まず、砥粒を用いて平坦化する形態について説明を加える。
　（１）砥粒を用いて平坦化する形態
　砥粒としては、ダイヤモンド、炭化ホウ素（Ｂ４Ｃ）、炭化ケイ素（ＳｉＣ）、アルミナ（Ａｌ２Ｏ３）等を例示することができる。
　平坦化工程Ｓ２０の平坦化手段としては、定盤に微細な砥粒をかけ流しながら加工を行う遊離砥粒方式（ラッピング研磨等）や、砥粒をボンド材に埋め込んだ砥石で加工を行う固定砥粒方式（グラインド研削等）を例示できる。
　固定砥粒方式を採用する場合には、ダイヤモンド砥粒を用いた粗研削や仕上げ研削を例示することができる。
　また、遊離砥粒方式を採用する場合には、砥粒は水や分散剤と混合された混合液（スラリー）として滴下されることが望ましい。
　本工程において使用される加工装置としては、従来の遊離砥粒方式で使用される汎用型の加工装置を採用することができる。
　平坦化工程Ｓ２０に用いる砥粒の平均砥粒径は、好ましくは１０μｍ以下、より好ましくは９μｍ以下、より好ましくは８μｍ以下、より好ましくは７μｍ以下、より好ましくは６μｍ以下、より好ましくは５μｍ以下、より好ましくは４μｍ以下、より好ましくは３μｍ以下、更に好ましくは２μｍ以下、更に好ましくは１μｍ以下、更に好ましくは０．８μｍ以下、更に好ましくは０．６μｍ以下、更に好ましくは０．５μｍ以下、更に好ましくは０．４μｍ以下、更に好ましくは０．３μｍ以下である。
　上記数値範囲の平均砥粒径を有する砥粒を用いて平坦化工程Ｓ３２０を行い、エッチング工程Ｓ３１を行うことで、歪みが除去され、かつ、化学機械研磨工程Ｓ４１を経た後と同程度に平坦化された表面を有するＳｉＣウェハを得ることができる。
　特に、平均砥粒径が０．５μｍ以下の砥粒を用いて平坦化工程Ｓ２０を行い、エッチング工程Ｓ３１を行うことで、極めて平坦な表面を有するＳｉＣウェハを製造することができる。かかる実施形態は量産プロセスにも適用可能である。
　本発明を適用可能なＳｉＣ基板のサイズに制限はない。好ましくは２インチ以上、より好ましくは４インチ以上のＳｉＣ基板に本発明を適用することができる。
　なお、砥粒を用いてＳｉＣウェハの表面を研削して平坦化する場合、同一ウェハ上において、研削加工位置によって平坦性にばらつきが生じるという問題がある。この問題は例えば６インチ以上の大口径のＳｉＣウェハを平坦化する場合に顕著となる。
　本発明のＳｉＣウェハによれば、後工程のエッチング工程Ｓ３１によって、砥粒を用いた平坦化工程Ｓ２０によって生じた平坦性のばらつきを是正することができる。
　つまり、本発明は６インチ以上、より好ましくは８インチ以上の大口径のＳｉＣウェハを加工する場合に好適である。
　なお、本明細書中の説明において、平均砥粒径というときは、日本工業規格（ＪＩＳ）Ｒ６００１－２:２０１７に準拠する平均粒子径のことである。
（２）所定の表面粗以下となるまで平坦化する形態
　平坦化工程Ｓ２０においては、算術平均粗さ（Ｒａ）が、好ましくは１００ｎｍ以下、より好ましくは９０ｎｍ以下、より好ましくは８０ｎｍ以下、より好ましくは７０ｎｍ以下、より好ましくは６０ｎｍ以下、より好ましくは５０ｎｍ以下、より好ましくは４５ｎｍ以下、より好ましくは４０ｎｍ以下、より好ましくは３５ｎｍ以下、より好ましくは３０ｎｍ以下、より好ましくは２５ｎｍ以下、より好ましくは２０ｎｍ以下、より好ましくは１８ｎｍ以下、より好ましくは１５ｎｍ以下、より好ましくは１２ｎｍ以下、より好ましくは１０ｎｍ以下、より好ましくは９ｎｍ以下、より好ましくは８ｎｍ以下、より好ましくは７ｎｍ以下、より好ましくは６ｎｍ以下、より好ましくは５ｎｍ以下、より好ましくは４ｎｍ以下、より好ましくは３ｎｍ以下、更に好ましくは２ｎｍ以下、更に好ましくは１．５ｎｍ以下、更に好ましくは１ｎｍ以下となるように、平坦化工程Ｓ２０を行う。
　上記数値範囲の表面粗さになるように平坦化工程Ｓ２０を行い、エッチング工程Ｓ３１を行うことで、歪みを除去し、かつ、化学機械研磨工程Ｓ４１を経た後と同程度に平坦化された表面を有するＳｉＣウェハを得ることができる。
　特に算術平均粗さ（Ｒａ）が２ｎｍ以下となるように平坦化工程Ｓ２０を行い、エッチング工程Ｓ３１を行うことで、極めて平坦な表面を有するＳｉＣウェハを製造することができる。かかる実施形態は量産プロセスにも適用可能である。
　なお、本明細書中の説明において、算術平均粗さ（Ｒａ）は、日本工業規格（ＪＩＳ）Ｂ０６０１－２００１に準拠する算術平均粗さのことである。ＳｉＣ基板の表面の算術平均粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）やレーザー顕微鏡により測定することができる。
　なお、本明細書において特に説明なく「算術平均粗さ（Ｒａ）」というときは、ＡＦＭにより測定した算術平均粗さ（Ｒａ）のことをいう。
　平坦化工程Ｓ２０において、ＳｉＣウェハの表面に、上記数値範囲の表面粗さを実現するための手段としては、好ましくは上述した所定の平均砥粒径を有する砥粒を用いた方法が挙げられる。
　また、砥粒を用いる形態の他、各種エッチングによって平坦化工程Ｓ２０を行っても良い。エッチングによる平坦化工程Ｓ２０としては、Ｓｉ蒸気圧エッチングなどを好適に例示することができる。
＜３＞洗浄工程Ｓ５１
　図１に示すように、平坦化工程Ｓ２０の後に洗浄工程Ｓ５１を行うことが好ましい。エッチング工程Ｓ３１の前に洗浄工程Ｓ５１により有機物汚染とパーティクル汚染の除去、酸化物層の除去、イオン汚染の除去などを行うことにより、異常なエッチングの発生を抑制することができ、また、エッチング炉の汚染を防ぐことができる。
　洗浄工程Ｓ５１の具体的な手法としてはＲＣＡ洗浄を例示することができる。
＜４＞エッチング工程Ｓ３１
　エッチング工程Ｓ３１は、上述の平坦化工程Ｓ２０を経た後のＳｉＣウェハをエッチングする工程である。
　なお、平坦化工程Ｓ２０は経ていないが、表面粗さが上述した数値範囲にあるＳｉＣウェハに対してエッチング工程Ｓ３１を行ってもよい。例えば、スライス工程Ｓ１によって得られたＳｉＣウェハの表面粗さが上述した数値範囲にある場合には、平坦化工程Ｓ２０を経ずに、スライス工程Ｓ１に次いでエッチング工程Ｓ３１を行っても良い。
　エッチング工程Ｓ３１は、Ｓｉ元素及びＣ元素を含む雰囲気下でＳｉＣウェハをエッチングする工程である。
　より具体的には、エッチング工程Ｓ３１は、ＳｉＣウェハ１０とＳｉＣ材料とを相対させて加熱し、ＳｉＣウェハ１０からＳｉＣ材料にＳｉ元素及びＣ元素を輸送して、ＳｉＣウェハ１０をエッチングする工程である。
　ＳｉＣ材料は、ＳｉＣウェハ１０と相対させて加熱することで、ＳｉＣウェハ１０からのＳｉ元素とＣ元素を受け取ることが可能なＳｉＣで構成される。例えば、ＳｉＣ製の容器やＳｉＣ製の基板（ＳｉＣ部材）を含む。なお、ＳｉＣ材料の結晶多形としては、何れのポリタイプのものも採用することができ、多結晶ＳｉＣを採用しても良い。
　以下、好ましい実施の形態として、ＳｉＣウェハ１０を収容することができ、それ自体がＳｉＣ材料として働くように構成された本体容器２０を用いる形態について説明する。
　まず、エッチング工程Ｓ３１を実現することができる装置構成について説明する。
　図２に示すように、エッチング工程Ｓ３１のためのエッチング装置は、ＳｉＣウェハ１０を収容可能で、加熱によりＳｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧を内部空間に発生させる本体容器２０と、この本体容器２０を収容し、Ｓｉ元素を含む気相種の蒸気圧を内部空間に発生させるとともに温度勾配が形成されるように加熱する加熱炉３０と、を備える。
　また、本体容器２０は、ＳｉＣウェハ１０が温度勾配の高温側に配置された状態で、温度勾配の低温側に配置される本体容器２０の一部と、ＳｉＣウェハ１０とを相対させることで形成されるエッチング空間Ｘ１を有する。
　本明細書中の説明においては、ＳｉＣウェハ１０の半導体素子を作る面（具体的にはエピ層を堆積する面）を主面１０１といい、この主面１０１に相対する面を裏面１０２という。また、主面１０１及び裏面１０２を合わせて表面といい、主面１０１と裏面１０２を貫通する方向を表裏方向という。
　なお、主面１０１としては、（０００１）面や（０００－１）面から数度（例えば、０．４～８°）のオフ角を設けた表面を例示することができる。（なお、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味する）。
　本体容器２０は、ＳｉＣウェハ１０を収容可能であり、加熱処理時にＳｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧を内部空間に発生させる構成であれば良い。例えば、本体容器２０は、多結晶ＳｉＣを含む材料で構成されている。本実施形態では、本体容器２０の全体が多結晶ＳｉＣで構成されている。このような材料で構成された本体容器２０を加熱することで、Ｓｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧を発生させることができる。
　すなわち、加熱処理された本体容器２０内の環境は、Ｓｉ元素を含む気相種及びＣ元素を含む気相種の混合系の蒸気圧環境となることが望ましい。このＳｉ元素を含む気相種としては、Ｓｉ，Ｓｉ２，Ｓｉ３，Ｓｉ２Ｃ，ＳｉＣ２，ＳｉＣが例示できる。また、Ｃ元素を含む気相種としては、Ｓｉ２Ｃ，ＳｉＣ２，ＳｉＣ，Ｃが例示できる。すなわち、ＳｉＣ系ガスが本体容器２０内に存在している状態となる。
　また、本体容器２０の加熱処理時に、内部空間にＳｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧を発生させる構成であれば、その構成を採用することができる。例えば、内面の一部に多結晶ＳｉＣが露出した構成や、本体容器２０内に別途多結晶ＳｉＣを配置する構成等を示すことができる。
　本体容器２０は、図３に示すように、互いに嵌合可能な上容器２１と下容器２２とを備える嵌合容器である。上容器２１と下容器２２の嵌合部には、微小な間隙２３が形成されており、この間隙２３から本体容器２０内の排気（真空引き）が可能なよう構成されている。
　このような構成により、本体容器２０の内部には、準閉鎖空間が形成されることが好ましい。なお、本明細書における「準閉鎖空間」とは、容器内の真空引きは可能であるが、容器内に発生した蒸気の少なくとも一部を閉じ込め可能な空間のことをいう。
　本体容器２０は、ＳｉＣウェハ１０が温度勾配の高温側に配置された状態で、温度勾配の低温側に配置される本体容器２０の一部と、ＳｉＣウェハ１０とを相対させることで形成されるエッチング空間Ｘ１を有する。すなわち、加熱炉３０に設けられる温度勾配により、少なくとも本体容器２０の一部（例えば、下容器２２の底面）がＳｉＣウェハ１０よりも低温となることで、エッチング空間Ｘ１が形成されている。
　エッチング空間Ｘ１は、ＳｉＣウェハ１０と本体容器２０の間に設けられた温度差を駆動力として、ＳｉＣウェハ１０表面のＳｉ原子及びＣ原子を本体容器２０に輸送する空間である。
　例えば、ＳｉＣウェハ１０の主面１０１（又は、裏面１０２）の温度と、この主面１０１に相対する下容器２２の底面の温度を比較した際に、主面１０１側の温度が高く、下容器２２の底面側の温度が低くなるようＳｉＣウェハ１０を配置する（図４参照）。このように、主面１０１と下容器２２底面との間に温度差を設けた空間（エッチング空間Ｘ１）を形成することで、温度差を駆動力として、主面１０１のＳｉ原子及びＣ原子を下容器２２の底面に輸送することができる。
　本体容器２０は、ＳｉＣウェハ１０と本体容器２０との間に設けられる基板保持具２４を有していても良い。
　本実施形態に係る加熱炉３０は、本体容器２０の上容器２１から下容器２２に向かって温度が下がるよう温度勾配を形成するよう加熱する構成となっている。そのため、ＳｉＣウェハ１０を保持可能な基板保持具２４を、ＳｉＣウェハ１０と下容器２２の間に設けることにより、ＳｉＣウェハ１０と下容器２２の間にエッチング空間Ｘ１を形成することができる。
　基板保持具２４は、ＳｉＣウェハ１０の少なくとも一部を本体容器２０の中空に保持可能な構成であればよい。例えば、１点支持や３点支持、外周縁を支持する構成や一部を挟持する構成等、慣用の支持手段であれば当然に採用することができる。この基板保持具２４の材料としては、ＳｉＣ材料や高融点金属材料を採用することができる。
　なお、基板保持具２４は、加熱炉３０の温度勾配の方向によっては設けなくても良い。例えば、加熱炉３０が下容器２２から上容器２１に向かって温度が下がるよう温度勾配を形成する場合には、下容器２２の底面に（基板保持具２４を設けずに）ＳｉＣウェハ１０を配置しても良い。
　加熱炉３０は、図２に示すように、被処理物（ＳｉＣウェハ１０等）を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室３１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室３２と、本体容器２０を収容可能な高融点容器４０と、この高融点容器４０を予備加熱室３２から本加熱室３１へ移動可能な移動手段３３（移動台）と、を備えている。
　本加熱室３１は、平面断面視で正六角形に形成されており、その内側に高融点容器４０が配置される。
　本加熱室３１の内部には、加熱ヒータ３４（メッシュヒーター）が備えられている。また、本加熱室３１の側壁や天井には多層熱反射金属板が固定されている（図示せず。）。この多層熱反射金属板は、加熱ヒータ３４の熱を本加熱室３１の略中央部に向けて反射させるように構成されている。
　これにより、本加熱室３１内において、被処理物が収容される高融点容器４０を取り囲むように加熱ヒータ３４が配置され、更にその外側に多層熱反射金属板が配置されることで、１０００℃以上２３００℃以下の温度まで昇温させることができる。
　なお、加熱ヒータ３４としては、例えば、抵抗加熱式のヒータや高周波誘導加熱式のヒータを用いることができる。
　また、加熱ヒータ３４は、高融点容器４０内に温度勾配を形成可能な構成を採用しても良い。例えば、加熱ヒータ３４は、上側（若しくは下側）に多くのヒータが配置されるよう構成しても良い。また、加熱ヒータ３４は、上側（若しくは下側）に向かうにつれて幅が大きくなるように構成しても良い。あるいは、加熱ヒータ３４は、上側（若しくは下側）に向かうにつれて供給される電力を大きくすることが可能なよう構成しても良い。
　また、本加熱室３１には、本加熱室３１内の排気を行う真空形成用バルブ３５と、本加熱室３１内に不活性ガスを導入する不活性ガス注入用バルブ３６と、本加熱室３１内の真空度を測定する真空計３７と、が接続されている。
　真空形成用バルブ３５は、本加熱室３１内を排気して真空引きする真空引ポンプと接続されている（図示せず。）。この真空形成用バルブ３５及び真空引きポンプにより、本加熱室３１内の真空度は、例えば、１０Ｐａ以下、より好ましくは１Ｐａ以下、更に好ましくは１０－３Ｐａ以下に調整することができる。この真空引きポンプとしては、ターボ分子ポンプを例示することができる。
　不活性ガス注入用バルブ３６は、不活性ガス供給源と接続されている（図示せず。）。この不活性ガス注入用バルブ３６及び不活性ガス供給源により、本加熱室３１内に不活性ガスを１０－５～１００００Ｐａの範囲で導入することができる。この不活性ガスとしては、Ａｒ，Ｈｅ，Ｎ２等を選択することができる。
　予備加熱室３２は、本加熱室３１と接続されており、移動手段３３により高融点容器４０を移動可能に構成されている。なお、本実施形態の予備加熱室３２には、本加熱室３１の加熱ヒータ３４の余熱により昇温可能なよう構成されている。例えば、本加熱室３１を２０００℃まで昇温した場合には、予備加熱室３２は１０００℃程度まで昇温され、被処理物（ＳｉＣウェハ１０や本体容器２０、高融点容器４０等）の脱ガス処理を行うことができる。
　移動手段３３は、高融点容器４０を載置して、本加熱室３１と予備加熱室３２を移動可能に構成されている。この移動手段３３による本加熱室３１と予備加熱室３２間の搬送は、最短１分程で完了するため、１～１０００℃／ｍｉｎでの昇温・降温を実現することができる。
　このように急速昇温及び急速降温が行えるため、従来の装置では困難であった、昇温中及び降温中の低温成長履歴を持たない表面形状を観察することが可能である。
　また、図２においては、本加熱室３１の下方に予備加熱室３２を配置しているが、これに限られず、何れの方向に配置しても良い。
　また、本実施形態に係る移動手段３３は、高融点容器４０を載置する移動台である。この移動台と高融点容器４０の接触部から、微小な熱を逃がしている。これにより、高融点容器４０内に温度勾配を形成することができる。
　本実施形態の加熱炉３０では、高融点容器４０の底部が移動台と接触しているため、高融点容器４０の上容器４１から下容器４２に向かって温度が下がるように温度勾配が設けられる。
　なお、この温度勾配の方向は、移動台と高融点容器４０の接触部の位置を変更することで、任意の方向に設定することができる。例えば、移動台に吊り下げ式等を採用して、接触部を高融点容器４０の天井に設ける場合には、熱が上方向に逃げる。そのため温度勾配は、高融点容器４０の上容器４１から下容器４２に向かって温度が上がるように温度勾配が設けられることとなる。なお、この温度勾配は、ＳｉＣウェハ１０の表裏方向に沿って形成されていることが望ましい。
　また、上述したように、加熱ヒータ３４の構成により、温度勾配を形成してもよい。
　本実施形態に係る加熱炉３０内のＳｉ元素を含む気相種の蒸気圧環境は、高融点容器４０及びＳｉ蒸気供給源４４を用いて形成している。例えば、本体容器２０の周囲にＳｉ元素を含む気相種の蒸気圧の環境を形成可能な方法であれば、エッチング装置に採用することができる。
　高融点容器４０は、高融点材料を含んで構成されている。例えば、汎用耐熱部材であるＣ、高融点金属であるＷ，Ｒｅ，Ｏｓ，Ｔａ，Ｍｏ、炭化物であるＴａ９Ｃ８，ＨｆＣ，ＴａＣ，ＮｂＣ，ＺｒＣ，Ｔａ２Ｃ，ＴｉＣ，ＷＣ，ＭｏＣ、窒化物であるＨｆＮ，ＴａＮ，ＢＮ，Ｔａ２Ｎ，ＺｒＮ，ＴｉＮ、ホウ化物であるＨｆＢ２，ＴａＢ２，ＺｒＢ２，ＮＢ２，ＴｉＢ２，多結晶ＳｉＣ等を例示することができる。
　この高融点容器４０は、本体容器２０と同様に、互いに嵌合可能な上容器４１と下容器４２とを備える嵌合容器であり、本体容器２０を収容可能に構成されている。上容器４１と下容器４２の嵌合部には、微小な間隙４３が形成されており、この間隙４３から高融点容器４０内の排気（真空引き）が可能なよう構成されている。
　高融点容器４０は、高融点容器４０内にＳｉ元素を含む気相種の蒸気圧を供給可能なＳｉ蒸気供給源４４を有している。Ｓｉ蒸気供給源４４は、加熱処理時にＳｉ蒸気を高融点容器４０内に発生させる構成であれば良く、例えば、固体のＳｉ（単結晶Ｓｉ片やＳｉ粉末等のＳｉペレット）やＳｉ化合物を例示することができる。
　エッチング装置においては、高融点容器４０の材料としてＴａＣを採用し、Ｓｉ蒸気供給源４４としてタンタルシリサイドを採用している。すなわち、図３に示すように、高融点容器４０の内側にタンタルシリサイド層が形成されており、加熱処理時にタンタルシリサイド層からＳｉ元素を含む気相種の蒸気圧が容器内に供給されることにより、Ｓｉ蒸気圧環境が形成されるように構成されている。
　この他にも、加熱処理時に高融点容器４０内にＳｉ元素を含む気相種の蒸気圧が形成される構成であれば採用することができる。
　上述したエッチング装置によれば、ＳｉＣウェハ１０を収容し、加熱によりＳｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧を内部空間に発生させる本体容器２０と、本体容器２０を収容し、Ｓｉ元素を含む気相種の蒸気圧を内部空間に発生させるとともに温度勾配が形成されるように加熱する加熱炉３０と、を備え、本体容器２０は、ＳｉＣウェハが温度勾配の高温側に配置された状態で、温度勾配の低温側に配置される本体容器２０の一部と、ＳｉＣウェハ１０とを相対させることで形成されるエッチング空間Ｘ１を有する構成となっている。
　このような構成により、ＳｉＣウェハ１０と本体容器２０の間に近熱平衡状態を形成可能であり、かつ、本体容器２０内にＳｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧（Ｓｉ，Ｓｉ２，Ｓｉ３，Ｓｉ２Ｃ，ＳｉＣ２，ＳｉＣ等の気相種の分圧）環境が形成可能となる。このような環境において、加熱炉３０の温度勾配を駆動力として質量の輸送が起こり、結果としてＳｉＣウェハ１０がエッチングされ、平坦化される。
　また、本体容器２０を、Ｓｉ元素を含む気相種の蒸気圧環境（例えば、Ｓｉ蒸気圧環境）下で加熱することにより、本体容器２０内からＳｉ元素を含む気相種が排気されることを抑制することができる。すなわち、本体容器２０内のＳｉ元素を含む気相種の蒸気圧と、本体容器２０外のＳｉ元素を含む気相種の蒸気圧とをバランスさせることにより、本体容器２０内の環境を維持することができる。
　また、上述したエッチング装置によれば、本体容器２０は多結晶ＳｉＣで構成されている。このような構成とすることにより、加熱炉３０を用いて本体容器２０を加熱した際に、本体容器２０内にＳｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧のみを発生させることができる。
　図３及び図４に示すように、本実施形態に係るエッチング工程Ｓ３１は、Ｓｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧を内部空間に発生させる本体容器２０の内部にＳｉＣウェハ１０を収容し、本体容器２０を、Ｓｉ元素を含む気相種の蒸気圧の環境下で温度勾配が形成されるように加熱することで、ＳｉＣウェハ１０をエッチングする。
　図４は、エッチング機構の概要を示す説明図である。ＳｉＣウェハ１０を配置した本体容器２０を、１４００℃以上２３００℃以下の温度範囲で加熱することで、以下１）～５）の反応が持続的に行われ、結果としてエッチングが進行すると考えられる。
　１）　ＳｉＣ（ｓ）→Ｓｉ（ｖ）＋Ｃ（ｓ）
　２）　２Ｃ（ｓ）＋Ｓｉ（ｖ）→ＳｉＣ２（ｖ）
　３）　Ｃ（ｓ）＋２Ｓｉ（ｖ）→Ｓｉ２Ｃ（ｖ）
　４）　Ｓｉ（ｖ）＋ＳｉＣ２（ｖ）→２ＳｉＣ（ｓ）
　５）　Ｓｉ２Ｃ（ｖ）→Ｓｉ（ｖ）＋ＳｉＣ（ｓ）
　１）の説明:ＳｉＣウェハ１０（ＳｉＣ（ｓ））が加熱されることで、熱分解によってＳｉＣウェハ１０表面からＳｉ原子（Ｓｉ（ｖ））が脱離する（Ｓｉ原子昇華工程）。
　２）及び３）の説明:Ｓｉ原子（Ｓｉ（ｖ））が脱離することでＳｉＣウェハ１０表面に残存したＣ（Ｃ（ｓ））は、本体容器２０内のＳｉ蒸気（Ｓｉ（ｖ））と反応することで、Ｓｉ２Ｃ又はＳｉＣ２等となってＳｉＣウェハ１０表面から昇華する（Ｃ原子昇華工程）。
　４）及び５）の説明:昇華したＳｉ２Ｃ又はＳｉＣ２等が、温度勾配によって本体容器２０内の底面（多結晶ＳｉＣ）に到達し成長する。
　すなわち、エッチング工程Ｓ３１は、ＳｉＣウェハ１０の表面からＳｉ原子を熱昇華させるＳｉ原子昇華工程と、ＳｉＣウェハ１０の表面に残存したＣ原子と本体容器２０内のＳｉ蒸気とを反応させることでＳｉＣウェハ１０の表面から昇華させるＣ原子昇華工程と、を有する。
　なお、本体容器２０の内部に、ＳｉＣウェハ１０以外のＳｉ元素供給源やＣ元素供給源を配置した状態でエッチング工程Ｓ３１を行っても良い。ＳｉＣウェハ１０以外のＳｉ元素供給源／Ｃ元素供給源を存在させても特に問題はない。
　また、ＳｉＣウェハ１０がクラック（クラック層１１１）を有している場合には、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間にＳｉＣウェハ１０を配置して加熱することが好ましい。例えば、化学量論比１：１を満たすＳｉＣ製の容器（本体容器２０）内に、化学量論比１：１を満たすＳｉＣウェハ１０と、化学量論比１：１を満たすＳｉＣ材料と、を配置した場合には、本体容器２０内の原子数比Ｓｉ／Ｃは１となる。また、Ｃ蒸気供給源（Ｃペレット等）を配置して原子数比Ｓｉ／Ｃを１以下としても良い。
　このような環境で、ＳｉＣウェハ１０をエッチングすることにより、クラック（クラック層１１１）を高速に除去することができる。
　なお、このクラック及びクラック層１１１の有無及び深さは、算術平均粗さ（Ｒａ）と相関関係がある。すなわち、クラックを有するＳｉＣウェハ１０の表面の算術平均粗さ（Ｒａ）の値は、１０ｎｍ以上であり、又は１５ｎｍ以上であり、又は２０ｎｍ以上であり、又は２５ｎｍ以上であり、又は３０ｎｍ以上、又は３５ｎｍ以上、又は４０ｎｍ以上である。
　また、エッチング工程Ｓ３１は、温度勾配の高温側に配置されたＳｉＣウェハ１０と、温度勾配の低温側に配置された本体容器２０の一部と、を相対させてエッチングする。
　すなわち、ＳｉＣウェハ１０の主面１０１と、この主面１０１よりも温度が低い本体容器２０底面とを相対させて配置することにより、これらの間にエッチング空間Ｘ１を形成する。このエッチング空間Ｘ１では、加熱炉３０が形成する温度勾配を駆動力として質量の輸送が起こり、結果としてＳｉＣウェハ１０をエッチングすることができる。
　エッチング工程Ｓ３１におけるエッチング温度は、好ましくは１４００～２３００℃の範囲で設定され、より好ましくは１６００～２０００℃の範囲で設定される。
　エッチング工程Ｓ３１におけるエッチング速度は、上記温度領域によって制御することができ、０．００１～２μｍ／ｍｉｎの範囲で選択することが可能である。
　エッチング工程Ｓ３１におけるエッチング量は、ＳｉＣ基板の歪みが除去でき、ＳｉＣ基板の表面を所定の表面粗さ以下とすることができれば、特に限定されない。
　エッチング工程Ｓ３１によりＳｉＣ基板の歪みが除去されたか否かは、以下の手法により評価することができる。
　ＳｉＣ基板の歪み（より具体的には格子歪み）は、基準となる基準結晶格子と比較することにより求めることができる。この格子歪みを測定する手段としては、例えば、ＳＥＭ－ＥＢＳＤ法を用いることができる。ＳＥＭ－ＥＢＳＤ法は、走査電子顕微鏡（Scanning Electron Microscope: SEM）の中で、電子線後方散乱により得られる菊池線回折図形をもとに、微小領域の歪み測定が可能な手法（Electron Back Scattering Diffraction: EBSD）である。この手法では、基準となる基準結晶格子の回折図形と測定した結晶格子の回折図形を比較することで、格子歪み量を求めることができる。
　基準結晶格子としては、例えば、格子歪みが生じていないと考えられる領域に基準点を設定する。通常、機械加工により導入される加工変質層の深さは、１０μｍ程度となるのが定説である。そのため、加工変質層よりも十分に深いと考えられる深さ２０～３５μｍ程度の位置に、基準点を設定すればよい。
　次に、この基準点における結晶格子の回折図形と、ナノメートルオーダーのピッチで測定した各測定領域の結晶格子の回折図形とを比較する。これにより、基準点に対する各測定領域の格子歪み量を算出することができる。
　また、基準結晶格子として格子歪みが生じていないと考えられる基準点を設定する場合を示したが、単結晶ＳｉＣの理想的な結晶格子を基準とすることや、測定領域面内の大多数（例えば、過半数以上）を占める結晶格子を基準とすることも当然に可能である。
　このＳＥＭ－ＥＢＳＤ法により格子歪みが存在するか否かを測定することにより、加工変質層の有無を判断することができる。すなわち、機械加工により導入された傷や潜傷、歪み等の加工ダメージが導入されている場合には、ＳｉＣ基板に格子歪みが生じるため、ＳＥＭ－ＥＢＳＤ法により応力が観察される。
　また、エッチング工程Ｓ３１により達成すべき、ＳｉＣ基板の「所定の表面粗さ」は、算術平均粗さ（Ｒａ）として、好ましくは６０ｎｍ以下、より好ましくは５０ｎｍ以下、より好ましくは４０ｎｍ以下、より好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下、より好ましくは１０ｎｍ以下、更に好ましくは５ｎｍ以下、更に好ましくは４ｎｍ以下、更に好ましくは３ｎｍ以下、更に好ましくは２ｎｍ以下である。
　上述した通り、エッチング量は、ＳｉＣ基板の歪みを除去でき、かつ、上述した数値範囲の表面粗さを達成できるのであれば特に限定されないが、具体的には、好ましくは０．５μｍ以上、より好ましくは０．６μｍ以上、より好ましくは０．７μｍ以上、より好ましくは０．８μｍ以上、より好ましくは０．９μｍ以上、更に好ましくは１μｍ以上、更に好ましくは２μｍ以上、更に好ましくは３μｍ以上である。
　エッチング工程Ｓ３１におけるエッチング時間は、所望のエッチング量となるよう任意の時間に設定することができる。例えば、エッチング速度が１μｍ／ｍｉｎの時に、エッチング量を１μｍとしたい場合には、エッチング時間は１分間となる。
　エッチング工程Ｓ３１における温度勾配は、エッチング空間Ｘ１において、０．１～５℃／ｍｍの範囲で設定される。
＜５＞エッチング工程Ｓ３１の後の工程
　エッチング工程Ｓ３１を経たＳｉＣウェハは、歪みが低減され、極めて平滑な表面を有する。
　そのため、エッチング工程Ｓ３１の後に、改めて何らかの機械加工を行わない形態とすることができる。機械加工としては化学機械研磨（ＣＭＰ）等が挙げられる。
　ＣＭＰを含む機械加工では、少なからずＳｉＣウェハの表面に、加工に伴う傷（クラッチ）や歪みなどが生じることがある。エッチング工程Ｓ３１の後に機械加工を行わないことで、より高品質なＳｉＣウェハを提供することができる。
　また、従来、化学機械研磨工程Ｓ４１を含む鏡面研磨工程Ｓ４０を行った後、ＳｉＣウェハの表面に残留した微細な粒子を除去するために、洗浄工程Ｓ５２が行われる。洗浄方法として一般的にＲＣＡ洗浄が行われている（図１１）。
　一方、鏡面研磨工程Ｓ４０ではなく、エッチング工程Ｓ３１により歪み除去と極めて平滑な表面を実現する本発明においては、エッチング工程Ｓ３１の後に洗浄工程Ｓ５２により除去すべき残留異物が生じない。したがって、エッチング工程Ｓ３１の後に洗浄工程Ｓ５２を行わずともよい（図１）。
　上述の通り、本発明においては、エッチング工程Ｓ３１によりエピタキシャル成長に供することが可能な表面を有するＳｉＣウェハを得ることができる。
　そのため、エッチング工程Ｓ３１に次いで、ＳｉＣウェハの表面にエピ層を形成するエピタキシャル成長工程Ｓ６１を行う形態とすることが、工数削減の観点から有効である。
　エッチング工程Ｓ３１の後に行うエピタキシャル成長工程Ｓ６１の手法としては、公知の何れの手法であっても採用することができる。
　例えば、エピタキシャル成長の手段としては、ＣＶＤ法，ＰＶＥ法，又はＬＰＥ法を用いることができる。ここでＣＶＤ法は，Ｃｈｅｍｉｃａｌ　ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ（化学気相堆積法）法、ＰＶＥ法は，Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｅｐｉｔａｘｙ（昇華エピタキシー）法，ＬＰＥ法は，Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ（液相エピタキシー）法をいう。
［ＳｉＣ単結晶種基板の製造方法］
　本発明はＳｉＣ単結晶種基板の製造に応用することができる。図５に本発明をＳｉＣ単結晶種基板の製造に応用した場合の一実施形態を示す。
　図５に示すように、本実施形態では、ＳｉＣ単結晶原基板について、所定の表面粗さとなるまで平坦化工程を行った後、又は所定の粒径以下の砥粒を用いて平坦化工程Ｓ２０を行った後に、エッチング工程Ｓ３１を行う。
　平坦化工程Ｓ２０とエッチング工程Ｓ３１の具体的態様については、上述したＳｉＣウェハの製造方法に係る説明が妥当する。
　本実施形態においては、エッチング工程Ｓ３１によって得られたＳｉＣ単結晶種基板を結晶成長させインゴットを得るインゴット形成工程Ｓ６２を含む。
　インゴット形成工程Ｓ６２の具体的な態様は、公知のインゴット形成手段を特段の制限なく採用することができ、例えば昇華法やＣＶＤ法、ガス成長法を挙げることができる。
　こうして得られたＳｉＣインゴットを原料としてスライス工程Ｓ１に供し、図１に示す実施形態によってＳｉＣウェハを製造してもよい。
＜１＞サンプルの作製（平坦化工程）
　鏡面加工がなされ、潜傷等の欠陥が除去されたＳｉＣ基板を用意した。
　このＳｉＣ基板に対して、平均砥粒径１５μｍ、１０μｍ、１μｍ又は０．３μｍのダイヤモンド砥粒を用い、固定砥粒方式で疑似的に平坦化を行い、それぞれサンプル１～４とした。
　サンプル１～４の算術平均粗さ（Ｒａ）を測定した。なお、サンプル１はレーザー顕微鏡、サンプル２～４はＡＦＭを用いて算術平均粗さ（Ｒａ）を測定した。
　サンプル１～４について、作製に用いた砥粒の平均砥粒径及び算術平均粗さ（Ｒａ）を以下の表１にまとめる。なお、算術平均粗さ（Ｒａ）については、小数点第１位を四捨五入した値を表に示す。
Figure JPOXMLDOC01-appb-T000001
  
＜２＞エッチング工程
　以下の本体容器２０、高融点容器４０、そしてサンプル１～４（ＳｉＣウェハ１０）を図２及び３に示す構成となるように配置した。
　［本体容器２０］
　材料:多結晶ＳｉＣ
　容器サイズ:直径６０ｍｍ×高さ４ｍｍ
　基板保持具２４の材料:単結晶ＳｉＣ
　ＳｉＣウェハ１０と本体容器２０の底面の距離：２ｍｍ
　［高融点容器４０］
　材料:ＴａＣ
　容器サイズ:直径１６０ｍｍ×高さ６０ｍｍ
　Ｓｉ蒸気供給源４４（Ｓｉ化合物）:ＴａＳｉ２
　［エッチング工程］
　上記条件で配置したサンプル１～４を、温度勾配:１℃／ｍｍ、本加熱室真空度:１０－５Ｐａの条件で加熱処理した。
　なお、それぞれのサンプルについて、本体容器２０の内部に、Ｓｉ蒸気供給源として単結晶Ｓｉ片を配置してエッチングする条件Ａと、単結晶Ｓｉ片を配置せずにエッチングする条件Ｂの２通りの条件のもと試験を行った。
　すなわち、条件Ａは原子数比Ｓｉ／Ｃが１を超える準閉鎖空間にＳｉＣウェハ１０を配置して加熱する条件であり、条件Ｂは原子数比Ｓｉ／Ｃが１以下である準閉鎖空間にＳｉＣウェハ１０を配置して加熱する条件となっている。
　エッチングは、加熱温度１５００℃、１６００℃、１７００℃、１８００℃及び１９００℃のそれぞれについて行い、エッチング量が異なる複数の条件で行った。なお、エッチング量は加熱時間を変更することで調整できる。
＜３＞評価
＜３－１＞ＳＥＭ－ＥＢＳＤ法による歪みの測定
　エッチング工程の前後のサンプル１～４に存在する歪みをＳＥＭ－ＥＢＳＤ法により観察した。ＳＥＭ－ＥＢＳＤ法による歪みの測定は、サンプル１～４のＳｉＣ基板を劈開した断面について、走査型電子顕微鏡を用いて、以下の条件で行った。
　ＳＥＭ装置：Ｚｅｉｓｓ製Ｍｅｒｌｉｎｅ
　ＥＢＳＤ解析：ＴＳＬソリューションズ製ＯＩＭ結晶方位解析装置
　加速電圧：１５ｋＶ
　プローブ電流：１５ｎＡ
　ステップサイズ：２００ｎｍ
　基準点Ｒ深さ:２０μｍ
　測定の結果、エッチング工程前のサンプル１～４には歪みが観察された。これは、サンプル作製において行った疑似的な平坦化工程により導入された格子歪みであり、加工変質層を有していることがわかる。なお、何れも圧縮応力が観測された。具体的には、サンプル１には深さ５μｍ、サンプル３には深さ３μｍ、サンプル４には深さ１μｍの歪みが観察された。
　一方、エッチング後のサンプル１～４においては、歪みが観察されなかった。この結果は、エッチング工程により、加工変質層が除去されたことを示している。
　図６にエッチング前後のサンプル１のＳｉＣ基板の断面ＳＥＭ－ＥＢＳＤイメージング画像を示す。図６（ａ）は、サンプル１のエッチング前の断面ＳＥＭ－ＥＢＳＤイメージング画像である。このエッチング前においては、画像の白黒コントラストから深さ５μｍの位置まで歪みが導入されていることがわかる。図６（ｂ）は、エッチング後の断面ＳＥＭ－ＥＢＳＤイメージング画像である。このエッチング後においては、エッチング前のような白黒コントラストは観察されなかった。すなわち、図６に示すように、エッチング工程前においては深さ５μｍの歪みが導入されていたが、エッチングによりこれを除去することができた。
＜３－２＞ＳＥＭによる表面の評価
　エッチング工程前後におけるサンプル１～４の表面をＳＥＭにより観察した。図７に、エッチング工程前、並びに、条件Ａ（温度１８００℃）で３．０８μｍエッチングした後、及び条件Ｂ（温度１８００℃）で５μｍエッチングした後のサンプル１～４のＳｉＣ基板の表面のＳＥＭ画像（倍率３０００倍）を示す。
　図７に示すように、サンプル１は条件Ａ及び条件Ｂの何れの条件でエッチング後であっても、表面に顕著な凹凸が残ったままであった。
　一方、図７に示すようにサンプル２～４においては、エッチングにより極めて平滑な表面状態を達成することができ、サンプル１のような顕著な凹凸は観察されなかった。
　サンプル３においては、条件Ｂによりエッチングした後、わずかなピット（白抜き矢印で示す箇所）が観察された。しかし、サンプル４においては、条件Ｂによるエッチングであってもピットは観察されず、より平滑な表面が得られることがわかった。
＜３－３＞算術平均粗さ（Ｒａ）とエッチング量の関係
　上述した各種条件でエッチングしたサンプル１、３及び４のＳｉＣ基板について、エッチング量と算術平均粗さ（Ｒａ）を測定した。なお、サンプル１はレーザー顕微鏡、サンプル３及び４はＡＦＭを用いて算術平均粗さ（Ｒａ）を測定した。エッチング前後の算術平均粗さ（Ｒａ）及びエッチング量をグラフにプロットした。
　サンプル１の結果を図８に、サンプル３の結果を図９に、サンプル４の結果を図１０に示す。なお、それぞれの結果を示すグラフには、上記＜３－１＞で測定した歪みの深さを黒矢印で表示した。
　図８に示すように、平均砥粒径１５μｍの砥粒で加工したサンプル１（初期の算術平均粗さ（Ｒａ）は約１１００ｎｍ）のＳｉＣ基板については、深くエッチングしても算術平均粗さ（Ｒａ）が６０ｎｍを下回ることが無かった。特に、条件ＢによりエッチングしたＳｉＣ基板については、エッチング量の増加に伴い表面粗さが増大する領域すら観察された。
　この結果は、サンプル１のＳｉＣ基板は、エッチングにより歪みを除去することはできる一方、極めて平滑な表面を実現するには至らないことを示している。
　一方、平均砥粒径１μｍの砥粒で加工したサンプル３（初期の算術平均粗さ（Ｒａ）は約１７ｎｍ）のＳｉＣ基板に関しては、エッチング量１０００ｎｍ付近で、算術平均粗さ（Ｒａ）が５ｎｍを下回った（図９）。
　更に、エッチング前に存在していた歪みの深さ以上にエッチングを進行させれば、算術平均粗さ（Ｒａ）を２ｎｍ以下にまで低減できることがわかった（図９）。
　更に、平均砥粒径０．３μｍの砥粒で加工したサンプル４（初期の算術平均粗さ（Ｒａ）は約０．５ｎｍ）のＳｉＣ基板をエッチングしたとき、算術平均粗さ（Ｒａ）が２ｎｍ以下、更には１ｎｍ以下である極めて平坦な表面が形成されていることが確認できた（図１０）。
　また、図８によれば、クラックを有したＳｉＣウェハ１０であるサンプル１においては、加工変質層を除去する５μｍ地点まで、条件Ｂのエッチング速度が、条件Ａのエッチング速度よりも早いことがわかる。
　そのため、クラックを有しているＳｉＣウェハ１０をエッチングする場合には、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間にＳｉＣウェハ１０を配置して加熱する工程（条件Ｂ）を含めることで、エッチングを高速に行うことができる。
　具体的には、クラックを有するＳｉＣウェハ１０をエッチングする場合には、まず条件Ｂでエッチングし、その後条件Ａでエッチングする等して、ＳｉＣウェハ１０のエッチング工程の時間を短縮することができる。
＜４＞まとめ
　以上の結果は、ＳｉＣ基板に対して、表面の算術平均粗さ（Ｒａ）が１００ｎｍ以下となるまで平坦化工程を行った後、又は、平均砥粒径が１０μｍ以下の砥粒を用いて平坦化工程を行った後に、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングすることにより、歪みを除去し、かつ、極めて平滑な表面を有するＳｉＣ基板を得ることができることを示している。このようにして得られたＳｉＣ基板は、更にＣＭＰなどの機械加工を行わずともエピタキシャル成長工程に供することができる。
　１０　ＳｉＣ基板（ＳｉＣウェハ）
　１０１　主面
　１１　加工変質層
　１１１　クラック層
　１１２　歪層
　１２　バルク層
　２０　本体容器
　２４　基板保持具
　３０　加熱炉
　４０　高融点容器
　４４　Ｓｉ蒸気供給源
　Ｘ１　エッチング空間
　Ｓ１　スライス工程
　Ｓ２０　平坦化工程
　Ｓ２１　ラッピング工程
　Ｓ２２　粗研削工程
　Ｓ２３　仕上げ研削工程
　Ｓ３１　エッチング工程
　Ｓ４０　鏡面研磨工程
　Ｓ４１　化学機械研磨工程
　Ｓ５１、Ｓ５２　洗浄工程
　Ｓ６１　エピタキシャル成長工程
　Ｓ６２　インゴット形成工程

Claims (13)

  1. 　表面の算術平均粗さ（Ｒａ）が１００ｎｍ以下であるＳｉＣ基板を、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングするエッチング工程を含む、ＳｉＣ基板の製造方法。
  2. 　表面の算術平均粗さ（Ｒａ）が２ｎｍ以下であるＳｉＣ基板を、Ｓｉ元素及びＣ元素を含む雰囲気下でエッチングするエッチング工程を含む、ＳｉＣ基板の製造方法。
  3. 　算術平均粗さ（Ｒａ）が１００ｎｍ以下となるようにＳｉＣ基板の表面を平坦化する平坦化工程と、Ｓｉ元素及びＣ元素を含む雰囲気下で前記平坦化工程後のＳｉＣ基板をエッチングするエッチング工程と、を含むＳｉＣ基板の製造方法。
  4. 　前記平坦化工程において、算術平均粗さ（Ｒａ）が２ｎｍ以下となるようにＳｉＣ基板の表面を平坦化する、請求項３に記載のＳｉＣ基板の製造方法。
  5. 　平均砥粒径が１０μｍ以下の砥粒を用いてＳｉＣ基板の表面を平坦化する平坦化工程と、Ｓｉ元素及びＣ元素を含む雰囲気下で前記平坦化工程後のＳｉＣ基板をエッチングするエッチング工程と、を含むＳｉＣ基板の製造方法。
  6. 　前記砥粒の平均砥粒径が０．５μｍ以下である、請求項５に記載のＳｉＣ基板の製造方法。
  7. 　前記エッチング工程が、ＳｉＣ基板とＳｉＣ材料とを相対させて、ＳｉＣ基板とＳｉＣ材料との間に温度勾配が形成されるように加熱することで、前記ＳｉＣ基板をエッチングする工程を含む、請求項１～６の何れか一項に記載のＳｉＣ基板の製造方法。
  8. 　前記エッチング工程が、クラックが導入されたＳｉＣ基板を、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間内に配置し加熱する工程を含む、請求項１～７の何れか一項に記載のＳｉＣ基板の製造方法。
  9. 　前記エッチング工程後に、前記ＳｉＣ基板の表面への機械加工を行わない、請求項１～８の何れか一項に記載のＳｉＣ基板の製造方法。
  10. 　前記エッチング工程後に、洗浄工程を行わない、請求項１～９の何れか一項に記載のＳｉＣ基板の製造方法。
  11. 　前記エッチング工程に次いで、ＳｉＣ基板の表面にエピ層を形成するエピタキシャル成長工程を行う、請求項１～１０の何れか一項に記載のＳｉＣ基板の製造方法。
  12. 　前記エッチング工程が、ＳｉＣ単結晶原基板をエッチングしてＳｉＣ単結晶種基板を製造する工程であり、該エッチング工程に次いで、前記ＳｉＣ単結晶種基板を結晶成長させインゴットを得るインゴット形成工程を含む、請求項１～１１の何れか一項に記載のＳｉＣ基板の製造方法。
  13. 　前記ＳｉＣ基板が２インチ以上である、請求項１～１２の何れか一項に記載のＳｉＣ基板の製造方法。
PCT/JP2020/030067 2019-08-06 2020-08-05 ＳｉＣ基板の製造方法 WO2021025077A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP20849859.2A EP4012080A4 (en) 2019-08-06 2020-08-05 METHOD FOR MANUFACTURING A SIC SUBSTRATE
US17/632,727 US20220285502A1 (en) 2019-08-06 2020-08-05 METHOD FOR MANUFACTURING SiC SUBSTRATE
JP2021537355A JP7274154B2 (ja) 2019-08-06 2020-08-05 ＳｉＣ基板の製造方法
CN202080055185.XA CN114303232A (zh) 2019-08-06 2020-08-05 SiC衬底的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-144449 2019-08-06
JP2019144449 2019-08-06

Publications (1)

Publication Number Publication Date
WO2021025077A1 true WO2021025077A1 (ja) 2021-02-11

Family

ID=74502982

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/030067 WO2021025077A1 (ja) 2019-08-06 2020-08-05 ＳｉＣ基板の製造方法

Country Status (6)

Country Link
US (1) US20220285502A1 (ja)
EP (1) EP4012080A4 (ja)
JP (1) JP7274154B2 (ja)
CN (1) CN114303232A (ja)
TW (1) TW202113954A (ja)
WO (1) WO2021025077A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245586B1 (ja) 2022-06-02 2023-03-24 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP7287588B1 (ja) 2022-06-02 2023-06-06 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP7435880B2 (ja) 2023-03-09 2024-02-21 株式会社レゾナック ｎ型ＳｉＣ単結晶基板及びＳｉＣエピタキシャルウェハ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4036283A4 (en) * 2019-09-27 2023-10-25 Kwansei Gakuin Educational Foundation METHOD FOR PRODUCING A SIC SUBSTRATE
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法
CN117066978B (zh) * 2023-10-16 2024-01-05 天通控股股份有限公司 一种钽酸锂键合晶片的减薄方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP2008230944A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP2015005702A (ja) 2013-06-24 2015-01-08 昭和電工株式会社 ＳｉＣ基板の製造方法
WO2015151413A1 (ja) * 2014-03-31 2015-10-08 東洋炭素株式会社 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法
WO2016079983A1 (ja) * 2014-11-18 2016-05-26 東洋炭素株式会社 ＳｉＣ基板のエッチング方法及び収容容器
JP2017065986A (ja) * 2015-09-30 2017-04-06 新日鐵住金株式会社 低抵抗率炭化珪素単結晶基板の製造方法
JP2017081813A (ja) * 2011-08-05 2017-05-18 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
JP2018158858A (ja) * 2017-03-22 2018-10-11 日本電信電話株式会社 結晶成長方法および装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4391047B2 (ja) * 2001-08-28 2009-12-24 独立行政法人産業技術総合研究所 低欠陥の単結晶の成長方法及び成長装置
WO2014196394A1 (ja) * 2013-06-04 2014-12-11 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
EP3561158A4 (en) * 2016-12-20 2021-01-27 SKC Co., Ltd. PROCESS FOR CULTURING A LARGE DIAMETER MONOCCRYSTALLINE SILICON CARBIDE INGOT
WO2020022391A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
TW202007801A (zh) * 2018-07-25 2020-02-16 日商東洋炭素股份有限公司 ＳｉＣ晶圓之製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP2008230944A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP2017081813A (ja) * 2011-08-05 2017-05-18 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
JP2015005702A (ja) 2013-06-24 2015-01-08 昭和電工株式会社 ＳｉＣ基板の製造方法
WO2015151413A1 (ja) * 2014-03-31 2015-10-08 東洋炭素株式会社 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法
WO2016079983A1 (ja) * 2014-11-18 2016-05-26 東洋炭素株式会社 ＳｉＣ基板のエッチング方法及び収容容器
JP2017065986A (ja) * 2015-09-30 2017-04-06 新日鐵住金株式会社 低抵抗率炭化珪素単結晶基板の製造方法
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
JP2018158858A (ja) * 2017-03-22 2018-10-11 日本電信電話株式会社 結晶成長方法および装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245586B1 (ja) 2022-06-02 2023-03-24 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP7287588B1 (ja) 2022-06-02 2023-06-06 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP2023177675A (ja) * 2022-06-02 2023-12-14 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP2023178199A (ja) * 2022-06-02 2023-12-14 株式会社レゾナック ｎ型ＳｉＣ単結晶基板
JP7435880B2 (ja) 2023-03-09 2024-02-21 株式会社レゾナック ｎ型ＳｉＣ単結晶基板及びＳｉＣエピタキシャルウェハ

Also Published As

Publication number Publication date
CN114303232A (zh) 2022-04-08
JP7274154B2 (ja) 2023-05-16
EP4012080A4 (en) 2023-11-08
US20220285502A1 (en) 2022-09-08
TW202113954A (zh) 2021-04-01
EP4012080A1 (en) 2022-06-15
JPWO2021025077A1 (ja) 2021-02-11

Similar Documents

Publication Publication Date Title
WO2021025077A1 (ja) ＳｉＣ基板の製造方法
JP5569112B2 (ja) 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ
WO2021025084A1 (ja) ＳｉＣ種結晶及びその製造方法、当該ＳｉＣ種結晶を成長させたＳｉＣインゴット及びその製造方法、並びに、当該ＳｉＣインゴットより製造されるＳｉＣウェハ、エピタキシャル膜付きＳｉＣウェハ及びこれらの製造方法
WO2021025085A1 (ja) ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法
WO2020179795A1 (ja) ＳｉＣ基板の製造方法及びその製造装置
JP2020017627A (ja) ＳｉＣウェハ及びＳｉＣウェハの製造方法
JP6119397B2 (ja) 炭化珪素単結晶育成用種結晶基板
WO2021060368A1 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶ウェハ
JP4494856B2 (ja) 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法
WO2021060367A1 (ja) ＳｉＣ基板の製造方法
JP2020015645A (ja) ＳｉＣウェハの製造方法
JP7228348B2 (ja) ＳｉＣウェハの製造方法
WO2021025086A1 (ja) ＳｉＣ基板の製造方法
WO2020179794A1 (ja) ＳｉＣ基板の製造方法及びその製造装置及びＳｉＣ基板の加工変質層を低減する方法
TWI833919B (zh) 碳化矽基板、碳化矽基板的製造方法、碳化矽基板的製造裝置以及降低碳化矽基板的加工變質層的方法
JP2011051861A (ja) ＡｌＮ単結晶の製造方法および種基板
US20220372653A1 (en) Method for reducing structural damage to the surface of monocrystalline aluminium-nitride substrates, and monocrystalline aluminium-nitride substrates that can be produced by a method of this type
JP2020015643A (ja) ＳｉＣウェハの製造方法
JP2020015644A (ja) ＳｉＣウェハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20849859

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021537355

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020849859

Country of ref document: EP

Effective date: 20220307