JP2014093526A - エピタキシャルウエハ - Google Patents

エピタキシャルウエハ Download PDF

Info

Publication number
JP2014093526A
JP2014093526A JP2013225125A JP2013225125A JP2014093526A JP 2014093526 A JP2014093526 A JP 2014093526A JP 2013225125 A JP2013225125 A JP 2013225125A JP 2013225125 A JP2013225125 A JP 2013225125A JP 2014093526 A JP2014093526 A JP 2014093526A
Authority
JP
Japan
Prior art keywords
epitaxial
substrate
gas
growth
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013225125A
Other languages
English (en)
Other versions
JP2014093526A5 (ja
Inventor
Seok Min Kang
ソク ミン カン
Ji Hye Kim
ジ ヘ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120122005A external-priority patent/KR20140055336A/ko
Priority claimed from KR1020120137988A external-priority patent/KR20140070015A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2014093526A publication Critical patent/JP2014093526A/ja
Publication of JP2014093526A5 publication Critical patent/JP2014093526A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本願発明は、ドーピング均一度が向上して、特性及び歩留まりが向上した高品質のエピタキシャルウエハを提供することを目的とする。
【解決手段】本願発明のエピタキシャルウエハは、基板と、基板上に配置されたエピタキシャル構造体とを含み、エピタキシャル構造体は、ｎ型またはｐ型にドープされ、１０％以下のドーピング均一度を有する。
【選択図】図２

Description

本発明は、エピタキシャルウエハに関する。
エピタキシャル成長工程は、通常、化学気相蒸着プロセスを含む。エピタキシャル成長工程によれば、気相／液相／固相のシリコン複合物が単結晶シリコンウエハ（または、基板）の表面に伝達されて熱分解する間または熱分解に影響を及ぼす間に、ウエハは加熱される。このとき、単結晶構造の成長を持続させる方式でシリコンが単結晶シリコンウエハ上に積層されることで、エピタキシャルウエハが製造される。このとき、ｎ型またはｐ型の特定の極性を有するエピタキシャルウエハを製造しようとする場合、エピタキシャル成長工程で、所定のドーピングガスをチャンバに注入するようになる。
ドープされたエピタキシャルウエハのドーピング均一度が、設計仕様によって許容された範囲を満足することが重要である。そのために、ウエハ、バッファ層及び活性層のドーピング濃度を互いに異ならせて、バッファ層を活性層よりも高い濃度にドープする既存の方法がある。しかし、このような方法にしたがっても要求される水準のドーピング均一度を満足させることができない。
本発明は、ドーピング均一度が向上して、特性及び歩留まりが向上した高品質のエピタキシャルウエハを提供する。
本願発明によるエピタキシャルウエハは、基板と、前記基板上に配置されたエピタキシャル構造体と、を含み、前記エピタキシャル構造体は、ｎ型またはｐ型にドープされ、１０％以下のドーピング均一度を有することができる。前記ドーピング均一度は９％以下であってもよい。
前記エピタキシャルウエハは、中心部から縁部まで前記ドーピング均一度を有することができる。
前記エピタキシャル構造体は、第１エピタキシャル層と、前記第１エピタキシャル層上に配置された第２エピタキシャル層と、を含むことができる。
前記第１エピタキシャル層は、前記基板と前記第２エピタキシャル層との間に配置されて、前記エピタキシャルウエハに電圧を印加する時に引き起こされる漏れ電流を抑制することができる。
前記第１エピタキシャル層が前記基板と前記第２エピタキシャル層との間に配置されて、前記基板と前記第２エピタキシャル層との間の格子不整合を低減させて、前記第２エピタキシャル層の表面欠陥を減らすことができる。
前記第２エピタキシャル層は、０．５個／ｃｍ２以下の表面欠陥密度を有することができる。
前記第１エピタキシャル層と前記第２エピタキシャル層は、互いに同一の組成を有することができる。
前記第１エピタキシャル層は第１ドーピング濃度にドープされ、前記第２エピタキシャル層は第２ドーピング濃度にドープされ、前記第１ドーピング濃度は、前記第２ドーピング濃度よりも高くすることができる。
前記基板はシリコンカーバイド基板であり、前記第１及び第２エピタキシャル層のそれぞれはシリコンカーバイドを含むことができる。
ｎ型にドープされた前記第１及び第２エピタキシャル層のそれぞれはシリコンカーボンナイトライド（ＳｉＣＮ）を含むことができ、ｐ型にドープされた前記第１及び第２エピタキシャル層のそれぞれはアルミニウムシリコンカーバイド（ＡｌＳｉＣ）を含むことができる。
前記第１エピタキシャル層は、１．０μｍ以下の厚さを有することができる。
前記第１エピタキシャル層は、０．５μｍ乃至１．０μｍの厚さを有することができる。
他の実施例の半導体素子は、前記エピタキシャルウエハと、前記第２エピタキシャル層上に配置されたソース及びドレインと、を含むことができる。
前記半導体素子は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に該当することができる。
更に他の実施例によれば、基板上にエピタキシャル構造体を有するエピタキシャルウエハをチャンバの内部で製造するエピタキシャルウエハの製造方法は、前記チャンバの内部に前記基板を配置するステップと、前記基板を回転させながら、成長ガス及びドーピングガスを含む反応ガスを前記チャンバに注入して、前記基板上に前記エピタキシャル構造体をドープしながら成長させるステップと、を含むことができる。
前記成長ガスはケイ素及び炭素を含み、前記ドーピングガス中において、前記エピタキシャル構造体にドープされるドーピング元素を含むソースガスの希釈比は、前記エピタキシャル構造体のケイ素に対する炭素の比率（Ｃ／Ｓｉ）によって決定することができる。
前記比率（Ｃ／Ｓｉ）が１以上である時、前記ソースガスの希釈比は１／１００乃至１／１０の範囲内で決定し、前記比率（Ｃ／Ｓｉ）が１未満である時、前記ソースガスの希釈比は１／７０乃至１／３０の範囲内で決定することができる。
前記ドーピングガスは前記ソースガス及び希釈ガスを含み、前記ソースガスの希釈比は、下記数式のように決定することができる。
前記反応ガスが前記チャンバに注入される時、前記基板の回転速度は、１分当り５０回乃至１分当り１００回の範囲で決定されるか、または１分当り５０回乃至１分当り７０回の範囲で決定されてもよい。
前記エピタキシャル構造体を成長させるステップは、前記基板上に第１エピタキシャル層を成長させるステップと、前記第１エピタキシャル層上に第２エピタキシャル層を成長させるステップと、を含み、前記第１エピタキシャル層を成長させるステップと前記第２エピタキシャル層を成長させるステップとは断続することなく行うことができる。
前記第１エピタキシャル層は第１成長速度で成長され、前記第２エピタキシャル層は第２成長速度で成長され、前記第１成長速度は、前記第２成長速度よりも低速とすることができる。
前記第１エピタキシャル層を成長させるステップで、前記エピタキシャル構造体のケイ素に対する炭素の比率（Ｃ／Ｓｉ）は０．７乃至１未満に制御し、前記第２エピタキシャル層を成長させるステップで、前記比率（Ｃ／Ｓｉ）は１以上に制御することができる。
前記エピタキシャル構造体を成長させるステップは、前記第１エピタキシャル層を成長させた後に前記第２エピタキシャル層を成長させる前に、前記第１成長速度から前記第２成長速度まで線形的にまたは階段式に増加する成長速度で、前記基板上に前記反応ガスを注入して行われる中間成長工程をさらに含むことができる。
前記第１エピタキシャル層を成長させるステップで、前記成長ガスと前記ドーピングガス及び前記反応ガスに含まれる希釈ガスは、下記数式のような注入パラメータが１／４５ｍｉｎ／ｍｌ乃至１／１０ｍｉｎ／ｍｌを満足するように注入し、
前記第２エピタキシャル層を成長させるステップで、前記成長ガス及び前記希釈ガスは、前記注入パラメータが１／２０ｍｉｎ／ｍｌ乃至１ｍｉｎ／ｍｌを満足するように注入することができる。
前記第１エピタキシャル層を成長させるステップで、前記成長ガスの量は前記反応ガスに含まれる希釈ガスの量に対して１／４０００乃至１／３０００であり、前記第２エピタキシャル層を成長させるステップで、前記成長ガスの量は前記希釈ガスの量に対して１／１０００乃至１／６００であってもよい。
前記第１エピタキシャル層を成長させるステップで、ケイ素に対する炭素の比率（Ｃ／Ｓｉ）は０．５乃至０．８であり、前記第２エピタキシャル層を成長させるステップで、前記比率（Ｃ／Ｓｉ）は０．８乃至１．２であり、前記エピタキシャル構造体を成長させる温度は１６００℃乃至１６５０℃であり、圧力は７０ｍｂａｒ乃至１２０ｍｂａｒであってもよい。
前記ドーピングガスは窒素を含み、前記反応ガスに含まれる希釈ガスは水素を含むことができる。
実施例のエピタキシャルウエハは、改善されたドーピング均一度、特に、１０％以下のドーピング均一度を有することができる。
一実施例に係るエピタキシャルウエハの製造方法を説明するための工程断面図である。 一実施例に係るエピタキシャルウエハの製造方法を説明するためのフローチャートである。 一実施例に係るエピタキシャルウエハの製造方法によって製造されたエピタキシャルウエハのドーピング均一度を示すグラフである。 一実施例に係るエピタキシャルウエハの断面図である。 他の実施例に係るエピタキシャルウエハの断面図である。 他の実施例に係るエピタキシャルウエハの製造方法を説明するためのフローチャートである。 実施例によってエピタキシャルドーピング成長されたバッファ層及び活性層を示す図である。 実施例によってエピタキシャルドーピング成長されたバッファ層及び活性層を示す図である。 比較例としてエピタキシャルドーピング成長されたバッファ層及び活性層を示す図である。 比較例としてエピタキシャルドーピング成長されたバッファ層及び活性層を示す図である。
本発明は、様々な変更を加えることができ、種々の実施例を有することができるので、特定の実施例を図面に例示して説明する。しかし、これは、本発明を特定の実施形態に対して限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解しなければならない。
第１、第２などのように序数を含む用語は、様々な構成要素を説明するために使用できるが、前記構成要素は、前記用語によって限定されてはならない。前記用語は、一つの構成要素を他の構成要素から区別する目的でのみ使用される。例えば、本発明の権利範囲を外れない限り、第２構成要素は第１構成要素と命名してもよく、同様に、第１構成要素は第２構成要素と命名してもよい。及び／またはという用語は、複数の関連した記載された項目の組み合わせ、または複数の関連した記載された項目のいずれかの項目を含む。
本明細書で使用した用語は、単に特定の実施例を説明するために使用されたもので、本発明を限定しようとする意図ではない。単数の表現は、文脈上明らかに他の意味を表さない限り、複数の表現を含む。本出願において、「含む」又は「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものが存在することを指定しようとするもので、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなければならない。
別途定義されない限り、技術的または科学的な用語を含めてここで使用される全ての用語は、本発明の属する技術分野における通常の知識を有する者によって一般的に理解される意味と同一の意味を有している。一般的に使用される辞書に定義されているような用語は、関連技術の文脈上の意味と一致する意味を有するものと解釈しなければならず、本出願で明らかに定義しない限り、理想的又は過度に形式的な意味と解釈されてはならない。
層、膜、領域、板などの部分が他の部分の「上に」あるとする時、これは、他の部分の「真上に」ある場合だけでなく、その中間にまた他の部分がある場合も含む。反対に、ある部分が他の部分の「真上に」あるとする時には、中間に他の部分がないことを意味する。
上記の図面を参照して実施形態について詳細に説明する。ただし、図面中、同一の構成要素には同一の参照符号を付する。
以下、添付の図面を参照して実施例を詳細に説明し、図面符号に関係なく、同一または対応する構成要素は同一の参照番号を付し、これについての重複説明は省略する。
本実施例によれば、中心部から縁部までのドーピング均一度が１０％以下、特に、９％以下であるエピタキシャルウエハ及びその製造方法を提供しようとする。
ここで、エピタキシャルウエハのドーピング均一度とは、ドーピング濃度の平均（ｍｅａｎ）に対する標準偏差（ｓｔａｎｄａｒｄ ｄｅｖｉａｔｉｏｎ）を意味し、下記の数式１のように表すことができる。
ここで、「ｍｅａｎ」は、ドーピング濃度の平均を意味し、σは、ドーピング濃度の標準偏差を意味する。ドーピング均一度（％）の結果値が低いほど、均一にドープされたことを意味する。
実施例によれば、エピタキシャルウエハのドーピング均一度を、ドーピング工程時の温度、圧力、Ｃ／Ｓｉ比率（ｒａｔｉｏ）、Ｓｉ／Ｈ2比率、基板（または、ウエハ）の回転速度、ドーピングガスの希釈比、ソースガスと希釈ガスとの比などの変数によって向上させることができる。
前述した変数のうち、注入されるドーピングガス中の実際にドープされる元素に相応するソースガスの希釈比が、ドーピング均一度を向上させるために最も重要な変数として作用することができる。したがって、一実施例によるエピタキシャルウエハの製造方法は、ソースガスの希釈比を通じてドーピング均一度の向上を図る。以下、一実施例に係るエピタキシャルウエハ及びその製造方法を、添付の図面を参照して、次のように説明する。
一実施例によれば、中心部から縁部まで均一にドープされたエピタキシャルウエハは、１０％以下の誤差範囲のドーピング均一度を有するように製造することができる。そのために、注入されるドーピングガス中のソースガスの希釈比をＣ／Ｓｉ比率によって適切に調節し、また基板の回転速度をそれに合せて適切に調節する。
図１（ａ）乃至（ｃ）は、一実施例に係るエピタキシャルウエハの製造方法２００Ａを説明するための工程断面図で、図２は、一実施例に係るエピタキシャルウエハの製造方法２００Ａを説明するためのフローチャートである。
以下、図２に例示したエピタキシャルウエハの製造方法２００Ａを、図１（ａ）乃至（ｃ）を参照して説明するが、一実施例は、図１（ａ）乃至（ｃ）に示した工程断面図に限定されない。
実施例によるエピタキシャルウエハの製造方法２００Ａは、まず、図１（ａ）に例示したように、反応チャンバ（図示せず）内に基板１１０を配置する（ステップ２１０）。ここで、基板１１０は、半導体基板であってもよく、例えば、シリコンカーバイド系の基板であってもよい。また、図１（ａ）乃至（ｃ）の場合、基板１１０は、４Ｈ−ＳｉＣ基板であるものと示しているが、実施例はこれに限定されない。すなわち、実施例によるエピタキシャルウエハ上に最終的に作製しようとする素子や製品の種類によって、４Ｈ−ＳｉＣ基板１１０以外の６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、または１５Ｒ−ＳｉＣなどのような他の基板を使用してもよいことは勿論である。
ステップ２１０を行った後、反応ガス（または、反応ソース）をチャンバに注入し、基板１１０を回転させて、基板１１０上にエピタキシャル層１１５，１１７，１１９を成長させる（ステップ２２０〜ステップ２４０）。
ここで、エピタキシャル構造体は、複数のエピタキシャル層１１５，１１７，１１９を含むことができるが、実施例はこれに限定されない。基板１１０上に特定材質の物質を積層（または、成長）させて積層レイヤー（図示せず）を形成する時、基板１１０と積層レイヤーとの間の格子定数の不整合によって積層レイヤーの信頼性を担保しにくいことがある。これを解決するために、図１（ａ）に例示したように、基板１１０上にエピタキシャル層１１５をバッファ層として積層させることができる。その後、図１（ｂ）に示したように、バッファ層１１５上に第１エピタキシャル層１１７を成長させる。その後、図１（ｃ）に例示したように、第１エピタキシャル層１１７上に第２エピタキシャル層１１９を成長させる。ここで、バッファ層１１５の成長は省略してもよい。
まず、基板１１０上にエピタキシャルドーピング成長のための反応ガスを注入する（ステップ２２０）。ここで、反応ガスは、エピタキシャル成長のソースとなる成長ガスと、その成長過程でドーピングを行うためのドーピングガスとを含むことができるが、実施例はこれに限定されない。
前述したドーピングガスは、エピタキシャル成長によって積層されるエピタキシャル層１１５，１１７，１１９に実際にドーピングがなされる元素に相応するソースガスと、そのソースガスを希釈するのに用いられる希釈ガスとを含むことができるが、実施例はこれに限定されない。
実施例によれば、チャンバの内部に反応ガスを注入する時、基板１１０の回転速度を制御（または、調節）し、ドーピングガス中のソースガスの希釈比を調節する（ステップ２３０）。図２に例示したエピタキシャルウエハの製造方法２００Ａによれば、ステップ２２０の後にステップ２３０を行い、ステップ２３０の後にステップ２４０を行うものと示しているが、ステップ２２０乃至ステップ２４０は同時に行ってもよい。このような基板１１０の回転速度及びソースガスの希釈比の調節は、次のように行うことができる。
まず、エピタキシャル成長がなされる基板１１０が、図１（ａ）乃至（ｃ）に例示したように、シリコンカーバイド系の基板（例えば、４Ｈ−ＳｉＣ基板）である場合、エピタキシャル成長のための成長ガスとしては、その基板１１０と格子定数の一致が可能な物質として、ＳｉＨ4＋Ｃ3Ｈ8＋Ｈ2、ＭＴＳ（ＣＨ3ＳｉＣｌ3）、ＴＣＳ（ＳｉＨＣｌ3）、ＳｉxＣx（１≦ｘ≦１７）、ＳｉxＣy（１≦ｘ≦１７、１≦ｙ≦１８）などのように炭素及びケイ素を含む液相、気相、固相の物質（または、化合物）を用いることができる。そして、上記のようなエピタキシャル成長工程を通じて、基板１１０上に積層されるエピタキシャル層１１５，１１７，１１９をｎ型にドープさせようとする場合、ソースガスとしては、窒素ガス（Ｎ2）などの５族元素の物質を用いることができるが、実施例は、このようなソースガスの物質に限定されない。
また、反応ガスは、エピタキシャル層１１５，１１７，１１９が積層される基板１１０の材質及び種類によって異ならせてもよい。また、実際にドーピングに関与するソースガスも同様に、ドープされるタイプ（ｎ型またはｐ型）によって異ならせてもよい。ただし、以下では、説明の便宜及び集中のために、シリコンカーバイド系の基板１１０に、窒素ガスをソースガスとしてエピタキシャルドーピング成長をさせる場合を仮定して説明するが、実施例はこれに限定されない。
また、ソースガスである窒素ガスを希釈する用途の希釈ガスとしては、水素ガス（Ｈ2）を用いるものと仮定して説明するが、実施例はこれに限定されない。例えば、希釈ガスとして、不活性ガス（例えば、Ａｒ、Ｈｅなど）を用いてもよい。
ステップ２２０で注入されるドーピングガスにおいてソースガスの希釈比は、次の数式２のように表すことができる。
実施例によれば、チャンバ内に注入されるドーピングガス中において、実際にエピタキシャル層１１５，１１７，１１９にドープされるドーピング元素に相応するソースガスの希釈比は、エピタキシャル構造体１１５，１１７，１１９のケイ素に対する炭素の比率（Ｃ／Ｓｉ）によって決定することができる。エピタキシャル層１１５，１１７，１１９の比率（Ｃ／Ｓｉ）が１以上である時に、ソースガスの希釈比が１／１００より小さいか、または１／１０より大きい場合、数式１に表記されたドーピング均一度が悪化することがある。したがって、ソースガスの希釈比は、エピタキシャル層１１５，１１７，１１９のＣ／Ｓｉ比率が１以上である場合、１／１００乃至１／１０の範囲内で設定することができる。
また、エピタキシャル層１１５，１１７，１１９の比率（Ｃ／Ｓｉ）が１未満である時に、ソースガスの希釈比が１／７０より小さいか、または１／３０より大きい場合、数式１に表記されたドーピング均一度が悪化することがある。したがって、エピタキシャル層１１５，１１７，１１９の比率（Ｃ／Ｓｉ）が１未満である場合、ソースガスの希釈比は、例えば、１／７０乃至１／３０の範囲内で設定されるように調節することができる。
また、ドーピングガスは、チャンバ内に配置された注入口（Ｉｎｌｅｔ）を通じて供給され、吐出口（Ｏｕｔｌｅｔ）に排出されることによって、チャンバ内に一定の濃度を維持する。しかし、実際には注入口が位置した部分のドーピング濃度が、吐出口が位置した部分の濃度よりも相対的に高いことがあるため、基板１１０の中心部から縁部まで全面にわたって均一な濃度でドーピングガスを供給できないという問題がある。したがって、実施例によれば、エピタキシャル層１１５，１１７，１１９を成長させる時に、基板１１０を回転させる。もし、基板１１０の回転速度が１分当り５０回より小さいか、または１分当り１００回より大きい場合、エピタキシャルウエハのドーピング均一度は悪化することがある。したがって、基板１１０の回転速度が、例えば、１分当り５０回〜１分当り１００回内に設定されるように制御することで、基板１１０に供給されるドーピングガスの濃度を一定に維持することができる。
図３は、一実施例に係るエピタキシャルウエハの製造方法２００Ａによって製造されたエピタキシャルウエハのドーピング均一度を示すグラフであり、横軸は実施回数を示し、縦軸はエピタキシャルウエハのドーピング均一度を示す。
前述したソースガスの希釈比で、前述した速度で基板１１０を回転させながらエピタキシャルドーピング成長を行うことで、図３に例示したような実験例を獲得した。図３を参照すると、計１０回の実験において、全ての場合にドーピング均一度が１０％以内の誤差範囲内の値を満足していることを確認することができる。一般に、商用製品の場合、１５％内外のドーピング均一度を有するという点で、実施例に係る条件下でドーピング成長されたエピタキシャル層１１５，１１７，１１９のドーピング均一度は非常に優れていることがわかる。
結局、図２に例示したエピタキシャルウエハの製造方法２００Ａによれば、エピタキシャル層１１５，１１７，１１９のＣ／Ｓｉ比率によってソースガスの希釈比を適切に調節しながら、基板１１０の回転速度を調節する非常に単純な制御過程のみで非常に優れたドーピング均一度を確保することができる。
上述した条件制御を通じたエピタキシャル成長は、図２のステップ２４０に示したように、そのエピタキシャル層が設計上意図する目標厚さに成長されるまで続く。すなわち、ステップ２２０及びステップ２３０が行われる間に、基板１１０上にエピタキシャル層１１５，１１７，１１９が成長される（ステップ２４０）。
基板１１０上にエピタキシャル層１１５，１１７，１１９は、次のように形成されてもよい。
実施例によるエピタキシャルウエハの製造方法２００Ａは、図１（ａ）及び（ｂ）に示した予備成長工程（Ｐｒｅ−ｇｒｏｗｔｈ ｓｔｅｐ）と、図１（ｃ）に示した後続成長工程（Ｇｒｏｗｔｈ ｓｔｅｐ）とを含むことができる。
予備成長工程（Ｐｒｅ−ｇｒｏｗｔｈｓｔｅｐ）では、チャンバ内に設けられた基板１１０上にエピタキシャル成長のための反応ガスを注入して、指定された第１成長速度で、エピタキシャル層１１５，１１７を第１成長温度で指定された第１厚だけ成長させる。
後続成長工程（Ｇｒｏｗｔｈ ｓｔｅｐ）では、基板１１０上に反応ガスを注入して、指定された第２成長速度で、エピタキシャル層１１９を第２成長温度で目標厚さまで成長させる。ここで、第１成長速度は第２成長速度よりも低速であり、後続成長工程は、予備成長工程と断続することなく行われる。
第１成長速度は、例えば、３〜５μｍ／ｈ以下の速度（すなわち、１時間当たり３μｍ以下または５μｍ以下の厚さでエピタキシャル層１１５，１１７が積層される速度）に設定することができる。ここで、第１及び第２成長速度のそれぞれは、チャンバ内に注入される反応ガスの量（ｆｌｕｘ）を調節することによって調節可能である。
一般に、エピタキシャル層１１７，１１９を速い速度で成長させる場合、エピタキシャル層１１７，１１９の均一な積層（または、成長）が難しいことがある。したがって、前述した予備成長工程（Ｐｒｅ−ｇｒｏｗｔｈ ｓｔｅｐ）では、所定の第１成長温度を維持することによって、反応ガスによる原子間移動度を活発にして、均一な成長が可能な環境を設け、その成長速度は低くすることによって、それら原子が基板１１０上に均一に分布及び成長できる時間を付与する。したがって、エピタキシャル層１１９が成長される前に、基板１１０上にこのような予備成長工程によってエピタキシャル層１１５，１１７が成長されることによって、基板１１０とエピタキシャル層１１９との間の格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）を減少させて、エピタキシャル層１１９の表面欠陥を大きく減らすことができる。
したがって、このような予備成長工程は、成長初期の格子不整合による表面欠陥を減らして、後続成長工程を助けるための事前工程である。したがって、予備成長工程によって成長されるエピタキシャル層（１１５または／及び１１７）の厚さは、略０．５μｍ〜１．０μｍの範囲内であれば十分である。ここで、予備成長工程によって成長されるエピタキシャル層（１１５または／及び１１７）の厚さは、第１成長温度と第１成長速度及び成長時間の調節を通じて調節可能である。
後続成長工程では、予備成長工程を基にして成長されたエピタキシャル層１１５，１１７上に、本格的にエピタキシャル層１１９を成長させる。このような後続成長工程は、予備成長工程を経た後の成長工程であるので、予備成長工程での第１成長速度に比べて非常に速い第２成長速度でエピタキシャル層１１９を成長させることができる。例えば、第２成長速度は、２０μｍ／ｈ以上であってもよく、第２成長温度は、例えば、１５００℃〜１７００℃の範囲で設定されてもよい。このような後続成長工程は、エピタキシャル層１１５，１１７，１１９の全体厚さが、成長させようとする目標厚さになるまで行うことができる。このとき、目標厚さは、エピタキシャルウエハの活用目的、用途、最終素子、製品の性格、設計値などによって異ならせることができる。
上述した成長条件によるとき、予備成長工程でＣ／Ｓｉ比率（ｒａｔｉｏ）は０．７乃至１未満の値を有し、後続成長工程でＣ／Ｓｉ比率が１以上の値を有するように制御することができる。したがって、上記のような予備成長工程及び後続成長工程によるとき、予備成長工程ではソースガスの希釈比が１／３０〜１／７０の範囲内に設定されるように制御し、後続成長工程ではソースガスの希釈比が１／１０〜１／１００の範囲内に設定されるように制御することができる。
また、実施例によれば、上述した後続成長工程は、上述した予備成長工程と断続することなく行われる。すなわち、反応ガスの注入を中断させない状態で（成長工程を中断しない状態で）、予備成長工程と後続成長工程を連続的に行うことができる。このような成長工程の断続のない進行は、次のような様々な方式により行うことができる。
まず、後続成長工程は、予備成長工程の直後に行うことができる。または、後続成長工程と予備成長工程との間に中間成長工程を挿入してもよい。このとき、中間成長工程は、予備成長工程での成長速度である第１成長速度から後続成長工程での成長速度である前記第２成長速度まで線形的にまたは階段式に増加する成長速度で、基板１１０上に反応ガスを注入してエピタキシャル層を成長させる段階であってもよい。
図４は、一実施例に係るエピタキシャルウエハ３００Ａの断面図である。
図４に例示したエピタキシャルウエハ３００Ａは、基板（または、ウエハ）３１０、及び基板３１０上に配置されたエピタキシャル構造体３２０を含む。基板３１０は、半導体基板であってもよく、例えば、シリコンカーバイド系の基板であってもよい。これに対応して、エピタキシャル構造体３２０もシリコンカーバイド構造体であってもよい。基板３１０は、図１（ａ）乃至（ｃ）に例示した基板１１０に該当することができる。
エピタキシャル構造体３２０は、第１及び第２エピタキシャル層３２２，３２４を含み、ｎ型またはｐ型にドープすることができる。第１エピタキシャル層３２２は、基板３１０上に配置され、第２エピタキシャル層３２４は第１エピタキシャル層３２２上に配置される。このとき、第１エピタキシャル層３２２及び第２エピタキシャル層３２４は、その製造過程でソースガスの希釈比が調節され、基板３１０を回転させてエピ成長されるので、１０％以下のドーピング均一度を維持することができる。
第１及び第２エピタキシャル層３２２，３２４は、図１（ｂ）及び（ｃ）に示した第１及び第２エピタキシャル層１１７，１１９にそれぞれ該当することができる。この場合、前述したように、第１エピタキシャル層３２２を形成する予備成長工程と第２エピタキシャル層３２４を形成する後続成長工程が、反応ガスの注入を中断させない状態で連続的に行われるので、第１エピタキシャル層３２２と第２エピタキシャル層３２４とは同一の組成を有することができる。
基板３１０と第２エピタキシャル層３２４との間に第１エピタキシャル層３２２を配置することによって、エピタキシャルウエハ３００Ａに電圧を印加する時に引き起こされる漏れ電流を抑制することができる。このとき、第１エピタキシャル層３２２は、１μｍ以下の厚さ、例えば、０．５μｍ〜１．０μｍの厚さを有することができる。
第２エピタキシャル層３２４は、前述した後続成長工程によって目標に合う厚さに製造することができ、０．５個／ｃｍ２以下の表面欠陥密度を有するように作製することができる。
基板３１０は、シリコンカーバイド（ＳｉＣ）基板であり、第１エピタキシャル層３２２及び第２エピタキシャル層３２４のそれぞれはシリコンカーバイドを含むことができる。基板３１０はシリコンカーバイド（ＳｉＣ）基板であり、第１エピタキシャル層３２２及び第２エピタキシャル層３２４が全てｎ型伝導性シリコンカーバイド系である場合、第１エピタキシャル層３２２及び第２エピタキシャル層３２４のそれぞれはシリコンカーボンナイトライド（ＳｉＣＮ）で形成することができる。
または、第１エピタキシャル層３２２及び第２エピタキシャル層３２４が全てｐ型伝導性シリコンカーバイド系である場合、第１エピタキシャル層３２２及び第２エピタキシャル層３２４のそれぞれはアルミニウムシリコンカーバイド（ＡｌＳｉＣ）で形成することができる。
前述した一実施例に係るエピタキシャルウエハ３００Ａは、１０％以下の向上したドーピング均一度を有し、特性及び歩留まりが向上した高い品質を有することができる。
以下、他の実施例に係るエピタキシャルウエハ及びその製造方法を、添付の図面を参照して、次のように説明する。
他の実施例によれば、エピタキシャルウエハのドーピング均一度は、９％以下の誤差範囲を有することもできる。そのために、注入されるドーピングガス中のソースガスの希釈比を、Ｃ／Ｓｉ比率によって適切に調節し、また基板の回転速度をそれに合せて適切に調節する。
図５は、他の実施例に係るエピタキシャルウエハ３００Ｂの断面図で、図６は、他の実施例に係るエピタキシャルウエハの製造方法２００Ｂを説明するためのフローチャートである。
図５を参照すると、エピタキシャルウエハ３００Ｂは、基板（または、ウエハ）３３０、及びエピタキシャル構造体３４０を含む。
基板３３０は、図１（ａ）乃至（ｃ）または図４に例示した基板１１０，３１０と同一であってもよく、半導体基板であってもよい。基板３３０は、例えば、シリコンカーバイド系の基板であってもよい。また、基板３３０は、エピタキシャルウエハ上に最終的に作製しようとする素子や製品の種類によって、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣまたは１５Ｒ−ＳｉＣなどのように様々な種類の基板であってもよい。
エピタキシャル構造体３４０は、基板３３０上に配置され、ｎ型またはｐ型にドープすることができる。エピタキシャル構造体３４０は、エピタキシャル成長によって形成されるバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ）（または、第１エピタキシャル層）３４２、及びエピタキシャル成長によって形成される活性層（または、第２エピタキシャル層）３４４を含むことができる。
バッファ層３４２は基板３３０上に配置され、活性層３４４はバッファ層３４２上に配置される。基板３３０がシリコンカーバイド系の基板である場合、これによって、バッファ層３４２及び活性層３４４もドープされたシリコンカーバイド系で形成することができる。バッファ層３４２は第１ドーピング濃度にドープし、活性層３４４は第２ドーピング濃度にドープすることができる。
バッファ層３４２は、基板３３０と活性層３４４との間の格子定数の差による結晶欠陥を減らすために設けられた層であり、第１ドーピング濃度は、第２ドーピング濃度よりも高くすることができる。例えば、バッファ層３４２の第１ドーピング濃度は、５×１０17／ｃｍ３〜７×１０18／ｃｍ３であり、活性層３４４の第２ドーピング濃度は、１×１０15／ｃｍ３〜２×１０16／ｃｍ３であってもよい。
図５及び図６に例示した実施例によれば、バッファ層３４２及び活性層３４４のドーピング均一度は全て９％以下である。
基板３３０がシリコンカーバイド（ＳｉＣ）で具現される場合、バッファ層３４２及び活性層３４４のそれぞれはシリコンカーバイドを含むことができる。例えば、バッファ層３４２及び活性層３４４のそれぞれは、ｎ型伝導性シリコンカーバイド系、すなわち、シリコンカーボンナイトライド（ＳｉＣＮ）を含むことができるが、実施例はこれに限定されない。他の実施例によれば、バッファ層３４２及び活性層３４４はそれぞれ、ｐ型伝導性シリコンカーバイド系、すなわち、アルミニウムシリコンカーバイド（ＡｌＳｉＣ）を含むこともできるが、実施例はこれに限定されない。
図５に例示したエピタキシャルウエハ３００Ｂは、図４に例示したエピタキシャルウエハ３００Ａと同様に、様々な半導体素子に適用することができる。
図６を参照すると、反応チャンバ内に基板３３０を配置する（ステップ２６０）。ステップ２６０は、図２に例示したステップ２１０と同一であってもよい。
ステップ２６０を行った後、基板３３０を所定の回転速度で回転させながら反応ガスをチャンバに注入して、基板３３０上にエピタキシャル構造体３４０をドープさせながら成長させる（ステップ２７０及びステップ２８０）。
まず、基板３３０を所定の回転速度で回転させながら、チャンバにバッファ層３４２のドーピング成長のための反応ガスを注入して、バッファ層３４２を基板３３０上に成長させる（ステップ２７０）。
その後、基板３３０を所定の回転速度で回転させ、チャンバに活性層３４４のドーピング成長のための反応ガスを注入して、活性層３４４をバッファ層３４２上に成長させる（ステップ２８０）。
ステップ２７０及びステップ２８０で用いられる反応ガスは、バッファ層３４２または活性層３４４のエピタキシャル成長のソースとなる成長ガス（または、成長ソース）、その成長過程でドーピングを行うためのドーピングガス（または、ドーピングソース又はソースガス）、及びドーピングガスを希釈するのに用いられる希釈ガスを含むことができるが、実施例はこれに限定されない。
実施例によれば、ステップ２７０及びステップ２８０で、基板３３０の回転速度の制御、反応ガスの注入パラメータの制御、及び成長ガスの希釈比の制御を行う。このような基板３３０の回転速度、反応ガスの注入パラメータ、及び成長ガスの希釈比の制御のために、次のような方法を用いることができる。
例えば、エピタキシャル構造体３４０が成長される基板３３０がシリコンカーバイド系の基板（例えば、４Ｈ−ＳｉＣ基板）である場合、エピタキシャル成長のための成長ガスとしては、該基板３３０と格子定数の一致が可能な物質として、ＳｉＨ4＋Ｃ3Ｈ8＋Ｈ2、ＭＴＳ（ＣＨ3ＳｉＣｌ3）、ＴＣＳ（ＳｉＨＣｌ3）、ＳｉxＣx（１≦ｘ≦１７）、ＳｉxＣy（１≦ｘ≦１７、１≦ｙ≦１８）などのように、炭素及びケイ素を含む液相、気相、固相の物質（または、化合物）を用いることができる。
そして、前述したエピタキシャル成長工程を通じて基板３３０上に形成されるバッファ層３４２及び活性層３４４をｎ型にドープしようとする場合、ドーピングガスとしては、窒素ガス（Ｎ2）などの５族元素の物質を用いることができるが、実施例はこれに限定されない。
また、成長ガスは、バッファ層３４２と活性層３４４の被積層対象である基板３３０の材質及び種類によって異ならせてもよい。また、実際にドーピングに関与するドーピングガスも、ドープされるタイプ（ｎ型またはｐ型）によって異ならせてもよい。ただし、以下では、説明の便宜及び集中のために、シリコンカーバイド系の基板３３０に、窒素ガス（Ｎ2）をドーピングガスとしてエピタキシャルドーピング成長を行う場合を仮定して説明する。また、ドーピングガスである窒素ガスを希釈する用途の希釈ガスとしては、水素ガス（Ｈ2）を用いるものと仮定して説明するが、実施例はこれに限定されない。例えば、希釈ガスとして、不活性ガス（例えば、Ａｒ、Ｈｅなど）を用いることができる。
ステップ２７０でバッファ層３４２を成長させるために、ケイ素に対する炭素の比率（Ｃ／Ｓｉ）は０．５〜０．８であり、温度は１６００℃〜１６５０℃であり、圧力は７０ｍｂａｒ〜１２０ｍｂａｒである条件下で、反応ガスの注入パラメータを１０ｍｌ／ｍｉｎ〜４５ｍｌ／ｍｉｎに調節し、成長ガスの量を希釈ガスの量に対して１／４０００〜１／３０００に調節することができる。
ステップ２８０で活性層３４４を成長させるために、比率（Ｃ／Ｓｉ）は０．８〜１．２であり、温度は１６００℃〜１６５０℃であり、圧力は７０ｍｂａｒ〜１２０ｍｂａｒである条件下で、反応ガスの注入パラメータを１ｍｌ／ｍｉｎ〜２０ｍｌ／ｍｉｎに調節し、成長ガスの量を希釈ガスの量に対して１／１０００〜１／６００に調節することができる。
反応ガスの注入パラメータは、下記の数式３のように定義することができる。
ここで、ａ1乃至ａ4は正の実数を示し、ｂ1乃至ｂ3は実数を示す。例えば、ａ1＝ａ2＝ａ3＝ａ4＝１であり、ｂ1＝ｂ2＝ｂ3＝０であってもよい。反応ガスの量、ドーピングガスの量及び希釈ガスの量の単位はそれぞれ、ｍｌ／ｍｉｎである。
ステップ２７０でバッファ層３４２を形成する時、前述した数式３のような注入パラメータが１／４５ｍｉｎ／ｍｌ〜１／１０ｍｉｎ／ｍｌ（すなわち、１０ｍｌ／ｍｉｎ〜４５ｍｌ／ｍｉｎ）を満足するように、反応ガス、ドーピングガス及び希釈ガスを注入することができる。
そして、ステップ２８０で活性層３４４を形成する時、前述した数式３のような注入パラメータが１／２０ｍｉｎ／ｍｌ〜１ｍｉｎ／ｍｌ（すなわち、１ｍｌ／ｍｉｎ〜２０ｍｌ／ｍｉｎ）を満足するように、反応ガス、ドーピングガス及び希釈ガスを注入することができる。
一方、ドーピングガスを、チャンバ内に配置された注入口を通じて供給し、吐出口を通じて排出することによって、チャンバ内で一定の濃度に維持しようとする。しかし、実際には注入口の周辺のドーピングガスの濃度が吐出口の周辺のドーピングガスの濃度に比べて高いため、基板３３０の中心部から縁部まで均一な濃度でドーピングガスを供給できないという問題がある。
これによって、ステップ２７０及びステップ２８０が行われる間に、基板３３０の回転速度を適切に調節して、基板３３０に供給されるドーピングガスの濃度を均一に維持することができる。
例えば、ステップ２７０及びステップ２８０が行われる間に、基板３３０の回転速度は５０ｒｐｍ〜７０ｒｐｍ（すなわち、１分当り５０回〜７０回回転）に調節することができる。
前述した条件下で、基板３３０上にエピタキシャルドーピング成長を行った場合の実施例及び比較例を図７乃至図１０に例示している。
図７及び図８は、実施例によって４インチの基板３３０上にエピタキシャルドーピング成長されたバッファ層３４２及び活性層３４４を示し、図９及び図１０は、比較例としてエピタキシャルドーピング成長されたバッファ層３４２及び活性層３４４を示す。
図７及び図８に例示されたバッファ層３４２と活性層３４４をＣ−Ｖ（ｃａｐａｃｉｔａｎｃｅ ｖｅｒｓｕｓ ｖｏｌｔａｇｅ）メーターを用いて測定した結果、図７のバッファ層３４２の前述した数式１のように表現されるドーピング均一度は８．６５％であり、図８の活性層３４４のドーピング均一度は８．６２％である。このように、本実施例に係る基板３３０の回転速度、反応ガスの注入パラメータ、及び成長ガスの希釈比を満足する条件下で、バッファ層３４２及び活性層３４４両方ともドーピング均一度が９％以内であることを確認することができる。
これに反して、他の条件は同一にし、基板３３０の回転速度を４０ｒｐｍに設定した状態でエピタキシャルドーピング成長されたバッファ層３４２は、図９に例示した通りである。また、他の条件は同一にし、基板３３０の回転速度を７０ｒｐｍより高く設定した状態でエピタキシャルドーピング成長された活性層３４４は、図１０に例示した通りである。図９及び図１０に例示されたバッファ層３４２及び活性層３４４をＣ−Ｖ（ｃａｐａｃｉｔａｎｃｅ ｖｅｒｓｕｓ ｖｏｌｔａｇｅ）メーターを用いて測定した結果、図９に例示されたバッファ層３４２の平均ドーピング濃度は６．７９×１０17／ｃｍ３であり、標準偏差は２．０６×１０17／ｃｍ３であり、ドーピング均一度は３０．３５％で示される。また、図１０に例示された活性層３４４の平均ドーピング濃度は２．０８×１０15／ｃｍ３であり、標準偏差は３．１２×１０14／ｃｍ３であり、ドーピング均一度は１４．９８％で示される。
このように、基板３３０の回転速度を４０ｒｐｍに設定した場合、ドーピング均一度が悪くなり、ドーピング濃度の偏差も大きく現れることがわかる。また、基板３３０の回転速度を７０ｒｐｍより高く設定した場合、ドーピング均一度は１５％内外であるが、ドーピング濃度の偏差及び厚さの差が大きく現れて、不良率が高くなる。
商用製品の場合、１５％内外のドーピング均一度を有するという点で、本実施例に係る条件下でドーピング成長されたエピタキシャル構造体３００Ｂのドーピング均一度は非常に優れていることがわかる。
上述した条件制御を通じたエピタキシャルドーピング成長は、活性層３４４が設計上意図する目標厚さに成長されるまで続くことができる。
このとき、実施例に係るエピタキシャルウエハの製造過程で、バッファ層３４２を成長させる時の成長速度は、活性層３４４を成長させる時の成長速度に比べて低速とすることができる。例えば、このとき、バッファ層３４２を成長させる時の成長速度は、例えば、１μｍ／ｈ〜３μｍ／ｈ（すなわち、１時間当たり１μｍ〜３μｍの厚さでエピタキシャル層が積層される速度）に設定することができる。
一般に、エピタキシャル成長を速い成長速度で行う場合、均一な積層（成長）が難しいことがある。したがって、バッファ層３４２を成長させる工程では、所定の成長温度を維持することによって、成長ガスによる原子間移動度を活発にして、均一な成長が可能な環境を設け、その成長速度は低くすることによって、それら原子が基板上に均一に分布及び成長できる時間を付与する。したがって、このようなバッファ層３４２を成長させる工程によると、格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）が減少して、表面欠陥を大きく減らすことができるという効果もある。このようなバッファ層３４２を成長させる工程は、基板３３０と活性層３４４との間の格子定数の不整合及び熱膨張係数の差によるＢＰＤ（Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｏｎ）を減らすための事前工程であるので、バッファ層３４２の厚さは略０．５μｍ〜１．０μｍの範囲内であれば十分である。
その後、活性層３４４を成長させる工程は、バッファ層３４２を成長させる工程に比べて相対的に速い成長速度でエピタキシャル成長を行うことができる。例えば、活性層３４４を成長させる工程は、２０μｍ／ｈ以上の速度で行うことができる。このような活性層３４４を成長させる工程は、エピタキシャル構造体３４０の全体厚さが、成長させようとする目標厚さになるまで行うことができる。このとき、目標厚さは、エピタキシャルウエハの活用目的、用途、最終素子、製品の性格、設計値などによって異ならせることができる。
実施例によれば、上述したバッファ層３４２を成長させる工程は、上述した活性層３４４を成長させる工程と断続することなく行うことができる。すなわち、反応ガスの注入を中断させない状態で（成長工程を中断しない状態で）、バッファ層３４２を成長させる工程と活性層３４４を成長させる工程を連続的に行うことができる。このような成長工程の断続のない進行は、次のような様々な方式により行うことができる。
まず、活性層３４４を成長させる工程は、バッファ層３４２を成長させる工程の直後に行うことができる。または、活性層３４４を成長させる工程とバッファ層３４２を成長させる工程との間に中間成長工程を挿入してもよい。このとき、中間成長工程は、チャンバに反応ガスが注入され、バッファ層３４２を成長させる工程での成長速度から活性層３４４を成長させる工程での成長速度まで線形的にまたは階段式に増加する成長速度で、反応ガスを注入してエピタキシャル層を成長させることができる。
他の実施例に係るエピタキシャルウエハ３００Ｂは、９％以下の向上したドーピング均一度を有し、特性及び歩留まりが向上した高い品質を有することができる。
前述したエピタキシャルウエハ３００Ａ，３００Ｂは、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に適用することができる。例えば、実施例に係る第２エピタキシャル層３２４，３４４上に、ソース及びドレインを含むオーミックコンタクト層を形成することによって、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を作製することができる。その他にも、前述した実施例によるエピタキシャルウエハ３００Ａ，３００Ｂは、様々な半導体素子に適用することができる。
以上では、本発明の実施例を参照して説明したが、該当の技術分野における通常の知識を有する者であれば、下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を多様に修正及び変更可能であるということを容易に理解できる。

Claims (10)

  1. 基板と、
    前記基板上に配置されたエピタキシャル構造体と、を含み、
    前記エピタキシャル構造体は、ｎ型またはｐ型にドープされ、１０％以下のドーピング均一度を有する、エピタキシャルウエハ。
  2. 中心部から縁部まで前記ドーピング均一度を有する、請求項１に記載のエピタキシャルウエハ。
  3. 前記エピタキシャル構造体は、
    第１エピタキシャル層と、
    前記第１エピタキシャル層上に配置された第２エピタキシャル層と、を含む、請求項１又は２に記載のエピタキシャルウエハ。
  4. 前記第２エピタキシャル層は、０．５個／ｃｍ２以下の表面欠陥密度を有する、請求項３に記載のエピタキシャルウエハ。
  5. 前記第１エピタキシャル層の組成と前記第２エピタキシャル層の組成は互いに同一である、請求項３又は４に記載のエピタキシャルウエハ。
  6. 前記第１エピタキシャル層は第１ドーピング濃度にドープされ、前記第２エピタキシャル層は第２ドーピング濃度にドープされ、前記第１ドーピング濃度は、前記第２ドーピング濃度よりも高い、請求項３ないし５のいずれか一項に記載のエピタキシャルウエハ。
  7. 前記基板はシリコンカーバイド基板であり、前記第１及び第２エピタキシャル層のそれぞれはシリコンカーバイドを含む、請求項３ないし６のいずれか一項に記載のエピタキシャルウエハ。
  8. ｎ型にドープされた前記第１及び第２エピタキシャル層のそれぞれは、シリコンカーボンナイトライド（ＳｉＣＮ）を含む、請求項７に記載のエピタキシャルウエハ。
  9. ｐ型にドープされた前記第１及び第２エピタキシャル層のそれぞれは、アルミニウムシリコンカーバイド（ＡｌＳｉＣ）を含む、請求項７に記載のエピタキシャルウエハ。
  10. 前記第１エピタキシャル層は、１．０μｍ以下の厚さを有する、請求項３ないし９のいずれか一項に記載のエピタキシャルウエハ。
JP2013225125A 2012-10-31 2013-10-30 エピタキシャルウエハ Pending JP2014093526A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0122005 2012-10-31
KR1020120122005A KR20140055336A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법
KR1020120137988A KR20140070015A (ko) 2012-11-30 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법
KR10-2012-0137988 2012-11-30

Publications (2)

Publication Number Publication Date
JP2014093526A true JP2014093526A (ja) 2014-05-19
JP2014093526A5 JP2014093526A5 (ja) 2016-12-15

Family

ID=49488507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013225125A Pending JP2014093526A (ja) 2012-10-31 2013-10-30 エピタキシャルウエハ

Country Status (5)

Country Link
US (1) US20140117381A1 (ja)
EP (1) EP2728609B1 (ja)
JP (1) JP2014093526A (ja)
CN (1) CN103789822A (ja)
TW (1) TW201417149A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015005064A1 (ja) * 2013-07-09 2015-01-15 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2016017502A1 (ja) * 2014-08-01 2016-02-04 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
WO2016051975A1 (ja) * 2014-10-01 2016-04-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
WO2016133089A1 (ja) * 2015-02-18 2016-08-25 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
WO2017043164A1 (ja) * 2015-09-11 2017-03-16 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017043165A1 (ja) * 2015-09-11 2017-03-16 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020090436A (ja) * 2019-12-24 2020-06-11 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2021020853A (ja) * 2019-12-24 2021-02-18 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2021143081A (ja) * 2020-03-10 2021-09-24 住友金属鉱山株式会社 炭化ケイ素単結晶基板の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201417150A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
US9576894B2 (en) * 2015-06-03 2017-02-21 GlobalFoundries, Inc. Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
CN105914272B (zh) * 2016-05-19 2018-10-02 芜湖德豪润达光电科技有限公司 一种发光二极管外延片及其制备方法
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10192980B2 (en) 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2005506695A (ja) * 2001-10-16 2005-03-03 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステート ユニバーシティ 四元ワイドバンドギャップ半導体の低温エピタキシャル成長
JP2005093478A (ja) * 2003-09-12 2005-04-07 Shikusuon:Kk Ｃｖｄエピタキシャル成長方法
JP2006028016A (ja) * 2004-07-19 2006-02-02 Norstel Ab 低オフアクシスＳｉＣウエハ上のＳｉＣのホモエピタキシャル成長
JP2006261612A (ja) * 2005-03-18 2006-09-28 Shikusuon:Kk 炭化珪素半導体およびその製造方法と製造装置
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2009158726A (ja) * 2007-12-27 2009-07-16 Fuji Electric Device Technology Co Ltd 半導体装置の製造装置および半導体装置の製造方法
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2011236085A (ja) * 2010-05-11 2011-11-24 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
JP3230650B2 (ja) * 1996-03-27 2001-11-19 富士電機株式会社 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6911084B2 (en) * 2001-09-26 2005-06-28 Arizona Board Of Regents Low temperature epitaxial growth of quaternary wide bandgap semiconductors
JP2008311541A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
CN102301450A (zh) * 2008-12-08 2011-12-28 奥塔装置公司 用于外延剥离的多个堆栈沉积
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2005506695A (ja) * 2001-10-16 2005-03-03 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステート ユニバーシティ 四元ワイドバンドギャップ半導体の低温エピタキシャル成長
JP2005093478A (ja) * 2003-09-12 2005-04-07 Shikusuon:Kk Ｃｖｄエピタキシャル成長方法
JP2006028016A (ja) * 2004-07-19 2006-02-02 Norstel Ab 低オフアクシスＳｉＣウエハ上のＳｉＣのホモエピタキシャル成長
JP2006261612A (ja) * 2005-03-18 2006-09-28 Shikusuon:Kk 炭化珪素半導体およびその製造方法と製造装置
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2009158726A (ja) * 2007-12-27 2009-07-16 Fuji Electric Device Technology Co Ltd 半導体装置の製造装置および半導体装置の製造方法
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2011236085A (ja) * 2010-05-11 2011-11-24 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418840B2 (en) 2013-07-09 2016-08-16 Fuji Electric Co., Ltd. Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
WO2015005064A1 (ja) * 2013-07-09 2015-01-15 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9957641B2 (en) 2014-08-01 2018-05-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method for manufacturing same
WO2016017502A1 (ja) * 2014-08-01 2016-02-04 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
JP5910801B1 (ja) * 2014-08-01 2016-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
JP2016138040A (ja) * 2014-08-01 2016-08-04 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
US10612160B2 (en) 2014-08-01 2020-04-07 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method for manufacturing same
JP2019073440A (ja) * 2014-08-01 2019-05-16 住友電気工業株式会社 エピタキシャルウエハ
WO2016051975A1 (ja) * 2014-10-01 2016-04-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP2019189522A (ja) * 2015-02-18 2019-10-31 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
WO2016133089A1 (ja) * 2015-02-18 2016-08-25 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JPWO2016133089A1 (ja) * 2015-02-18 2017-10-12 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
US11114295B2 (en) 2015-02-18 2021-09-07 Showa Denko K.K. Epitaxial silicon carbide single crystal wafer and process for producing the same
US10727047B2 (en) 2015-02-18 2020-07-28 Showa Denko K.K. Epitaxial silicon carbide single crystal wafer and process for producing the same
US10121865B2 (en) 2015-09-11 2018-11-06 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
WO2017043164A1 (ja) * 2015-09-11 2017-03-16 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017052674A (ja) * 2015-09-11 2017-03-16 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2017043165A1 (ja) * 2015-09-11 2017-09-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017043165A1 (ja) * 2015-09-11 2017-03-16 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020090436A (ja) * 2019-12-24 2020-06-11 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2021020853A (ja) * 2019-12-24 2021-02-18 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2021143081A (ja) * 2020-03-10 2021-09-24 住友金属鉱山株式会社 炭化ケイ素単結晶基板の製造方法
JP7392526B2 (ja) 2020-03-10 2023-12-06 住友金属鉱山株式会社 炭化ケイ素単結晶基板の製造方法

Also Published As

Publication number Publication date
CN103789822A (zh) 2014-05-14
EP2728609B1 (en) 2020-03-18
TW201417149A (zh) 2014-05-01
EP2728609A1 (en) 2014-05-07
US20140117381A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
JP2014093526A (ja) エピタキシャルウエハ
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
US9873954B2 (en) Epitaxial wafer and method for fabricating the same
EP2728610B1 (en) Method for fabricating an epitaxial wafer
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
TW201234608A (en) Microelectronic transistor having an epitaxial graphene channel layer
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2013239606A (ja) 炭化珪素エピタキシャルウェハの製造方法
CN115074825B (zh) 碳化硅外延结构、脉冲式生长方法及其应用
KR20140137795A (ko) 에피택셜 웨이퍼
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140055336A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
KR20140055337A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140070013A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20140070015A (ko) 에피택셜 웨이퍼 및 그 제조 방법
TW201246288A (en) Method for producing a III/V SI template
KR102119755B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102131245B1 (ko) 에피택셜 웨이퍼
KR102165615B1 (ko) 에피택셜 웨이퍼
JP2014154587A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306