JP2017052674A - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2017052674A
JP2017052674A JP2015179566A JP2015179566A JP2017052674A JP 2017052674 A JP2017052674 A JP 2017052674A JP 2015179566 A JP2015179566 A JP 2015179566A JP 2015179566 A JP2015179566 A JP 2015179566A JP 2017052674 A JP2017052674 A JP 2017052674A
Authority
JP
Japan
Prior art keywords
silicon carbide
carrier concentration
layer
region
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015179566A
Other languages
English (en)
Other versions
JP6641814B2 (ja
Inventor
勉 堀
Tsutomu Hori
勉 堀
洋典 伊東
Hironori Ito
洋典 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015179566A priority Critical patent/JP6641814B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN201690000223.0U priority patent/CN207091557U/zh
Priority to CN201820258008.1U priority patent/CN208266305U/zh
Priority to DE202016107273.5U priority patent/DE202016107273U1/de
Priority to PCT/JP2016/069799 priority patent/WO2017043164A1/ja
Priority to DE112016004127.6T priority patent/DE112016004127T5/de
Priority to US15/319,130 priority patent/US10121865B2/en
Publication of JP2017052674A publication Critical patent/JP2017052674A/ja
Application granted granted Critical
Publication of JP6641814B2 publication Critical patent/JP6641814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】炭化珪素エピタキシャル層を備える炭化珪素エピタキシャル基板の提供。【解決手段】炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを有する。炭化珪素層２０が、炭化珪素単結晶基板１０と接する面１４と反対側の第２主面３０を含む。第２主面３０は、外縁３１から５ｍｍ以内の外周領域３２と、外周領域３２に取り囲まれた中央領域３３とを有し、炭化珪素層２０が、中央表面層２５を有し、中央表面層２５におけるキャリア濃度の平均値は、１×１０14〜５×１０16ｃｍ-3であり、キャリア濃度の周方向均一性が、２％以下であり、かつキャリア濃度の面内均一性が、１０％以下であり、中央領域３３と炭化珪素単結晶基板１０とに挟まれた炭化珪素層２０の部分２７の厚みの平均値が、５μｍ以上であり、厚みの周方向均一性は１％以下であり、かつ厚みの面内均一性は４％以下である炭化珪素エピタキシャル基板１００。【選択図】図２

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。
特開２０１４−１７０８９１号公報（特許文献１）には、炭化珪素単結晶基板上に炭化珪素層をエピタキシャル成長により形成する方法が開示されている。
特開２０１４−１７０８９１号公報
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、炭化珪素層とを備える。炭化珪素単結晶基板は、第１主面を含む。炭化珪素層は、第１主面上にある。炭化珪素層は、炭化珪素単結晶基板と接する面と反対側の第２主面を含む。第２主面の最大径は、１００ｍｍ以上である。第２主面は、第２主面の外縁から５ｍｍ以内の外周領域と、外周領域に取り囲まれた中央領域とを有する。炭化珪素層は、中央領域を含む中央表面層を有する。中央表面層におけるキャリア濃度の平均値は、１×１０14ｃｍ-3以上５×１０16ｃｍ-3以下である。キャリア濃度の周方向均一性は、２％以下であり、かつキャリア濃度の面内均一性は、１０％以下である。中央領域と炭化珪素単結晶基板とに挟まれた炭化珪素層の部分の厚みの平均値は、５μｍ以上である。厚みの周方向均一性は、１％以下であり、かつ厚みの面内均一性は、４％以下である。キャリア濃度の周方向均一性は、周方向における中央表面層のキャリア濃度の平均値に対する、周方向における中央表面層のキャリア濃度の最大値と最小値との差の絶対値の比率である。キャリア濃度の面内均一性は、中央領域全体における中央表面層のキャリア濃度の平均値に対する、中央領域全体における中央表面層のキャリア濃度の最大値と最小値との差の絶対値の比率である。厚みの周方向均一性は、周方向における部分の厚みの平均値に対する、周方向における部分の厚みの最大値と最小値との差の絶対値の比率である。厚みの面内均一性は、中央領域全体における部分の厚みの平均値に対する、中央領域全体における部分の厚みの最大値と最小値との差の絶対値の比率である。
本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 キャリア濃度の測定位置を示す平面模式図である。 本実施形態に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。 Ｃ−Ｖ法によりキャリア濃度を求める方法を示す図である。 本実施形態に係る炭化珪素エピタキシャル基板の製造装置のサセプタプレートの構成を示す一部断面模式図である。 本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す機能ブロック図である。 本実施形態に係る炭化珪素エピタキシャル基板の製造装置のガス噴出孔の構成を示す平面模式図である。 サセプタプレートの回転数と時間との関係を示す図である。 本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。 本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。
［本開示の実施形態の説明］
まず本開示の実施形態について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを備える。炭化珪素単結晶基板１０は、第１主面１１を含む。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、炭化珪素単結晶基板１０と接する面１４と反対側の第２主面３０を含む。第２主面３０の最大径１１１は、１００ｍｍ以上である。第２主面３０は、第２主面３０の外縁３１から５ｍｍ以内の外周領域３２と、外周領域３２に取り囲まれた中央領域３３とを有する。炭化珪素層２０は、中央領域３３を含む中央表面層２５を有する。中央表面層２５におけるキャリア濃度の平均値は、１×１０14ｃｍ-3以上５×１０16ｃｍ-3以下である。キャリア濃度の周方向均一性は、２％以下であり、かつキャリア濃度の面内均一性は、１０％以下である。中央領域３３と炭化珪素単結晶基板１０とに挟まれた炭化珪素層の部分２７の厚みの平均値は、５μｍ以上である。厚みの周方向均一性は、１％以下であり、かつ厚みの面内均一性は、４％以下である。キャリア濃度の周方向均一性は、周方向における中央表面層２５のキャリア濃度の平均値に対する、周方向における中央表面層２５のキャリア濃度の最大値と最小値との差の絶対値の比率である。キャリア濃度の面内均一性は、中央領域全体における中央表面層２５のキャリア濃度の平均値に対する、中央領域全体における中央表面層２５のキャリア濃度の最大値と最小値との差の絶対値の比率である。厚みの周方向均一性は、周方向における部分２７の厚みの平均値に対する、周方向における部分２７の厚みの最大値と最小値との差の絶対値の比率である。厚みの面内均一性は、中央領域全体における部分２７の厚みの平均値に対する、中央領域全体における部分２７の厚みの最大値と最小値との差の絶対値の比率である。
炭化珪素層をエピタキシャル成長により形成する際、炭化珪素単結晶基板を回転させながら炭化珪素層が炭化珪素単結晶基板上に形成される。炭化珪素層は、たとえば１６００℃程度の高温で形成される。そのため、たとえばステンレスなどの金属を用いて、炭化珪素単結晶基板１０を機械的に回転させる機構を採用することはできない。そこで、炭化珪素層のエピタキシャル成長においては、水素等のガスを用いて、炭化珪素単結晶基板を保持するサセプタプレートを浮上させながら、サセプタプレートを回転させるガスフォイル（ｇａｓ ｆｏｉｌ）方式が採用されている。
しかしながら、ガスフォイル方式の場合、たとえばサセプタプレートに対してガスを噴出するためのガス噴出孔付近に炭化珪素などの堆積物が付着する場合がある。これにより、ガスの流れる方向、速度などが変化するため、サセプタプレートの回転数が変化する。またサセプタプレートの形状がひずんでいる場合は回転数が安定しない。さらに時間の経過につれて炭化珪素単結晶基板およびサセプタプレート上に炭化珪素層が堆積されることで総重量が変化することで、回転数が変化する場合もある。以上のような理由により、ガスフォイル方式の場合は、回転数が安定しないと考えられる。このことが、炭化珪素単結晶基板の周方向において、炭化珪素層の厚みおよび炭化珪素層内のキャリア濃度のばらつきが大きくなる原因であると推定される。
そこで、発明者らは、炭化珪素単結晶基板の回転数をモニターし、当該回転数に基づいてガスの流量をフィードバック制御することにより、回転数の変動を抑制可能であることを見出した。これにより、炭化珪素単結晶基板の周方向において、炭化珪素層内のキャリア濃度の均一性および炭化珪素層の厚みの均一性を向上することができる。結果として、炭化珪素層内のキャリア濃度の面内均一性および炭化珪素層の厚みの面内均一性を向上することができる。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、最大径は、１５０ｍｍ以上であってもよい。
（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、キャリア濃度の平均値は、１×１０15ｃｍ-3以上１×１０16ｃｍ-3以下であってもよい。
（４）上記（１）〜（３）のいずれかに係る炭化珪素エピタキシャル基板１００において、キャリア濃度の周方向均一性は、１％以下であってもよい。
（５）上記（１）〜（４）のいずれかに係る炭化珪素エピタキシャル基板１００において、キャリア濃度の面内均一性は、５％以下であってもよい。
（６）本開示に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。上記（１）〜上記（５）のいずれか１項に記載の炭化珪素エピタキシャル基板１００が準備される。炭化珪素エピタキシャル基板１００が加工される。
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」とも記す）について説明する。ただし本実施形態はこれらに限定されるものではない。
（炭化珪素エピタキシャル基板）
図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを有している。炭化珪素単結晶基板１０は、第１主面１１と、第１主面１１と反対側の第３主面１３とを含む。炭化珪素層２０は、炭化珪素単結晶基板１０と接する第４主面１４と、第４主面１４と反対側の第２主面３０を含む。図１に示されるように、炭化珪素エピタキシャル基板１００は、第１方向１０１に延在する第１フラット５を有していてもよい。炭化珪素エピタキシャル基板１００は、第２方向１０２に延在する第２フラット（図示せず）を有していてもよい。第１方向１０１は、たとえば＜１１−２０＞方向である。第２方向１０２は、たとえば＜１−１００＞方向である。
炭化珪素単結晶基板１０（以下「単結晶基板」と略記する場合がある）は、炭化珪素単結晶から構成される。当該炭化珪素単結晶のポリタイプは、たとえば４Ｈ−ＳｉＣである。４Ｈ−ＳｉＣは、電子移動度、絶縁破壊電界強度等において他のポリタイプより優れている。炭化珪素単結晶基板１０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素単結晶基板１０の導電型は、たとえばｎ型である。第１主面１１は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面である。第１主面１１が｛０００１｝面から傾斜している場合、第１主面１１の法線の傾斜方向は、たとえば＜１１−２０＞方向である。
炭化珪素層２０は、炭化珪素単結晶基板１０上に形成されたエピタキシャル層である。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、第１主面１１に接している。炭化珪素層２０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素層２０の導電型は、たとえばｎ型である。炭化珪素層２０が含むｎ型不純物の濃度は、炭化珪素単結晶基板１０が含むｎ型不純物の濃度よりも低くてもよい。図１に示されるように、第２主面３０の最大径１１１（直径）は、１００ｍｍ以上である。最大径１１１の直径は１５０ｍｍ以上でもよいし、２００ｍｍ以上でもよいし、２５０ｍｍ以上でもよい。最大径１１１の上限は特に限定されない。最大径１１１の上限は、たとえば３００ｍｍであってもよい。
第２主面３０は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面であってもよい。具体的には、第２主面３０は、（０００１）面もしくは（０００１）面から８°以下傾斜した面であってもよい。第２主面３０の法線の傾斜方向（オフ方向）は、たとえば＜１１−２０＞方向であってもよい。｛０００１｝面からの傾斜角（オフ角）は、１°以上であってもよいし、２°以上であってもよい。オフ角は、７°以下であってもよいし、６°以下であってもよい。
図１に示されるように、第２主面３０は、外周領域３２と、外周領域３２に取り囲まれた中央領域３３とを有する。外周領域３２は、第２主面３０の外縁３１から５ｍｍ以内の領域である。言い換えれば、第２主面３０の径方向において、外縁３１と、外周領域３２および中央領域３３の境界との距離１１２は、５ｍｍである。
図２に示されるように、炭化珪素層２０は、バッファ層２１と、ドリフト層２４とを有している。ドリフト層２４が含むｎ型不純物の濃度は、バッファ層２１が含むｎ型不純物の濃度よりも低くてもよい。バッファ層２１は、表層領域２３と、深層領域２２とを含む。表層領域２３は、第２主面３０を構成する。表層領域２３は、中央表面層２５と、外周表層領域１９とを有している。中央表面層２５は、中央領域３３を構成する。外周表層領域１９は、外周領域３２を構成する。第２主面３０に対して垂直な方向から見て、中央表面層２５は、外周表層領域１９に取り囲まれている。中央表面層２５は、中央領域３３から第１主面に向かって５μｍ程度以内の領域である。
深層領域２２は、中央深層領域１８と、外周深層領域１７とを有している。第２主面３０に対して垂直な方向から見て、中央深層領域１８は、外周深層領域１７に取り囲まれている。同様に、バッファ層２１は、中央バッファ領域１６と、外周バッファ領域１５とを有している。第２主面３０に対して垂直な方向から見て、中央バッファ領域１６は、外周バッファ領域１５に取り囲まれている。中央深層領域１８は、中央バッファ領域１６と中央表面層２５とに挟まれている。同様に、外周深層領域１７は、外周バッファ領域１５と外周表層領域１９とに挟まれている。
炭化珪素層２０は、中央炭化珪素領域２７と、外周炭化珪素領域２６とにより構成されている。中央炭化珪素領域２７は、中央表面層２５と、中央深層領域１８と、中央バッファ領域１６とにより構成されている。同様に、外周炭化珪素領域２６は、外周表層領域１９と、外周深層領域１７と、外周バッファ領域１５とにより構成されている。
（キャリア濃度の周方向均一性および面内均一性）
炭化珪素層２０は、ドーパントとしてたとえば窒素を含有する。本開示に係る炭化珪素エピタキシャル基板１００によれば、中央表面層２５におけるキャリア濃度の平均値は、１×１０14ｃｍ-3以上５×１０16ｃｍ-3以下である。中央表面層２５において、キャリア濃度の周方向均一性は、２％以下であり、かつキャリア濃度の面内均一性は、１０％以下である。周方向均一性および面内均一性は、その値が小さいほど、キャリア濃度が均一に分布していることを示す。なお、本願におけるキャリア濃度とは、実効キャリア濃度を意味する。たとえば、炭化珪素層がドナーとアクセプタとを含む場合、実効キャリア濃度とは、ドナー濃度（Ｎｄ）とアクセプタ濃度（Ｎａ）との差の絶対値（｜Ｎｄ−Ｎａ｜）として計算される。キャリア濃度の測定方法は後述する。
中央表面層２５において、キャリア濃度の平均値は、２×１０16ｃｍ-3以下であってもよいし、９×１０15ｃｍ-3以下であってもよい。キャリア濃度の平均値は、たとえば１×１０15ｃｍ-3以上であってもよいし、５×１０15ｃｍ-3以上であってもよい。
中央表面層２５において、キャリア濃度の周方向均一性は、１．５％以下であってもよいし、１％以下であってもよいし、０．５％以下であってもよい。中央表面層２５において、キャリア濃度の面内均一性は、８％以下であってもよいし、５％以下であってもよいし、３％以下であってもよい。
次に、キャリア濃度の測定方法について説明する。キャリア濃度は、たとえば水銀プローブ方式のＣ−Ｖ測定装置により測定される。具体的には、後述する中央領域３３の測定位置に一方のプローブが配置され、第３主面１３に他方のプローブが配置される。一方のプローブの面積は、たとえば０．０１ｃｍ2である。一方のプローブと他方のプローブとの間に電圧が印加され、一方のプローブと他方のプローブとの間のキャパシタンスが測定される。
図３に示されるように、第２主面３０の中央３５を中心とした複数の同心円３４を想定する。複数の同心円３４の各々は、共通の中央３５を有する。図３に示されるように、キャリア濃度の測定位置は、ハッチングで示した位置とすることができる。具体的には、キャリア濃度の測定位置は、中央３５を通りかつ第１方向１０１に平行な直線４上と、中央３５を通りかつ第２方向１０２に平行な直線３上と、中央３５を通りかつ直線４と直線３とにより形成される角度を２等分する直線６上とにある。外周領域３２と中央領域３３との境界線と直線３との交点と、中央３５とを繋ぐ線分が略５等分される。当該線分が５等分された各位置を通り、かつ中央３５を中心とする５つの同心円３４と、直線３、直線４および直線６との交点の位置が測定位置とされてもよい。図３に示されるように、中央領域における計３１カ所の測定位置においてキャリア濃度が測定される。
図３に示されるように、外縁３１は、円弧部７と、直線状の第１フラット５とを含んでいる。円弧部７上における任意の３点により形成される三角形の外接円の中心が、第２主面３０の中央３５とされてもよい。
キャリア濃度の周方向均一性は、周方向における中央表面層２５のキャリア濃度の平均値に対する、周方向における中央表面層２５のキャリア濃度の最大値と最小値との差の絶対値の比率である。具体的には、ある一つの同心円３４上の８カ所の測定位置における、キャリア濃度の平均値と、最大値と、最小値とが求められ、キャリア濃度の周方向均一性が計算される。本開示に係る炭化珪素エピタキシャル基板によれば、上記５つの同心円３４の各々において、キャリア濃度の周方向均一性が２％以下である。たとえば、上記８カ所の測定位置におけるキャリア濃度の平均値が１．００×１０16ｃｍ-3であり、最大値が１．０１×１０16ｃｍ-3であり、最小値が０．９９×１０16ｃｍ-3である場合、キャリア濃度の周方向均一性は、（１．０１×１０16ｃｍ-3−０．９９×１０16ｃｍ-3）／１．００×１０16ｃｍ-3＝２％である。
キャリア濃度の面内均一性は、中央領域全体における中央表面層２５のキャリア濃度の平均値に対する、中央領域全体における中央表面層２５のキャリア濃度の最大値と最小値との差の絶対値の比率である。具体的には、上記３１カ所の測定位置における、キャリア濃度の平均値と、最大値と、最小値とが求められ、キャリア濃度の面内均一性が計算される。本開示に係る炭化珪素エピタキシャル基板によれば、キャリア濃度の面内均一性は、１０％以下である。たとえば、上記３１カ所の測定位置おけるキャリア濃度の平均値が１．００×１０16ｃｍ-3であり、最大値が１．０５×１０16ｃｍ-3であり、最小値が０．９５×１０16ｃｍ-3である場合、キャリア濃度の面内均一性は、（１．０５×１０16ｃｍ-3−０．９５×１０16ｃｍ-3）／１．００×１０16ｃｍ-3＝１０％である。
図４に示されるように、縦軸を１／Ｃ（キャパシタンスの逆数）とし、横軸をＶ（電圧）とし、測定データ４１がプロットされる。図４に示されるように、電圧が大きくなると、キャパシタンスの逆数は小さくなる。測定データ４１の直線の傾きから、キャリア濃度が求められる。測定データ４１の傾きの絶対値が大きい程、キャリア濃度は高い。図４において、直線で表わす測定データ４１を示す基板のキャリア濃度は、破線で表わす測定データ４２を示す基板のキャリア濃度よりも高い。キャリア濃度の測定深さは、印加される電圧に依存する。本実施の形態においては、たとえば０Ｖから５Ｖ（図４における電圧Ｖ１）まで電圧が掃引される。これにより、中央領域３３から第１主面１１に向かって５μｍ程度以内である中央表面層２５におけるキャリア濃度が測定される。電圧が電圧Ｖ１よりも大きくなると、より深い位置までの領域におけるキャリア濃度が測定される。
（炭化珪素層の厚みの周方向均一性および面内均一性）
中央領域３３と炭化珪素単結晶基板１０とに挟まれた炭化珪素層の部分（つまり、中央炭化珪素領域２７）の厚み１１３の平均値は、５μｍ以上である。厚み１１３の平均値は、１０μｍ以上であってもよいし、１５μｍ以上であってもよいし。厚みの周方向均一性は、１％以下であり、かつ厚みの面内均一性は、４％以下である。厚みの周方向均一性は、周方向における中央炭化珪素領域２７の厚みの平均値に対する、周方向における中央炭化珪素領域２７の厚みの最大値と最小値との差の絶対値の比率である。厚みの面内均一性は、中央領域全体における中央炭化珪素領域２７の厚みの平均値に対する、中央領域全体における中央炭化珪素領域２７の厚みの最大値と最小値との差の絶対値の比率である。
厚みの測定位置は、前述したキャリア濃度の測定位置と同じであってもよい。具体的には、図３に示されるように、ある一つの同心円３４上の８カ所の測定位置における、中央炭化珪素領域２７の厚みの平均値と、最大値と、最小値とが求められ、中央炭化珪素領域２７の厚みの周方向均一性が計算される。本開示に係る炭化珪素エピタキシャル基板によれば、上記５つの同心円３４の各々において、厚みの周方向均一性は、１％以下である。たとえば、上記８カ所の測定位置における中央炭化珪素領域２７の厚みの平均値が１０．００μｍであり、最大値が１０．０５μｍであり、最小値が９．９５μｍである場合、厚みの周方向均一性は、（１０．０５μｍ−９．９５μｍ）／１０μｍ＝１％である。同様に、上記３１カ所の測定位置における、中央炭化珪素領域２７の厚みの平均値と、最大値と、最小値とが求められ、中央炭化珪素領域２７の厚みの面内均一性が計算される。上記３１カ所の測定位置における中央炭化珪素領域２７の厚みの平均値が１０．０μｍであり、最大値が１０．２μｍであり、最小値が９．８μｍである場合、厚みの周方向均一性は、（１０．２μｍ−９．８μｍ）／１０μｍ＝４％である。
（成膜装置）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法で使用される製造装置２００の構成について説明する。
図５に示されるように、製造装置２００は、たとえばホットウォール方式のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。製造装置２００は、発熱体２０３、石英管２０４、断熱材２０５、誘導加熱コイル２０６および予備加熱機構２１１を主に有する。発熱体２０３に取り囲まれた空洞は、反応室２０１である。反応室２０１には、炭化珪素単結晶基板１０を保持するサセプタプレート２１０が設けられている。サセプタプレート２１０は自転可能である。炭化珪素単結晶基板１０は、第１主面１１を上にして、サセプタプレート２１０に載せられる。
発熱体２０３は、たとえば黒鉛製である。誘導加熱コイル２０６は、石英管２０４の外周に沿って巻回されている。誘導加熱コイル２０６に所定の交流電流を供給することにより、発熱体２０３が誘導加熱される。これにより反応室２０１が加熱される。
製造装置２００は、ガス導入口２０７およびガス排気口２０８をさらに有する。ガス排気口２０８は、図示しない排気ポンプに接続されている。図５中の矢印は、ガスの流れを示している。キャリアガス、原料ガスおよびドーピングガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
（フィードバック制御部）
図６に示されるように、製造装置２００は、回転数計５１と、制御部５２と、ＭＦＣ（Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ）５３と、ガス供給源５４とをさらに有していてもよい。回転数計５１は、たとえばレーザ光を用いて、炭化珪素単結晶基板１０の回転数（言い換えれば、サセプタプレート２１０の回転数）をモニター可能に構成されているレーザ回転数計であってもよい。回転数計５１は、炭化珪素単結晶基板１０の第１フラット５を基準として、炭化珪素単結晶基板１０の回転数をモニターしてもよい。回転数計５１は、第１主面１１に対面する位置に配置されている。
発熱体２０３には、凹部６８が設けられている。凹部６８は、底面６２と側面６７とにより構成されている。底面６２には、ガス噴出孔６３が設けられている。ガス噴出孔６３は、発熱体２０３に設けられた流路６４と連通している。ガス供給源５４は、流路６４に対して、水素などのガスを供給可能に構成されている。ガス供給源５４と流路６４との間には、ＭＦＣ５３が設けられている。ＭＦＣ５３は、ガス供給源５４から流路６４に対して供給されるガスの流量を制御可能に構成されている。ガス供給源は、たとえば水素またはアルゴンなどの不活性ガスを供給可能なガスボンベである。
図７に示されるように、底面６２には、複数のガス噴出孔６３が設けられている。底面６２に対して垂直な方向から見て、ガス噴出孔６３は、たとえば０°、９０°、１８０°および２７０°の位置に設けられていてもよい。複数のガス噴出孔６３の各々は、サセプタプレート２１０の底面６１の周方向に沿って、ガスを噴出可能に構成されている。底面６２に対して平行な方向から見て（図６の視野において）、ガス噴出孔６３から噴出されるガスの方向は、底面６１に対して傾斜していてもよい。図６および図７において、矢印の方向は、ガスの流れの方向を示している。ガスが底面６１に噴射されることにより、サセプタプレート２１０が浮き上がり、炭化珪素単結晶基板１０の周方向１０３に回転する。サセプタプレート２１０の底面６１が凹部６８の底面６２から離間し、かつサセプタプレート２１０の側面６５が凹部６８の側面６７から離間した状態で、サセプタプレート２１０は周方向１０３に回転する。
制御部５２は、回転数計５１により測定された炭化珪素単結晶基板１０の回転数の情報を取得可能に構成されている。制御部５２は、炭化珪素単結晶基板１０の回転数の情報に基づいて、ＭＦＣ５３に対して信号を送信可能に構成されている。たとえば、サセプタプレート２１０の回転数が、所望の回転数よりも低い場合、制御部５２は、ＭＦＣ５３に対して流路６４に供給するガスの流量を増加させる信号を送る。これにより、ガス供給源５４から流路６４に供給されるガスの流量が増加する。結果として、炭化珪素単結晶基板１０の回転数が増加する。反対に、サセプタプレート２１０の回転数が、所望の回転数よりも高い場合、制御部５２は、ＭＦＣ５３に対して流路６４に供給するガスの流量を減少させる信号を送る。これにより、ガス供給源５４から流路６４に供給されるガスの流量が減少する。結果として、炭化珪素単結晶基板１０の回転数が低減する。
つまり、回転数計５１によって検知された炭化珪素単結晶基板１０の回転数に基づいて、流路６４に導入されるガスの流量が調整される。言い換えれば、回転数計５１と、制御部５２と、ＭＦＣ５３とは、フィードバック回路を構成する。これにより、炭化珪素単結晶基板１０の回転数の変化を抑制することができる。結果として、第２主面３０の周方向において、キャリア濃度の均一性を高めることができる。
通常、サセプタプレート２１０および単結晶基板１０は、反応室２０１の軸方向において、略中央に配置されている。図５に示されるように、本開示では、サセプタプレート２１０および単結晶基板１０が、反応室２０１の中央よりも下流側、すなわちガス排気口２０８側に配置されていてもよい。原料ガスが単結晶基板１０に到達するまでに、原料ガスの分解反応を十分に進行させるためである。これにより単結晶基板１０の面内においてＣ／Ｓｉ比の分布が均一になることが期待される。
（予備加熱機構）
ドーパントガスであるアンモニアガスは、反応室２０１に供給される前に、十分に加熱し、予め熱分解させておくことが望ましい。これにより炭化珪素層２０において、窒素濃度（キャリア濃度）の面内均一性が向上することが期待できる。図５に示されるように、反応室２０１の上流側に予備加熱機構２１１が設けられている。予備加熱機構２１１において、アンモニアガスを事前に加熱することができる。予備加熱機構２１１は、たとえば１３００℃以上に加熱された部屋を備えている。アンモニアガスは、予備加熱機構２１１の内部を通過する際、十分に熱分解され、その後反応室２０１へと供給される。こうした構成により、ガスの流れに大きな乱れを生じさせることなく、アンモニアガスの熱分解を行うことができる。
予備加熱機構２１１の内壁面の温度は、より好ましくは１３５０℃以上である。アンモニアガスの熱分解を促進するためである。また熱効率を考慮すると、予備加熱機構２１１の内壁面の温度は、好ましくは１６００℃以下である。予備加熱機構２１１は、反応室２０１と一体となっていてもよいし、別体であってもよい。また予備加熱機構２１１の内部を通過させるガスは、アンモニアガスのみでもよいし、その他のガスを含んでいてもよい。たとえば原料ガス全体を予備加熱機構２１１の内部を通過させてもよい。
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板の製造方法について説明する。
まず、たとえば昇華法により、ポリタイプ６Ｈの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素単結晶基板１０が準備される。炭化珪素単結晶基板１０は、第１主面１１と、第１主面１１と反対側の第３主面１３とを有する。第１主面１１は、たとえば｛０００１｝面から８°以下傾斜した面である。図５および図６に示されるように、炭化珪素単結晶基板１０は、第１主面１１がサセプタプレート２１０から露出するように、サセプタプレート２１０の凹部６６内に配置される。次に、前述した製造装置２００を用いて、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長によって形成される。
たとえば反応室２０１の圧力が大気圧から１×１０-6Ｐａ程度に低減された後、炭化珪素単結晶基板１０の昇温が開始される。昇温の途中において、キャリアガスである水素（Ｈ2）ガスが、反応室２０１に導入される。
反応室２０１内の温度がたとえば１６００℃程度となった後、原料ガスおよびドーピングガスが反応室２０１に導入される。原料ガスは、Ｓｉ源ガスおよびＣ源ガスを含む。Ｓｉ源ガスとして、たとえばシラン（ＳｉＨ4）ガス用いることができる。Ｃ源ガスとして、たとえばプロパン（Ｃ3Ｈ8）ガスを用いることができる。シランガスの流量およびプロパンガスの流量は、たとえば４６ｓｃｃｍおよび１４ｓｃｃｍである。水素に対するシランガスの体積比率は、たとえば０．０４％である。原料ガスのＣ／Ｓｉ比は、たとえば０．９である。
ドーピングガスとして、たとえばアンモニア（ＮＨ3）ガスが用いられる。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。アンモニアガスを用いることにより、キャリア濃度の面内均一性の向上が期待できる。水素ガスに対するアンモニアガスの濃度は、たとえば１ｐｐｍである。アンモニアガスは、反応室２０１に導入される前に、予備加熱機構２１１で、予め熱分解させておくことが望ましい。予備加熱機構２１１により、アンモニアガスは、たとえば１３００℃以上に加熱される。
炭化珪素単結晶基板１０が１６００℃程度に加熱された状態で、キャリアガス、原料ガスおよびドーピングガスが反応室２０１に導入されることで、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長により形成される。炭化珪素層２０がエピタキシャル成長している間、サセプタプレート２１０は回転軸２１２（図５参照）の周りを回転している。サセプタプレート２１０の平均回転数は、たとえば２０ｒｐｍである。
図６に示されるように、炭化珪素層２０が炭化珪素単結晶基板１０上にエピタキシャル成長により形成されている間、回転数計５１により炭化珪素単結晶基板１０の回転数がモニターされる。制御部５２は、回転数計５１により測定された炭化珪素単結晶基板１０の回転数の情報を取得する。制御部５２は、炭化珪素単結晶基板１０の回転数の情報に基づいて、ＭＦＣ５３に対して信号を送信する。つまり、回転数計５１によって検知された炭化珪素単結晶基板１０の回転数に基づいて、流路６４に導入されるガスの流量が調整される。
たとえば、サセプタプレート２１０のターゲット回転数が２０ｒｐｍである場合を想定する。たとえば、サセプタプレート２１０の回転数が、２０ｒｐｍよりも所定の値だけ低くなると、制御部５２は、ＭＦＣ５３に対して流路６４に供給するガスの流量を増加させる信号を送る。これにより、ガス供給源５４から流路６４に供給されるガスの流量が増加する。結果として、回転数が増加して２０ｒｐｍに近づく。反対に、回転数が、２０ｒｐｍよりも所定の値だけ高くなると、制御部５２は、ＭＦＣ５３に対して流路６４に供給するガスの流量を減少させる信号を送る。これにより、ガス供給源５４から流路６４に供給されるガスの流量が減少する。結果として、回転数が低減して２０ｒｐｍに近づく。
図８に示されるように、炭化珪素層２０の成長開始時点から成長終了時点までの間、サセプタプレート２１０の回転数は僅かに変化する。炭化珪素層２０を形成する工程の間、回転数は、上昇と下降とを交互に繰り返してもよい。回転数の振幅は、時間の経過につれて小さくなってもよい。回転数は、時間の経過につれて一定の値に収束してもよい。好ましくは、サセプタプレート２１０の回転数は、平均回転数±１０％に制御される。たとえば、平均回転数が２０ｒｐｍである場合、炭化珪素層２０を形成する工程の間、回転数は、１８ｒｐｍ以上２２ｒｐｍ以下に制御されることが望ましい。つまり、最高回転数Ｒ２は、２２ｒｐｍ以下であり、最低回転数Ｒ１は、１８ｒｐｍ以上であることが望ましい。より好ましくは、サセプタプレート２１０の回転数は、平均回転数±８％に制御され、さらに好ましくは、平均回転数±５％に制御される。以上のようにして、炭化珪素層２０がエピタキシャル成長により炭化珪素単結晶基板１０上に形成される。これにより、炭化珪素単結晶基板１０の周方向において、炭化珪素層２０内のキャリア濃度の均一性および炭化珪素層２０の厚みの均一性を向上することができる。結果として、炭化珪素層２０内のキャリア濃度の面内均一性および炭化珪素層２０の厚みの面内均一性を向上することができる。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程（Ｓ１０：図９）と、基板加工工程（Ｓ２０：図９）とを主に有する。
まず、エピタキシャル基板準備工程（Ｓ１０：図９）が実施される。具体的には、前述した炭化珪素エピタキシャル基板の製造方法によって、炭化珪素エピタキシャル基板１００が準備される（図１参照）。
次に、基板加工工程（Ｓ２０：図９）が実施される。具体的には、炭化珪素エピタキシャル基板を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。基板加工工程（Ｓ２０：図９）は、イオン注入工程（Ｓ２１：図９）、酸化膜形成工程（Ｓ２２：図９）、電極形成工程（Ｓ２３：図９）およびダイシング工程（Ｓ２４：図９）を含む。
まず、イオン注入工程（Ｓ２１：図９）が実施される。開口部を有するマスク（図示せず）が形成された第２主面３０に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、ｐ型の導電型を有するボディ領域１３２が形成される。次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される（図１０参照）。
炭化珪素層２０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、炭化珪素層２０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気でもよい。活性化アニールの温度は、たとえば１８００℃程度でもよい。活性化アニールの時間は、たとえば３０分程度でもよい。
次に、酸化膜形成工程（Ｓ２２：図９）が実施される。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、第２主面３０上に酸化膜１３６が形成される（図１１参照）。酸化膜１３６は、たとえば二酸化珪素（ＳｉＯ2）等から構成される。酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度でもよい。熱酸化処理の時間は、たとえば３０分程度でもよい。
酸化膜１３６が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ2Ｏ）等の雰囲気中、１１００℃程度で１時間程度、熱処理が実施されてもよい。さらにその後、アルゴン雰囲気中で熱処理が行なわれてもよい。たとえば、アルゴン雰囲気中、１１００〜１５００℃程度で、１時間程度、熱処理が行われてもよい。
次に、電極形成工程（Ｓ２３：図９）が実施される。第１電極１４１は、酸化膜１３６上に形成される。第１電極１４１は、ゲート電極として機能する。第１電極１４１は、たとえばＣＶＤ法により形成される。第１電極１４１は、たとえば不純物を含有し導電性を有するポリシリコン等から構成される。第１電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。
次に、第１電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、第１電極１４１と酸化膜１３６とに接するように形成される。次に、所定位置の酸化膜１３６および層間絶縁膜１３７がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、酸化膜１３６から露出する。
たとえばスパッタリング法により当該露出部に第２電極１４２が形成される。第２電極１４２はソース電極として機能する。第２電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。第２電極１４２が形成された後、第２電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００〜１１００℃程度の温度で加熱される。これにより、第２電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、第２電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。
次に、第３主面１３に第３電極１４３が形成される。第３電極１４３は、ドレイン電極として機能する。第３電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。
次に、ダイシング工程（Ｓ２４：図９）が実施される。たとえば炭化珪素エピタキシャル基板１００がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板１００が複数の半導体チップに分割される。以上より、炭化珪素半導体装置３００が製造される（図１２参照）。
上記において、ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰｉＮダイオード等の各種炭化珪素半導体装置に適用可能である。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
３，４，６ 直線
５ 第１フラット
７ 円弧部
１０ 炭化珪素単結晶基板
１１ 第１主面
１３ 第３主面
１４ 第４主面（面）
１５ 外周バッファ領域
１６ 中央バッファ領域
１７ 外周深層領域
１８ 中央深層領域
１９ 外周表層領域
２０ 炭化珪素層
２１ バッファ層
２２ 深層領域
２３ 表層領域
２４ ドリフト層
２５ 中央表面層
２６ 外周炭化珪素領域
２７ 中央炭化珪素領域（部分）
３０ 第２主面
３１ 外縁
３２ 外周領域
３３ 中央領域
３４ 同心円
３５ 中心
５１ 回転数計
５２ 制御部
５４ ガス供給源
６１，６２ 底面
６３ ガス噴出孔
６４ 流路
６５，６７ 側面
６８ 凹部
１００ 炭化珪素エピタキシャル基板
１０１ 第１方向
１０２ 第２方向
１０３ 周方向
１１１ 最大径
１３１ ドリフト領域
１３２ ボディ領域
１３３ ソース領域
１３４ コンタクト領域
１３６ 酸化膜
１３７ 層間絶縁膜
１３８ 配線層
１４１ 第１電極
１４２ 第２電極
１４３ 第３電極
２００ 製造装置
２０１ 反応室
２０２ 予備加熱機構
２０３ 発熱体
２０４ 石英管
２０５ 断熱材
２０６ 誘導加熱コイル
２０７ ガス導入口
２０８ ガス排気口
２１０ サセプタプレート
２１２ 回転軸
３００ 炭化珪素半導体装置

Claims (6)

  1. 第１主面を含む炭化珪素単結晶基板と、
    前記第１主面上の炭化珪素層とを備え、
    前記炭化珪素層は、前記炭化珪素単結晶基板と接する面と反対側の第２主面を含み、
    前記第２主面の最大径は、１００ｍｍ以上であり、
    前記第２主面は、前記第２主面の外縁から５ｍｍ以内の外周領域と、前記外周領域に取り囲まれた中央領域とを有し、
    前記炭化珪素層は、前記中央領域を含む中央表面層を有し、
    前記中央表面層におけるキャリア濃度の平均値は、１×１０14ｃｍ-3以上５×１０16ｃｍ-3以下であり、
    前記キャリア濃度の周方向均一性は、２％以下であり、かつ前記キャリア濃度の面内均一性は、１０％以下であり、
    前記中央領域と前記炭化珪素単結晶基板とに挟まれた前記炭化珪素層の部分の厚みの平均値は、５μｍ以上であり、
    前記厚みの周方向均一性は、１％以下であり、かつ前記厚みの面内均一性は、４％以下であり、
    前記キャリア濃度の周方向均一性は、周方向における前記中央表面層のキャリア濃度の平均値に対する、周方向における前記中央表面層のキャリア濃度の最大値と最小値との差の絶対値の比率であり、
    前記キャリア濃度の面内均一性は、前記中央領域全体における前記中央表面層の前記キャリア濃度の平均値に対する、前記中央領域全体における前記中央表面層の前記キャリア濃度の最大値と最小値との差の絶対値の比率であり、
    前記厚みの周方向均一性は、周方向における前記部分の前記厚みの平均値に対する、周方向における前記部分の前記厚みの最大値と最小値との差の絶対値の比率であり、
    前記厚みの面内均一性は、前記中央領域全体における前記部分の前記厚みの平均値に対する、前記中央領域全体における前記部分の前記厚みの最大値と最小値との差の絶対値の比率である、炭化珪素エピタキシャル基板。
  2. 前記最大径は、１５０ｍｍ以上である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 前記キャリア濃度の平均値は、１×１０15ｃｍ-3以上１×１０16ｃｍ-3以下である、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 前記キャリア濃度の周方向均一性は、１％以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 前記キャリア濃度の面内均一性は、５％以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 請求項１〜請求項５のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程とを備える、炭化珪素半導体装置の製造方法。
JP2015179566A 2015-09-11 2015-09-11 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Active JP6641814B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015179566A JP6641814B2 (ja) 2015-09-11 2015-09-11 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN201820258008.1U CN208266305U (zh) 2015-09-11 2016-07-04 碳化硅外延衬底
DE202016107273.5U DE202016107273U1 (de) 2015-09-11 2016-07-04 Siliziumkarbid-Epitaxiesubstrat
PCT/JP2016/069799 WO2017043164A1 (ja) 2015-09-11 2016-07-04 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN201690000223.0U CN207091557U (zh) 2015-09-11 2016-07-04 碳化硅外延衬底
DE112016004127.6T DE112016004127T5 (de) 2015-09-11 2016-07-04 Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
US15/319,130 US10121865B2 (en) 2015-09-11 2016-07-04 Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179566A JP6641814B2 (ja) 2015-09-11 2015-09-11 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019232560A Division JP6791348B2 (ja) 2019-12-24 2019-12-24 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017052674A true JP2017052674A (ja) 2017-03-16
JP6641814B2 JP6641814B2 (ja) 2020-02-05

Family

ID=58054884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179566A Active JP6641814B2 (ja) 2015-09-11 2015-09-11 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10121865B2 (ja)
JP (1) JP6641814B2 (ja)
CN (2) CN208266305U (ja)
DE (2) DE112016004127T5 (ja)
WO (1) WO2017043164A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109379069A (zh) * 2018-08-21 2019-02-22 杭州睿笛生物科技有限公司 一种基于氢闸流管的高压同轴开关装置
US11171214B2 (en) 2019-03-22 2021-11-09 Panasonic Intellectual Property Management Co., Ltd. Semiconductor epitaxial wafer, semiconductor device, and method for manufacturing semiconductor epitaxial wafer
US11939698B2 (en) 2020-05-29 2024-03-26 Senic Inc. Wafer manufacturing method, epitaxial wafer manufacturing method, and wafer and epitaxial wafer manufactured thereby

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JPWO2020255698A1 (ja) * 2019-06-19 2020-12-24
CN110783218B (zh) * 2019-10-22 2022-04-05 深圳第三代半导体研究院 一种碳化硅外延晶片掺杂浓度三轴型测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070065577A1 (en) * 2005-09-12 2007-03-22 Sumakeris Joseph J Directed reagents to improve material uniformity
WO2011074453A1 (ja) * 2009-12-14 2011-06-23 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2013098340A (ja) * 2011-10-31 2013-05-20 Nuflare Technology Inc 成膜装置および成膜方法
JP2014093526A (ja) * 2012-10-31 2014-05-19 Lg Innotek Co Ltd エピタキシャルウエハ
WO2015033699A1 (ja) * 2013-09-06 2015-03-12 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
WO2015114961A1 (ja) * 2014-01-31 2015-08-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090572A1 (ja) * 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法
US8900974B2 (en) * 2011-11-18 2014-12-02 Invensas Corporation High yield substrate assembly
JP2014170891A (ja) 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP6032233B2 (ja) 2014-03-18 2016-11-24 トヨタ自動車株式会社 固体電池及びその製造方法並びに組電池及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070065577A1 (en) * 2005-09-12 2007-03-22 Sumakeris Joseph J Directed reagents to improve material uniformity
WO2011074453A1 (ja) * 2009-12-14 2011-06-23 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2013098340A (ja) * 2011-10-31 2013-05-20 Nuflare Technology Inc 成膜装置および成膜方法
JP2014093526A (ja) * 2012-10-31 2014-05-19 Lg Innotek Co Ltd エピタキシャルウエハ
WO2015033699A1 (ja) * 2013-09-06 2015-03-12 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
WO2015114961A1 (ja) * 2014-01-31 2015-08-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109379069A (zh) * 2018-08-21 2019-02-22 杭州睿笛生物科技有限公司 一种基于氢闸流管的高压同轴开关装置
CN109379069B (zh) * 2018-08-21 2021-06-25 杭州睿笛生物科技有限公司 一种基于氢闸流管的高压同轴开关装置
US11171214B2 (en) 2019-03-22 2021-11-09 Panasonic Intellectual Property Management Co., Ltd. Semiconductor epitaxial wafer, semiconductor device, and method for manufacturing semiconductor epitaxial wafer
US11939698B2 (en) 2020-05-29 2024-03-26 Senic Inc. Wafer manufacturing method, epitaxial wafer manufacturing method, and wafer and epitaxial wafer manufactured thereby

Also Published As

Publication number Publication date
DE202016107273U1 (de) 2017-01-26
US20170288025A1 (en) 2017-10-05
CN207091557U (zh) 2018-03-13
US10121865B2 (en) 2018-11-06
WO2017043164A1 (ja) 2017-03-16
JP6641814B2 (ja) 2020-02-05
CN208266305U (zh) 2018-12-21
DE112016004127T5 (de) 2018-05-24

Similar Documents

Publication Publication Date Title
JP6641814B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP7052851B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6791348B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6954316B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US12020927B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP6973600B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2017051611A1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP6061060B1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7115084B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7131146B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6641814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250