CN208266305U - 碳化硅外延衬底 - Google Patents

碳化硅外延衬底 Download PDF

Info

Publication number
CN208266305U
CN208266305U CN201820258008.1U CN201820258008U CN208266305U CN 208266305 U CN208266305 U CN 208266305U CN 201820258008 U CN201820258008 U CN 201820258008U CN 208266305 U CN208266305 U CN 208266305U
Authority
CN
China
Prior art keywords
silicon carbide
carrier concentration
uniformity
center
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820258008.1U
Other languages
English (en)
Inventor
堀勉
伊东洋典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of CN208266305U publication Critical patent/CN208266305U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本实用新型涉及碳化硅外延衬底。一种碳化硅外延衬底，其具有碳化硅单晶衬底和碳化硅层。碳化硅层具有与其接触碳化硅单晶衬底的表面相反的第二主表面。第二主表面具有距离其外边缘5mm以内的周边区和被周边区包围的中心区。碳化硅层具有中心表面层。中心表面层中的载流子浓度的平均值不小于1×1014cm‑3且不大于5×1016cm‑3。载流子浓度的周向均匀度不大于2％并且载流子浓度的面内均匀度不大于10％。夹在中心区和碳化硅单晶衬底之间的碳化硅层的部分的厚度的平均值不小于5μm。厚度的周向均匀度不大于1％，并且厚度的面内均匀度不大于4％。结果，可以提高碳化硅层中的载流子浓度的面内均匀度和碳化硅层的厚度的面内均匀度。

Description

碳化硅外延衬底
本申请是申请人为“住友电气工业株式会社”、申请日为2016年7月4日、发明名称为“碳化硅外延衬底”、申请号为201690000223.0的实用新型专利申请的分案申请。
技术领域
本公开涉及一种碳化硅外延衬底和制造碳化硅半导体器件的方法。本申请要求于2015年9月11日向日本专利局提交的日本专利申请No.2015-179566的优先权，其全部内容通过引用并入本文。
背景技术
日本专利公开No.2014-170891(专利文献1)公开了通过外延生长在碳化硅单晶衬底上形成碳化硅层的方法。
引文列表
专利文献
专利文献1：日本专利公开No.2014-170891
实用新型内容
根据本公开的碳化硅外延衬底包括碳化硅单晶衬底和碳化硅层。碳化硅单晶衬底具有第一主表面。碳化硅层在第一主表面上。碳化硅层具有与其接触碳化硅单晶衬底的表面相反的第二主表面。第二主表面具有不小于100mm的最大直径。第二主表面具有距离第二主表面的外边缘5mm以内的周边区和被周边区包围的中心区。碳化硅层具有包括中心区的中心表面层。中心表面层中的载流子浓度的平均值不小于1×1014cm-3且不大于5×1016cm-3。载流子浓度的周向均匀度不大于2％，并且载流子浓度的面内均匀度不大于10％。夹在中心区和碳化硅单晶衬底之间的碳化硅层的部分的厚度的平均值不小于5μm。厚度的周向均匀度不大于1％，并且厚度的面内均匀度不大于4％。载流子浓度的周向均匀度是中心表面层中的载流子浓度在周向方向上的最大值和最小值之间的差的绝对值与中心表面层中的载流子浓度在周向方向上的平均值的比率。载流子浓度的面内均匀度是中心表面层中的载流子浓度在整个中心区中的最大值和最小值之间的差的绝对值与中心表面层中的载流子浓度在整个中心区中的平均值的比率。厚度的周向均匀度是该部分在周向方向上的厚度的最大值和最小值之间的差的绝对值与该部分在周向方向上的厚度的平均值的比率。厚度的面内均匀度是该部分在整个中心区中的厚度的最大值和最小值之间的差的绝对值与该部分在整个中心区中的厚度的平均值的比率。
附图说明
图1是示出根据实施例的碳化硅外延衬底的配置的示意性平面图。
图2是示出根据实施例的碳化硅外延衬底的配置的示意截面图。
图3是示出载流子浓度的测量位置的示意平面图。
图4示出通过C-V法确定载流子浓度的方法。
图5是示出根据实施例的碳化硅外延衬底的制造装置的基座板的配置的局部示意截面图。
图6是示出根据实施例的碳化硅外延衬底的制造装置的配置的功能框图。
图7是示出根据实施例的碳化硅外延衬底的制造装置的气体喷射端口的配置的示意平面图。
图8示出了基座板的转速与时间之间的关系。
图9是示出根据实施例的制造碳化硅半导体器件的方法的概况的流程图。
图10是示出根据实施例的制造碳化硅半导体器件的方法的第一步骤的示意截面图。
图11是示出根据实施例的制造碳化硅半导体器件的方法的第二步骤的示意截面图。
图12是示出根据实施例的制造碳化硅半导体器件的方法的第三步骤的示意截面图。
具体实施方式
[本公开的实施例的描述]
首先描述本公开的实施例。在下面的描述中，相同或相应的元件由相同的附图标记表示，并且不再重复描述。关于本说明书中的晶体学指示，单个取向由[]表示，组取向由<>表示，单个平面由()表示，以及组平面由{}表示。负结晶学指数通常通过在数字上方放置“-”(条)来表达，但在本说明书中通过在数字之前加上负号来表达。
(1)根据本公开的碳化硅外延衬底100包括碳化硅单晶衬底10和碳化硅层20。碳化硅单晶衬底10具有第一主表面11。碳化硅层20在第一主表面11上。碳化硅层20具有与其接触碳化硅单晶衬底10的表面14相反的第二主表面30。第二主表面30具有不小于100mm的最大直径111。第二主表面30具有距离第二主表面30的外边缘31 5mm以内的周边区32和被周边区32包围的中心区33。碳化硅层20具有包括中心区33的中心表面层25。中心表面层25中的载流子浓度的平均值不小于1×1014cm-3且不大于5×1016cm-3。载流子浓度的周向均匀度不大于2％，并且载流子浓度的面内均匀度不大于10％。夹在中心区33和碳化硅单晶衬底10之间的碳化硅层的部分27的厚度的平均值不小于5μm。厚度的周向均匀度不大于1％，并且厚度的面内均匀度不大于4％。载流子浓度的周向均匀度是中心表面层25中的载流子浓度在周向方向上的最大值和最小值之间的差的绝对值与中心表面层25中的载流子浓度在周向方向上的平均值的比率。载流子浓度的面内均匀度是中心表面层25中的载流子浓度在整个中心区中的最大值和最小值之间的差的绝对值与中心表面层25中的载流子浓度在整个中心区中的平均值的比率。厚度的周向均匀度是部分27在周向方向上的厚度的最大值和最小值之间的差的绝对值与部分27在周向方向上的厚度的平均值的比率。厚度的面内均匀度是部分27在整个中心区中的厚度的最大值和最小值之间的差的绝对值与部分27在整个中心区中的厚度的平均值的比率。
当通过外延生长形成碳化硅层时，在碳化硅单晶衬底旋转的同时，在碳化硅单晶衬底上形成碳化硅层。碳化硅层例如在约1600℃的高温下形成。因此，不可能采用通过使用诸如不锈钢的金属机械地旋转碳化硅单晶衬底10的机构。因此，对于碳化硅层的外延生长，采用气体箔系统，其中诸如氢气的气体用于使保持碳化硅单晶衬底的基座板旋转，同时使基座板浮动。
然而，利用气体箔系统，诸如碳化硅的沉积物可以附着到用于将气体喷射到基座板的气体喷射端口附近的部分。这导致气流的方向、速度等的改变，这随后引起基座板的转速的变化。如果基座板具有变形的形状，则转速不稳定。此外，随着碳化硅层随着时间的推移而沉积在碳化硅单晶衬底和基座板上，总重量改变，这可能导致转速变化。据信由于上述原因，气体箔系统的转速不稳定。推测这是碳化硅层的厚度和碳化硅层中的载流子浓度在碳化硅单晶衬底的周向方向上的宽范围变化的原因。
因此，本发明人发现，通过监视碳化硅单晶衬底的转速，并基于该转速对气体流量进行反馈控制，能够抑制转速变化。因此，可以在碳化硅单晶衬底的周向方向上提高碳化硅层中的载流子浓度的均匀度和碳化硅层的厚度的均匀度。结果，可以提高碳化硅层中的载流子浓度的面内均匀度和碳化硅层的厚度的面内均匀度。
(2)在根据上述(1)所述的碳化硅外延衬底100中，最大直径可以不小于150mm。
(3)在根据上述(1)或(2)所述的碳化硅外延衬底100中，载流子浓度的平均值可以不小于1×1015cm-3且不大于1×1016cm-3。
(4)在根据上述(1)至(3)中任一项所述的碳化硅外延衬底100中，载流子浓度的周向均匀度可以不大于1％。
(5)在根据上述(1)至(4)中任一项所述的碳化硅外延衬底100中，载流子浓度的面内均匀度可以不大于5％。
(6)根据本公开的碳化硅外延衬底100包括碳化硅单晶衬底10和碳化硅层20。碳化硅单晶衬底10具有第一主表面11。碳化硅层20在第一主表面11上。碳化硅层20具有与其接触碳化硅单晶衬底10的表面14相反的第二主表面30。第二主表面30具有不小于150mm的最大直径111。第二主表面30具有距离第二主表面30的外边缘31 5mm以内的周边区32和被周边区32包围的中心区33。碳化硅层20具有包括中心区33的中心表面层25。中心表面层25中的载流子浓度的平均值不小于1×1015cm-3且不大于1×1016cm-3。载流子浓度的周向均匀度不大于1％，并且载流子浓度的面内均匀度不大于5％。夹在中心区33和碳化硅单晶衬底10之间的碳化硅层的部分27的厚度的平均值不小于5μm。厚度的周向均匀度不大于1％，并且厚度的面内均匀度不大于4％。载流子浓度的周向均匀度是中心表面层25中的载流子浓度在周向方向上的最大值和最小值之间的差的绝对值与中心表面层25中的载流子浓度在周向方向上的平均值的比率。载流子浓度的面内均匀度是中心表面层25中的载流子浓度在整个中心区中的最大值和最小值之间的差的绝对值与中心表面层25中的载流子浓度在整个中心区中的平均值的比率。厚度的周向均匀度是部分27在周向方向上的厚度的最大值和最小值之间的差的绝对值与部分27在周向方向上的厚度的平均值的比率。厚度的面内均匀度是部分27在整个中心区中的厚度的最大值和最小值之间的差的绝对值与部分27在整个中心区中的厚度的平均值的比率。
(7)根据本公开的制造碳化硅半导体器件的方法包括以下步骤。制备上述(1)至(6)中任一项所述的碳化硅外延衬底100。加工碳化硅外延衬底100。
[本公开的实施例的细节]
以下描述本公开的一个实施例(以下也称为“本实施例”)。然而，本实施例不限于此。
(碳化硅外延衬底)
如图1和2所示，根据本实施例的碳化硅外延衬底100具有碳化硅单晶衬底10和碳化硅层20。碳化硅单晶衬底10具有第一主表面11和与第一主表面11相反的第三主表面13。碳化硅层20具有与碳化硅单晶衬底10接触的第四主表面14和与第四主表面14相反的第二主表面30。如图1所示，碳化硅外延衬底100可以具有在第一方向101上延伸的第一平面5。碳化硅外延衬底100可以具有在第二方向102上延伸的第二平面(未示出)。例如，第一方向101是<11-20>方向。例如，第二方向102是<1-100>方向。
碳化硅单晶衬底10(以下有时简称为“单晶衬底”)由碳化硅单晶制成。该碳化硅单晶例如具有4H-SiC的多型。4H-SiC具有比其它多型更好的电子迁移率、介电强度等。碳化硅单晶衬底10包含诸如氮的n型杂质。碳化硅单晶衬底10例如具有n型导电性。第一主表面11例如是{0001}面或从{0001}面倾斜不超过8°的面。如果第一主表面11从{0001}面倾斜，则第一主表面11的法线的倾斜方向例如是<11-20>方向。
碳化硅层20是在碳化硅单晶衬底10上形成的外延层。碳化硅层20在第一主表面11上。碳化硅层20与第一主表面11接触。碳化硅层20包含n型杂质，诸如氮(N)。碳化硅层20例如具有n型导电性。碳化硅层20中包含的n型杂质的浓度可以低于碳化硅单晶衬底10中包含的n型杂质的浓度。如图1所示，第二主表面30具有不小于100mm的最大直径111(直径)。最大直径111可以不小于150mm，或不小于200mm，或不小于250mm。最大直径111的上限没有特别限制。最大直径111的上限例如可以为300mm。
第二主表面30可以是例如{0001}面或从{0001}面倾斜不大于8°的面。具体地，第二主表面30可以是(0001)面或从(0001)面倾斜不大于8°的面。第二主表面30的法线的倾斜方向(偏离方向)可以是例如<11-20>方向。从{0001}面的倾斜角(偏离角)可以不小于1°，或不小于2°。偏离角可以不大于7°或不大于6°。
如图1所示，第二主表面30具有周边区32和由周边区32包围的中心区33。周边区32是距离第二主表面30的外边缘31 5mm以内的区。换句话说，第二主表面30的径向方向上，外边缘31与周边区32和中心区33之间的边界之间的距离112为5mm。
如图2所示，碳化硅层20具有缓冲层21和漂移层24。漂移层24中包含的n型杂质的浓度可以低于缓冲层21中包含的n型杂质的浓度。漂移层24包括浅表区23和深区22。浅表区23形成第二主表面30。浅表区23具有中心表面层25和周边浅表区19。中心表面层25形成中心区33。周边浅表区19形成周边区32。由于从垂直于第二主表面30的方向看，中心表面层25被周边浅表区19包围。中心表面层25是从中心区33朝向第一主表面约5m以内的区。
深区22具有中心深区18和周边深区17。从垂直于第二主表面30的方向看，中心深区18被周边深区17包围。类似地，缓冲层21具有中心缓冲区16和周边缓冲区15。从垂直于第二主表面30的方向看，中心缓冲区16被周边缓冲区15包围。中心深区18夹在中心缓冲区16和中心表面层25之间。类似地，周边深区17夹在周边缓冲区15和周边浅表区19之间。
碳化硅层20由中心碳化硅区27和周边碳化硅区26形成。中心碳化硅区27由中心表面层25、中心深区18和中心缓冲区16形成。类似地，周边碳化硅区26由周边浅表区19、周边深区17和周边缓冲区15形成。
(载流子浓度的周向均匀度和面内均匀度)
碳化硅层20包含例如作为掺杂剂的氮。根据依据本公开的碳化硅外延衬底100，中心表面层25中的载流子浓度的平均值不小于1×1014cm-3且不大于5×1016cm-3。在中心表面层25中，载流子浓度的周向均匀度不大于2％，并且载流子浓度的面内均匀度不大于10％。周向均匀度和面内均匀度的值越低，载流子浓度的分布越均匀。如本文所用，载流子浓度是指有效的载流子浓度。例如，如果碳化硅层包括施主和受主，则有效载流子浓度被计算为施主浓度(Nd)和受主浓度(Na)之间的差的绝对值，即，作为(|Nd-Na|)。稍后将描述测量载流子浓度的方法。
在中心表面层25中，载流子浓度的平均值可以不大于2×1016cm-3或不大于9×1015cm-3。载流子浓度的平均值例如可以不小于1×1015cm-3或者不小于5×1015cm-3。
在中心表面层25中，载流子浓度的周向均匀度可以不大于1.5％，或不大于1％，或不大于0.5％。在中心表面层25中，载流子浓度的面内均匀度可以不大于8％，或不大于5％，或不大于3％。
接下来，描述测量载流子浓度的方法。载流子浓度用例如汞探针系统的C-V测量装置测量。具体而言，在将后述的中心区33中的测量位置处布置一个探针，并且在第三主表面13处布置另一个探针。一个探针的面积例如为0.01cm2。在一个和另一个探针之间施加电压，并且测量一个探针和另一个探针之间的电容。
如图3所示，考虑以第二主表面30的中心35为中心的多个同心圆34。多个同心圆34中的每一个具有共同的中心35。如图3所示，载流子浓度的测量位置可以是阴影线位置。具体地，载流子浓度的测量位置在穿过中心35并平行于第一方向101的线4上，在穿过中心35并平行于第二方向102的线3上，以及在穿过中心35的线6上并且将由线4和线3形成的角度平分。将周边区32和中心区33之间的边界的交点和线3连接到中心35的线段被划分为大致相等的五个部分。测量位置可以是穿过被划分为五个部分的线段的每个位置并且以中心35为中心的五个同心圆34与线3、线4和线6的交叉点的位置。如图3所示，在中心区中的总共41个测量位置处测量载流子浓度。
如图3所示，外边缘31包括弧形部分7和线性第一平面5。由弧形部分7上的任何三个点形成的三角形的外接圆的中心可以是第二主表面30的中心35。
载流子浓度的周向均匀度是中心表面层25中的载流子浓度在周向方向上的最大值和最小值之间的差的绝对值与中心表面层25中的载流子浓度在周向方向上的平均值的比率。具体地，确定单个同心圆34上的八个测量位置处的载流子浓度的平均值、最大值和最小值，以计算载流子浓度的周向均匀度。根据依据本公开的碳化硅外延衬底，在上述五个同心圆34中的每一个中，载流子浓度的周向均匀度不大于2％。例如，当八个测量位置处的载流子浓度的平均值为1.00×1016cm-3，最大值为1.01×1016cm-3，最小值为0.99×1016cm-3时，载流子浓度的周向均匀度为(1.01×1016cm-3-0.99×1016cm-3)/1.00×1016cm-3＝2％。
载流子浓度的面内均匀度是中心表面层25中的载流子浓度在整个中心区中的最大值和最小值之间的差的绝对值与中心表面层25中的载流子浓度在整个中心区中的平均值的比率。具体地，确定41个测量位置处的载流子浓度的平均值、最大值和最小值，以计算载流子浓度的面内均匀度。根据依据本公开的碳化硅外延衬底，载流子浓度的面内均匀度不大于10％。例如，当41个测量位置处的载流子浓度的平均值为1.00×1016cm-3，最大值为1.05×1016cm-3，最小值为0.95×1016cm-3时，载流子浓度的面内均匀度为(1.05×1016cm-3-0.95×1016cm-3)/1.00×1016cm-3＝10％。
如图4所示，测量数据41被绘制为纵轴表示1/C(电容的倒数)，横轴表示V(电压)。如图4所示，随着电压增加，电容的倒数减小。从测量数据41的线的倾斜确定载流子浓度。测量数据41的倾斜的绝对值越高，载流子浓度越高。在图4中，表示为线的指示测量数据41的衬底中的载流子浓度高于表示为虚线的指示测量数据42的衬底中的载流子浓度。载流子浓度的测量深度取决于施加的电压。在本实施例中，例如，电压从0V扫描到5V(图4中的电压V1)。因此，测量从中心区33朝向第一主表面11约5m以内的中心表面层25中的载流子浓度。当电压超过电压V1时，测量更大深度的区中的载流子浓度。
(碳化硅层的厚度的周向均匀度和面内均匀度)
夹在中心区33和碳化硅单晶衬底10(具体地，中心碳化硅区27)之间的碳化硅层的部分的厚度113的平均值不小于5μm。厚度113的平均值可以不小于10μm，或不小于15μm。厚度的周向均匀度不大于1％，并且厚度的面内均匀度不大于4％。厚度的周向均匀度是中心碳化硅区27的厚度在周向方向上的最大值和最小值之间的差的绝对值与中心碳化硅区27的厚度在周向方向上的平均值的比率。厚度的面内均匀度是中心碳化硅区27在整个中心区中的厚度的最大值和最小值之间的差的绝对值与中心碳化硅区27在整个中心区中的厚度的平均值的比率。
厚度的测量位置可以与上述载流子浓度的测量位置相同。具体地说，如图3所示，确定单个同心圆34上的八个测量位置处的中心碳化硅区27的厚度的平均值、最大值和最小值，以计算中心碳化硅区27的厚度的周向均匀度。根据依据本公开的碳化硅外延衬底，在上述五个同心圆34中的每一个中，厚度的周向均匀度不大于1％。例如，当在八个测量位置处的中心碳化硅区27的厚度的平均值为10.00μm，最大值为10.05μm，最小值为9.95μm时，厚度的周向均匀度为(10.05μm-9.95μm)/10μm＝1％。类似地，确定41个测量位置处的中心碳化硅区27的厚度的平均值、最大值和最小值，以计算中心碳化硅区27的厚度的面内均匀度。当在41个测量位置处的中心碳化硅区27的厚度的平均值为10.0μm，最大值为10.2μm，最小值为9.8μm时，厚度的周向均匀度为(10.2μm-9.8μm)/10μm＝4％。
(膜形成装置)
接下来，描述在根据本实施例的制造碳化硅外延衬底100的方法中使用的制造装置200的配置。
如图5所示，制造装置200例如是热壁CVD(化学汽相沉积)装置。制造装置200主要具有加热元件203、石英管204、绝热体205、感应加热线圈206和辅助加热机制211。由加热元件203包围的中空部分是反应室201。保持碳化硅单晶衬底10的基座板210设置在反应室201中。基座板210可绕其轴线旋转。碳化硅单晶衬底10放置在基座板210上，其中第一主表面11面向上。
加热元件203例如由石墨制成。感应加热线圈206围绕并沿着石英管204的周向缠绕。通过向感应加热线圈206提供规定的AC电流，加热元件203被感应加热。因此加热反应室201。
制造装置200还具有气体入口207和气体出口208。气体出口208连接到排气泵(未示出)。图5中的箭头指示气流。载气、源气体和掺杂气体通过气体入口207被引入反应室201，并通过气体出口208排出。反应室201中的压力通过气体的供应量和气体的排出量进行调节。
(反馈控制单元)
如图6所示，制造装置200还可以具有转速计51、控制单元52、MFC(质量流控制器)53和气体供给源54。转速计51可以是激光转速计，其被配置为能够例如通过使用激光束来监视碳化硅单晶衬底10的转速(换句话说，基座板210的转速)。转速计51可以根据碳化硅单晶衬底10的第一平面5监视碳化硅单晶衬底10的转速。转速计51布置在面向第一主表面11的位置处。
加热元件203设置有凹部68。凹部68由底表面62和侧表面67形成。底表面62设置有气体喷射端口63。气体喷射端口63与在加热元件203中设置的流动路径64连通。气体供应源54被配置为能够向流动路径64供应诸如氢的气体。MFC 53设置在气体供应源54和流动路径64之间。MFC 53被配置为能够控制从气体供给源54供给到流动路径64的气体的流量。气体供给源是能够供给诸如氢或氩的惰性气体的气瓶。
如图7所示，底表面62设置有多个气体喷射端口63。从与底表面62垂直的方向观察时，气体喷射端口63可以设置在例如0°、90°、180°、270°的位置处。多个气体喷射端口63中的每一个被配置为能够沿着基座板210的底表面61的周向方向喷射气体。从平行于底表面62的方向观察时(在图6的视野中)，从气体喷射端口63喷射的气体的方向可以相对于底表面61倾斜。在图6和图7中，箭头的方向指示气流的方向。通过将气体喷射到底表面61，基座板210在碳化硅单晶衬底10的周向方向103上浮动和旋转。基座板210在周向方向103上旋转，其中基座板210的底表面61与凹部68的底表面62分离，并且基座板210的侧表面65与凹部68的侧表面67分离。
控制单元52被配置为能够获取关于由转速计51测量的碳化硅单晶衬底10的转速的信息。控制单元52被配置为能够基于关于碳化硅单晶衬底10的转速的信息向MFC 53发送信号。例如，当基座板210的转速低于期望的转速时，控制单元52向MFC 53发送用于增加供应到流动路径64的气体的流量的信号。因此，从气体供给源54供给到流动路径64的气体的流量增加。结果，碳化硅单晶衬底10的转速增加。相反，当基座板210的转速高于期望转速时，控制单元52向MFC 53发送用于减小供给到流动路径64的气体的流量的信号。因此，从气体供应源54供给到流动路径64的气体的流量减小。结果，碳化硅单晶衬底10的转速减小。
换句话说，基于由转速计51检测的碳化硅单晶衬底10的转速来调节被引入流动路径64中的气体的流量。换句话说，转速计51、控制单元52和MFC 53形成反馈电路。因此，可以抑制碳化硅单晶衬底10的转速变化。结果，可以在第二主表面30的周向方向上提高载流子浓度的均匀度。
通常，基座板210和单晶衬底10布置在反应室201的轴向上的大致中央。如图5所示，在本公开中，基座板210和单晶衬底10可以布置在相对于反应室201的中心的下游侧，即朝向气体出口208。这是为了在源气体到达单晶衬底10之前，将源气体的分解反应提前到足够的程度。预期C/Si比率因此均匀地分布在单晶衬底10的平面中。
(辅助加热机制)
用作掺杂剂气体的氨气在被供给到反应室201之前期望地被充分地加热并热分解。因此，期望在碳化硅层20中提高氮浓度(载流子浓度)的面内均匀度。如图5所示，辅助加热机制211设置在反应室201的上游侧。氨气可以预先在辅助加热机制211处加热。辅助加热机制211包括例如加热到不小于1300℃的室。氨气在通过辅助加热机制211时被热分解至足够的程度，然后被供给到反应室201。利用这种配置，氨气可以被热分解而不会在气流中造成显著的干扰。
辅助加热机制211的内壁表面的温度更优选不大于1350℃。这是为了促进氨气的热分解。考虑到热效率，辅助加热机制211的内壁表面的温度优选不大于1600℃。辅助加热机制211可以与反应室201集成或分离。通过辅助加热机制211的气体可以仅是氨气，或者可以包括另一种气体。例如，整个源气体可以通过辅助加热机制211。
(制造碳化硅外延衬底的方法)
接下来，描述制造根据本实施例的碳化硅外延衬底的方法。
首先，例如通过升华制造具有为6H的多型的碳化硅单晶。然后，例如通过线锯切割碳化硅单晶，由此制备碳化硅单晶衬底10。碳化硅单晶衬底10具有第一主表面11和与第一主表面11相反的第三主表面13。第一主表面11例如是从{0001}面倾斜不大于8°的平面。如图5和图6所示，将碳化硅单晶衬底10布置在基座板210中的凹部66内，使得第一主表面11在基座板210处暴露。然后，使用上述制造装置200，通过外延生长将碳化硅层20形成在碳化硅单晶衬底10上。
例如，在反应室201中的压力从大气压降低到大约1×10-6Pa之后，开始碳化硅单晶衬底10的温度升高。在温度上升的过程中，用作载气的氢气(H2)被引入反应室201中。
例如，在反应室201中的温度达到约1600℃之后，将源气体和掺杂气体引入反应室201中。源气体包括Si源气体和C源气体。例如硅烷(SiH4)气体可以用作Si源气体。例如丙烷(C3H8)气体可以用作C源气体。例如硅烷气体和丙烷气体分别具有46sccm和14sccm的流量。硅烷气体与氢的体积比例如为0.04％。例如源气体具有0.9的C/Si比率。
例如，使用氨气(NH 3)作为掺杂气体。氨气比具有三键的氮气更容易热分解。预期使用氨气将改善载流子浓度的面内均匀度。氨气的浓度例如相对于氢气具有1ppm的浓度。期望在将气体引入反应室201之前在辅助加热机制211处热分解氨气。例如，通过辅助加热机制211将氨气加热至不小于1300℃。
通过将载气、源气体和掺杂气体引入反应室201中，同时在约1600℃下加热碳化硅单晶衬底10，通过外延生长在碳化硅单晶衬底10上形成碳化硅层20。在碳化硅层20的外延生长期间，基座板210围绕旋转轴线212旋转(参见图5)。基座板210的平均转速例如为20rpm。
如图6所示，在通过外延生长在碳化硅单晶衬底10上形成碳化硅层20期间，通过转速计51监视碳化硅单晶衬底10的转速。控制单元52获取关于由转速计51测量的碳化硅单晶衬底10的转速的信息。控制单元52基于关于碳化硅单晶衬底10的转速的信息向MFC 53发送信号。换句话说，基于由转速计51检测出的碳化硅单晶衬底10的转速来调节引入到流动路径64中的气体的流量。
例如，假设基座板210的目标转速为20rpm。例如，当基座板210的转速低于20rpm一定量时，控制单元52向MFC 53发送用于增加供给到流动路径64的气体的流量的信号。因此，从气体供给源54向流动路径64供给的气体的流量增加。结果，转速增加并且接近20rpm。相反，当转速超过20rpm一定量时，控制单元52向MFC 53发送用于减小供给到流动路径64的气体的流量的信号。因此，从气体供给源54供给到流动路径64的气体的流量减小。结果，转速降低并且接近20rpm。
如图8所示，基座板210的转速在碳化硅层20的生长的起点和生长的终点之间略微变化。在形成碳化硅层20的步骤期间，转速可以交替地上升和下降。转速的幅值可以随着时间的推移而减小。随着时间的推移，转速可以收敛到一定值。优选地，基座板210的转速被控制在平均转速的±10％。例如，当平均转速为20rpm时，在形成碳化硅层20的步骤期间，期望将转速控制为不小于18rpm并且不大于22rpm。换句话说，期望最大转速R2不大于22rpm，并且期望最小转速R1不小于18rpm。基座板210的转速更优选控制在平均转速的±8％，进一步优选控制在平均转速的±5％。以这种方式，通过外延生长在碳化硅单晶衬底10上形成碳化硅层20。因此，可以在碳化硅单晶衬底10的周向方向上提高碳化硅层20中的载流子浓度的均匀度和碳化硅层20的厚度的均匀度。结果，可以提高碳化硅层20中的载流子浓度的面内均匀度和碳化硅层20的厚度的面内均匀度。
(制造碳化硅半导体器件的方法)
接下来，描述根据本实施例的制造碳化硅半导体器件300的方法。
根据本实施例的制造碳化硅半导体器件的方法主要具有外延衬底制备步骤(S10：图9)和衬底加工步骤(S20：图9)。
首先，执行外延衬底制备步骤(S10：图9)。具体地，通过上述制造碳化硅外延衬底的方法(参见图1)制备碳化硅外延衬底100。
接下来，执行衬底加工步骤(S20：图9)。具体地，加工碳化硅外延衬底以制造碳化硅半导体器件。“加工”包括诸如离子注入、热处理、蚀刻、氧化膜形成、电极形成和划片的各种类型的加工。也就是说，衬底加工步骤可以包括包含离子注入、热处理、蚀刻、氧化膜形成、电极形成和划片的各种类型的加工中的至少任一种。
下面描述制造作为示例的碳化硅半导体器件的MOSFET(金属氧化物半导体场效应晶体管)的方法。衬底加工步骤(S20：图9)包括离子注入步骤(S21：图9)、氧化膜形成步骤(S22：图9)、电极形成步骤(S23：图9)以及划片步骤(S24：图9)。
首先，执行离子注入步骤(S21：图9)。将诸如铝(Al)的p型杂质注入到在其上已形成具有开口的掩模(未示出)的第二主表面30中。因此，形成具有p型导电性的体区132。然后，将诸如磷(P)的n型杂质注入体区132内的规定位置。因此，形成具有n型导电性的源极区133。然后，将诸如铝的p型杂质注入到源极区133内的规定位置。因此，形成具有p型导电性的接触区134(参见图10)。
在碳化硅层20中，除了体区132、源极区133和接触区134之外的部分用作漂移区131。源极区133通过体区132与漂移区131分离。可以在硅将碳化硅外延衬底100加热到大约不小于300℃且不大于600℃的同时执行离子注入。在离子注入之后，对碳化硅外延衬底100执行活化退火。活化退火活化注入到碳化硅层20中的杂质，以在每个区中产生载流子。活化退火可以例如在氩(Ar)气氛中执行。例如，活化退火可以在约180℃的温度下执行。例如，活化退火可以执行约30分钟的时间。
接下来，执行氧化膜形成步骤(S22：图9)。例如，在包括氧的气氛中加热碳化硅外延衬底100，由此在第二主表面30上形成氧化膜136(参见图11)。氧化膜136例如由二氧化硅(SiO2)制成。氧化膜136用作栅极绝缘膜。热氧化处理可以在例如约1300℃的温度下执行。热氧化处理可以执行例如约30分钟的时间。
在形成氧化膜136之后，可以在氮气气氛中进一步执行热处理。例如，热处理可以在诸如一氧化氮(NO)或一氧化二氮(N2O)的气氛中在约1100℃下执行约1小时。随后，可以在氩气氛中进一步执行热处理。例如，可以在氩气氛中在约1100至1500℃下执行约1小时的热处理。
接下来，执行电极形成步骤(S23：图9)。第一电极141形成在氧化膜136上。第一电极141用作栅极电极。第一电极141例如通过CVD形成。第一电极141例如由包括杂质并且具有导电性的多晶硅制成。第一电极141形成在面对源极区133和体区132的位置处。
接下来，形成层间绝缘膜137以覆盖第一电极141。例如，通过CVD形成层间绝缘膜137。层间绝缘膜137例如由二氧化硅制成。层间绝缘膜137形成为与第一电极141和氧化膜136接触。然后，通过蚀刻去除在规定位置处的氧化膜136和层间绝缘膜137。因此，源极区133和接触区134在氧化膜136处暴露。
例如，通过溅射在该暴露的部分处形成第二电极142。第二电极142用作源极电极。第二电极142例如由钛、铝和硅制成。在形成第二电极142之后，例如，在约900至1100℃的温度下加热第二电极142和碳化硅外延衬底100。因此，第二电极142和碳化硅外延衬底100彼此欧姆接触。然后，布线层138形成为与第二电极142接触。布线层138例如由包括铝的材料制成。
接下来，在第三主表面13上形成第三电极143。第三电极143用作漏电极。第三电极143由例如包含镍和硅的合金(例如，NiSi)制成。
接下来，执行划片步骤(S24：图9)。例如，沿着划片线对碳化硅外延衬底100进行划片，由此将碳化硅外延衬底100划分为多个半导体芯片。以这种方式，制造碳化硅半导体器件300(参见图12)。
虽然以上已经参考MOSFET作为示例描述了根据本公开的制造碳化硅半导体器件的方法，但是根据本公开的制造方法不限于此。根据本公开的制造方法可以应用于各种类型的碳化硅半导体器件，诸如IGBT(绝缘栅双极晶体管)、SBD(肖特基势垒二极管)、晶闸管、GTO(栅极截止晶闸管)和PiN二极管。
应当理解，本文公开的实施例在各个方面都是说明性的而非限制性的。本公开的范围由各项权利要求而不是由上述实施例限定，并且旨在包括与各项权利要求等同的范围和含义内的任何修改。
附图标记列表
3、4、6线；5第一平面；7弧形部分；10碳化硅单晶衬底；11第一主表面；13第三主表面；14第四主表面(表面)；15周边缓冲区；16中心缓冲区；17周边深区；18中心深区；19周边浅表区；20碳化硅层；21缓冲层；22深区；23浅表区；24漂移层；25中心表面层；26周边碳化硅区；27中心碳化硅区(部分)；30第二主表面；31外边缘；32周边区；33中心区；34同心圆；35中心；51转速计；52控制单元；54气体供应源；61、62底表面；63气体喷射端口；64流动路径；65、67侧表面；68凹部；100碳化硅外延衬底；101第一方向；102第二方向；103周向方向；111最大直径；131漂移区；132体区；133源区；134接触区；136氧化膜；137层间绝缘膜；138布线层；141第一电极；142第二电极；143第三电极；200制造装置；201反应室；211辅助加热机制；203加热元件；204石英管；205绝热体；206感应加热线圈；207气体入口；208气体出口；210基底板；212旋转轴线；300碳化硅半导体器件。

Claims (14)

1.一种碳化硅外延衬底，包括：
在第一方向上延伸的第一平面；
具有第一主表面的碳化硅单晶衬底；以及
在所述第一主表面上的碳化硅层，
所述第一方向是<11-20>方向，
所述碳化硅单晶衬底是由具有4H-SiC的多型的碳化硅单晶制成的，
所述碳化硅层具有与其接触所述碳化硅单晶衬底的表面相反的第二主表面，
所述第二主表面具有不小于100mm的最大直径，
所述第二主表面是从{0001}面以不小于2°且不大于6°的角度在<11-20>方向上倾斜的面，
所述第二主表面具有周边区以及被所述周边区包围的中心区，所述周边区在距离所述第二主表面的外边缘5mm以内，
所述碳化硅层具有缓冲层和漂移层，
所述碳化硅外延衬底的特征在于：
所述碳化硅层具有包括所述中心区的中心表面层，
所述中心表面层中的载流子浓度的平均值不小于1×1014cm-3且不大于5×1016cm-3，
所述载流子浓度的周向均匀度不大于2％，并且所述载流子浓度的面内均匀度不大于10％，
所述碳化硅层的被夹在所述中心区和所述碳化硅单晶衬底之间的部分的厚度的平均值不小于5μm，
所述厚度的周向均匀度不大于1％，并且所述厚度的面内均匀度不大于4％，
所述载流子浓度的周向均匀度和所述厚度的周向均匀度是基于在以所述第二主表面的中心为圆心的五个同心圆中的每个同心圆中的八个测量位置的值来计算出的，
所述载流子浓度的周向均匀度是所述中心表面层中的所述载流子浓度在周向方向上的最大值和最小值之间的差的绝对值与所述中心表面层中的所述载流子浓度在所述周向方向上的平均值的比率，
所述载流子浓度的面内均匀度是所述中心表面层中的所述载流子浓度在整个所述中心区中的最大值和最小值之间的差的绝对值与所述中心表面层中的所述载流子浓度在整个所述中心区中的平均值的比率，
所述厚度的周向均匀度是所述部分的所述厚度在所述周向方向上的最大值和最小值之间的差的绝对值与所述部分的所述厚度在所述周向方向上的平均值的比率，
所述厚度的面内均匀度是所述部分的所述厚度在整个所述中心区中的最大值和最小值之间的差的绝对值与所述部分的所述厚度在整个所述中心区中的平均值的比率。
2.根据权利要求1所述的碳化硅外延衬底，其中，
所述最大直径不小于150mm。
3.根据权利要求1或2所述的碳化硅外延衬底，其中，
所述载流子浓度的平均值不小于1×1015cm-3并且不大于1×1016cm-3。
4.根据权利要求1或2所述的碳化硅外延衬底，其中，
所述载流子浓度的周向均匀度不大于1％。
5.根据权利要求1或2所述的碳化硅外延衬底，其中，
所述载流子浓度的面内均匀度不大于5％。
6.根据权利要求3所述的碳化硅外延衬底，其中，
所述载流子浓度的周向均匀度不大于1％。
7.根据权利要求3所述的碳化硅外延衬底，其中，
所述载流子浓度的面内均匀度不大于5％。
8.根据权利要求4所述的碳化硅外延衬底，其中，
所述载流子浓度的面内均匀度不大于5％。
9.根据权利要求6所述的碳化硅外延衬底，其中，
所述载流子浓度的面内均匀度不大于5％。
10.根据权利要求1所述的碳化硅外延衬底，其中，
所述载流子浓度是用汞探针系统的C-V测量装置测量的，其中，电压从0V扫描到5V。
11.根据权利要求1所述的碳化硅外延衬底，其中，
所述载流子浓度的面内均匀度和所述厚度的面内均匀度是在所述中心区中的41个测量位置测量的。
12.一种碳化硅外延衬底，包括：
在第一方向上延伸的第一平面；
具有第一主表面的碳化硅单晶衬底；以及
在所述第一主表面上的碳化硅层，
所述第一方向是<11-20>方向，
所述碳化硅单晶衬底是由具有4H-SiC的多型的碳化硅单晶制成的，
所述碳化硅层具有与其接触所述碳化硅单晶衬底的表面相反的第二主表面，
所述第二主表面具有不小于150mm的最大直径，
所述第二主表面是从{0001}面以不小于2°且不大于6°的角度在<11-20>方向上倾斜的面，
所述第二主表面具有周边区以及被所述周边区包围的中心区，所述周边区在距离所述第二主表面的外边缘5mm以内，
所述碳化硅层具有缓冲层和漂移层，
所述碳化硅外延衬底的特征在于：
所述碳化硅层具有包括所述中心区的中心表面层，
所述中心表面层中的载流子浓度的平均值不小于1×1015cm-3并且不大于1×1016cm-3，
所述载流子浓度的周边均匀度不大于1％，并且所述载流子浓度的面内均匀度不大于5％，
所述碳化硅层的被夹在所述中心区和所述碳化硅单晶衬底之间的部分的厚度的平均值不小于5μm，
所述厚度的周向均匀度不大于1％，并且所述厚度的面内均匀度不大于4％，
所述载流子浓度的周向均匀度和所述厚度的周向均匀度是基于在以所述第二主表面的中心为圆心的五个同心圆中的每个同心圆中的八个测量位置的值来计算出的，
所述载流子浓度的周向均匀度是所述中心表面层中的所述载流子浓度在周向方向上的最大值和最小值之间的差的绝对值与所述中心表面层中的所述载流子浓度在所述周向方向上的平均值的比率，
所述载流子浓度的面内均匀度是所述中心表面层中的所述载流子浓度在整个所述中心区中的最大值和最小值之间的差的绝对值与所述中心表面层中的所述载流子浓度在整个所述中心区中的平均值的比率，
所述厚度的周向均匀度是所述部分的所述厚度在所述周向方向上的最大值和最小值之间的差的绝对值与所述部分的所述厚度在所述周向方向上的平均值的比率，
所述厚度的面内均匀度是所述部分的所述厚度在整个所述中心区中的最大值和最小值之间的差的绝对值与所述部分的所述厚度在整个所述中心区中的平均值的比率。
13.根据权利要求12所述的碳化硅外延衬底，其中，
所述载流子浓度是用汞探针系统的C-V测量装置测量的，其中，电压从0V扫描到5V。
14.根据权利要求12所述的碳化硅外延衬底，其中，
所述载流子浓度的面内均匀度和所述厚度的面内均匀度是在所述中心区中的41个测量位置测量的。
CN201820258008.1U 2015-09-11 2016-07-04 碳化硅外延衬底 Active CN208266305U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015179566A JP6641814B2 (ja) 2015-09-11 2015-09-11 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2015-179566 2015-09-11
CN201690000223.0U CN207091557U (zh) 2015-09-11 2016-07-04 碳化硅外延衬底

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201690000223.0U Division CN207091557U (zh) 2015-09-11 2016-07-04 碳化硅外延衬底

Publications (1)

Publication Number Publication Date
CN208266305U true CN208266305U (zh) 2018-12-21

Family

ID=58054884

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201690000223.0U Active CN207091557U (zh) 2015-09-11 2016-07-04 碳化硅外延衬底
CN201820258008.1U Active CN208266305U (zh) 2015-09-11 2016-07-04 碳化硅外延衬底

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201690000223.0U Active CN207091557U (zh) 2015-09-11 2016-07-04 碳化硅外延衬底

Country Status (5)

Country Link
US (1) US10121865B2 (zh)
JP (1) JP6641814B2 (zh)
CN (2) CN207091557U (zh)
DE (2) DE202016107273U1 (zh)
WO (1) WO2017043164A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783218A (zh) * 2019-10-22 2020-02-11 深圳第三代半导体研究院 一种碳化硅外延晶片掺杂浓度三轴型测试方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055086A (ja) * 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN109379069B (zh) * 2018-08-21 2021-06-25 杭州睿笛生物科技有限公司 一种基于氢闸流管的高压同轴开关装置
JP7117551B2 (ja) 2019-03-22 2022-08-15 パナソニックＩｐマネジメント株式会社 半導体エピタキシャルウェハ、半導体素子、および半導体エピタキシャルウェハの製造方法
CN112514077A (zh) * 2019-06-19 2021-03-16 住友电气工业株式会社 碳化硅外延衬底
KR102229588B1 (ko) 2020-05-29 2021-03-17 에스케이씨 주식회사 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8052794B2 (en) * 2005-09-12 2011-11-08 The United States Of America As Represented By The Secretary Of The Navy Directed reagents to improve material uniformity
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2012090572A1 (ja) * 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法
JP2013098340A (ja) * 2011-10-31 2013-05-20 Nuflare Technology Inc 成膜装置および成膜方法
US8900974B2 (en) * 2011-11-18 2014-12-02 Invensas Corporation High yield substrate assembly
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
JP2014170891A (ja) 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP6386706B2 (ja) 2013-09-06 2018-09-05 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP2015143168A (ja) * 2014-01-31 2015-08-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP6032233B2 (ja) 2014-03-18 2016-11-24 トヨタ自動車株式会社 固体電池及びその製造方法並びに組電池及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783218A (zh) * 2019-10-22 2020-02-11 深圳第三代半导体研究院 一种碳化硅外延晶片掺杂浓度三轴型测试方法
CN110783218B (zh) * 2019-10-22 2022-04-05 深圳第三代半导体研究院 一种碳化硅外延晶片掺杂浓度三轴型测试方法

Also Published As

Publication number Publication date
JP2017052674A (ja) 2017-03-16
CN207091557U (zh) 2018-03-13
DE112016004127T5 (de) 2018-05-24
DE202016107273U1 (de) 2017-01-26
WO2017043164A1 (ja) 2017-03-16
JP6641814B2 (ja) 2020-02-05
US20170288025A1 (en) 2017-10-05
US10121865B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
CN208266305U (zh) 碳化硅外延衬底
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
US11004941B2 (en) Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
US20190013198A1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN110476223A (zh) 碳化硅外延晶片的制造方法及碳化硅半导体装置的制造方法
JP2015119083A (ja) 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6791348B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20210166941A1 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2019104679A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP7115084B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7131146B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6973600B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2023096663A (ja) キャリア濃度の測定方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2024058044A1 (ja) 炭化珪素エピタキシャル基板、エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2022137674A (ja) 炭化珪素エピタキシャル基板
CN112470255A (zh) 碳化硅外延衬底和碳化硅半导体器件的制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant