JP2019104679A - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2019104679A
JP2019104679A JP2019000709A JP2019000709A JP2019104679A JP 2019104679 A JP2019104679 A JP 2019104679A JP 2019000709 A JP2019000709 A JP 2019000709A JP 2019000709 A JP2019000709 A JP 2019000709A JP 2019104679 A JP2019104679 A JP 2019104679A
Authority
JP
Japan
Prior art keywords
silicon carbide
dopant density
region
single crystal
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019000709A
Other languages
English (en)
Other versions
JP6954316B2 (ja
Inventor
勉 堀
Tsutomu Hori
勉 堀
洋典 伊東
Hironori Ito
洋典 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2019104679A publication Critical patent/JP2019104679A/ja
Application granted granted Critical
Publication of JP6954316B2 publication Critical patent/JP6954316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure

Abstract

【課題】中央領域におけるドーパント密度と、外周領域におけるドーパント密度との差を低減することができる炭化珪素エピタキシャル基板の提供。【解決手段】炭化珪素単結晶基板と、炭化珪素層とを備え、炭化珪素単結晶基板および炭化珪素層には、直線状のオリエンテーションフラット５が設けられており、炭化珪素層は、炭化珪素単結晶基板と接する面と反対側の第２主面３０の最大径１１１が１００ｍｍ以上であり、第１端部領域のドーパント密度と中央領域３３のドーパント密度との平均値に対する、第１端部領域のドーパント密度と中央領域３３のドーパント密度との差の絶対値の第１比率は、４０％以下であり、第２端部領域３２のドーパント密度と中央領域３３のドーパント密度との平均値に対する、第２端部領域３２のドーパント密度と中央領域のドーパント密度との差の絶対値の第２比率は、４０％以下である、炭化珪素エピタキシャル基板１００。【選択図】図１

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、２０１５年９月１１日に出願した日本特許出願である特願２０１５−１７９５５９号に基づく優先権を主張し、当該日本特許出願に記載された全ての記載内容を援用するものである。
特開２０１４−１７０８９１号公報（特許文献１）には、炭化珪素単結晶基板上に炭化珪素層をエピタキシャル成長により形成する方法が開示されている。
特開２０１４−１７０８９１号公報
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、炭化珪素層とを備える。炭化珪素単結晶基板は、第１主面を含む。炭化珪素層は、第１主面上にある。炭化珪素層は、炭化珪素単結晶基板と接する面と反対側の第２主面を含む。第２主面の最大径は、１００ｍｍ以上である。炭化珪素単結晶基板および炭化珪素層には、直線状のオリエンテーションフラットが設けられている。炭化珪素層は、中央領域と、第１端部領域と、第２端部領域とを有する。中央領域は、第２主面に対して垂直な方向において、第２主面の中央から第１主面に向かって２μｍ離れた位置にある。第１端部領域は、第２主面に対して垂直な方向から見て、オリエンテーションフラットを垂直に２等分する平面上に位置し、かつオリエンテーションフラットから中央領域に向かって１ｍｍ離れた位置にある。第２端部領域は、中央領域から見て、第１端部領域から反時計回りに９０°周方向に回転した方向であって、かつ炭化珪素層の外縁から中央領域に向かって１ｍｍ離れた位置にある。炭化珪素層の厚みは、５μｍ以上である。第１端部領域のドーパント密度と中央領域のドーパント密度との平均値に対する、第１端部領域のドーパント密度と中央領域のドーパント密度との差の絶対値の第１比率は、４０％以下である。第２端部領域のドーパント密度と中央領域のドーパント密度との平均値に対する、第２端部領域のドーパント密度と中央領域のドーパント密度との差の絶対値の第２比率は、４０％以下である。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、キャリア濃度の測定位置を示す平面模式図である。 図３は、図２のＩＩＩ−ＩＩＩ線に沿った矢視断面模式図である。 図４は、図２のＩＶ−ＩＶ線に沿った矢視断面模式図である。 図５は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。 図６は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置のサセプタプレートの構成を示す一部断面模式図である。 図７は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置のガス噴出孔の構成を示す平面模式図である。 図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置のサセプタプレートの第１例の構成を示す平面模式図である。 図９は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置のサセプタプレートの第２例の構成を示す平面模式図である。 図１０は、本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。 図１１は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１２は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１３は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。
［本開示の実施形態の説明］
まず本開示の実施形態について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを備える。炭化珪素単結晶基板１０は、第１主面１１を含む。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、炭化珪素単結晶基板１０と接する面１４と反対側の第２主面３０を含む。第２主面３０の最大径は、１００ｍｍ以上である。炭化珪素単結晶基板１０および炭化珪素層２０には、直線状のオリエンテーションフラット５が設けられている。炭化珪素層２０は、中央領域３３と、第１端部領域３１と、第２端部領域３２とを有する。中央領域は３３、第２主面３０に対して垂直な方向において、第２主面３０の中央３５から第１主面１１に向かって２μｍ離れた位置にある。第１端部領域３１は、第２主面３０に対して垂直な方向から見て、オリエンテーションフラット５を垂直に２等分する平面上に位置し、かつオリエンテーションフラット５から中央領域３３に向かって１ｍｍ離れた位置にある。第２端部領域３２は、中央領域３３から見て、第１端部領域３１から反時計回りに９０°周方向に回転した方向であって、かつ炭化珪素層２０の外縁３４から中央領域３３に向かって１ｍｍ離れた位置にある。炭化珪素層２０の厚みは、５μｍ以上である。第１端部領域３１のドーパント密度と中央領域３３のドーパント密度との平均値に対する、第１端部領域３１のドーパント密度と中央領域３３のドーパント密度との差の絶対値の第１比率は、４０％以下である。第２端部領域３２のドーパント密度と中央領域３３のドーパント密度との平均値に対する、第２端部領域３２のドーパント密度と中央領域３３のドーパント密度との差の絶対値の第２比率は、４０％以下である。
炭化珪素層をエピタキシャル成長により形成する際、炭化珪素単結晶基板を回転させながら炭化珪素層が炭化珪素単結晶基板上に形成される。そのため、炭化珪素単結晶基板上における原料ガス（ドーパントガスも含む）の濃度が均一でない場合であっても、炭化珪素単結晶基板が回転するため、炭化珪素単結晶基板上に形成される炭化珪素層中のドーパント密度は平均化されると考えられる。しかしながら、実際には、ドーパント密度は、炭化珪素層の中央領域よりも外周領域の方が高い傾向にある。
発明者らは、炭化珪素層の中央領域よりも外周領域においてドーパント密度が高くなる原因について検討した。その結果、原料ガスの流れの乱れが原因の一つであるとの知見を得た。具体的には、サセプタプレートに設けられている凹部の側面と、当該凹部内に配置される炭化珪素単結晶基板の側面との隙間に、原料ガスが入り込むことにより、原料ガスの流れが乱れていると考えられる。また炭化珪素単結晶基板の厚みが、当該凹部の深さよりも小さいことにより、炭化珪素単結晶基板上を流れる原料ガスの流れが乱れていると考えられる。原料ガスの流れが、炭化珪素単結晶基板の外周付近で乱れることにより、外周領域におけるドーパント密度が、中央領域におけるドーパント密度よりも高くなると考えられる。
またサセプタプレートの外周角部において電界が集中することも、原因の一つであると考えられる。具体的には、誘導加熱によりサセプタプレートが加熱される際、サセプタプレートの外周角部に電界が集中する。そのため、サセプタプレートの外周角部の温度は、サセプタプレートの他の部分の温度よりも高くなる。そのため、当該外周角部に近い炭化珪素単結晶基板の外周領域の温度は、中央領域の温度よりも高くなる。結果として、外周領域におけるドーパント密度が、中央領域におけるドーパント密度よりも高くなると考えられる。
上記知見に基づき、発明者らは、サセプタプレートを後述のように構成した。これにより、炭化珪素単結晶基板上における原料ガスの流れの乱れを抑制することができる。また炭化珪素単結晶基板に対するサセプタプレートの外周角部における電界集中の影響を抑制することができる。結果として、中央領域におけるドーパント密度と、外周領域におけるドーパント密度との差を低減することができる。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、第１比率は、３０％以下であってもよい。
（３）上記（２）に係る炭化珪素エピタキシャル基板１００において、第１比率は、２０％以下であってもよい。
（４）上記（１）〜（３）のいずれかに係る炭化珪素エピタキシャル基板１００において、第２比率は、３０％以下であってもよい。
（５）上記（４）に係る炭化珪素エピタキシャル基板１００において、第２比率は、２０％以下であってもよい。
（６）上記（１）に係る炭化珪素エピタキシャル基板１００において、最大径は、１５０ｍｍ以上であってもよい。
（７）本開示に係る炭化珪素半導体装置３００の製造方法は以下の工程を備えている。上記（１）〜（６）のいずれかに係る炭化珪素エピタキシャル基板１００が準備される。炭化珪素エピタキシャル基板１００が加工される。
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」とも記す）について説明する。ただし本実施形態はこれらに限定されるものではない。
（炭化珪素エピタキシャル基板）
図１〜図４に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを有している。炭化珪素単結晶基板１０は、第１主面１１と、第１主面１１と反対側の第３主面１３とを含む。炭化珪素層２０は、炭化珪素単結晶基板１０と接する第４主面１４と、第４主面１４と反対側の第２主面３０を含む。図１に示されるように、炭化珪素エピタキシャル基板１００は、第１方向１０１に延在するオリエンテーションフラット５を有していてもよい。炭化珪素エピタキシャル基板１００は、第２方向１０２に延在する第２フラット（図示せず）を有していてもよい。第１方向１０１は、たとえば＜１１−２０＞方向である。第２方向１０２は、たとえば＜１−１００＞方向である。
炭化珪素単結晶基板１０（以下「単結晶基板」と略記する場合がある）は、炭化珪素単結晶から構成される。当該炭化珪素単結晶のポリタイプは、たとえば４Ｈ−ＳｉＣである。４Ｈ−ＳｉＣは、電子移動度、絶縁破壊電界強度等において他のポリタイプより優れている。炭化珪素単結晶基板１０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素単結晶基板１０の導電型は、たとえばｎ型である。第１主面１１は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面である。第１主面１１が｛０００１｝面から傾斜している場合、第１主面１１の法線の傾斜方向は、たとえば＜１１−２０＞方向である。
図３および図４に示されるように、炭化珪素層２０は、炭化珪素単結晶基板１０上に形成されたエピタキシャル層である。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、第１主面１１に接している。炭化珪素層２０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素層２０の導電型は、たとえばｎ型である。炭化珪素層２０が含むｎ型不純物の濃度は、炭化珪素単結晶基板１０が含むｎ型不純物の濃度よりも低くてもよい。図１に示されるように、第２主面３０の最大径１１１（直径）は、１００ｍｍ以上である。最大径１１１の直径は１５０ｍｍ以上でもよいし、２００ｍｍ以上でもよいし、２５０ｍｍ以上でもよい。最大径１１１の上限は特に限定されない。最大径１１１の上限は、たとえば３００ｍｍであってもよい。
第２主面３０は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面であってもよい。具体的には、第２主面３０は、（０００１）面もしくは（０００１）面から８°以下傾斜した面であってもよい。第２主面３０の法線の傾斜方向（オフ方向）は、たとえば＜１１−２０＞方向であってもよい。｛０００１｝面からの傾斜角（オフ角）は、１°以上であってもよいし、２°以上であってもよい。オフ角は、７°以下であってもよいし、６°以下であってもよい。
図３および図４に示されるように、炭化珪素層２０は、バッファ層２１と、ドリフト層２４とを有している。ドリフト層２４が含むｎ型不純物の濃度は、バッファ層２１が含むｎ型不純物の濃度よりも低くてもよい。ドリフト層２４は、第２主面３０を構成する。バッファ層２１は、第４主面１４を構成する。炭化珪素層２０の厚み１１３は、５μｍ以上である。厚み１１３は、１０μｍ以上であってもよいし、１５μｍ以上であってもよい。
図２に示されるように、炭化珪素層２０および炭化珪素単結晶基板１０には、直線状のオリエンテーションフラット５が設けられている。炭化珪素エピタキシャル基板１００の外縁３４は、円弧部７と、直線状のオリエンテーションフラット５とを含んでいる。円弧部７上における任意の３点により形成される三角形の外接円の中心が、第２主面３０の中央３５とされてもよい。
図２〜図４に示されるように、炭化珪素層２０は、中央領域３３と、第１端部領域３１と、第２端部領域３２、第３端部領域３６と、第４端部領域３７とを有する。中央領域は３３、第２主面３０に対して垂直な方向において、第２主面３０の中央３５から第１主面１１に向かって２μｍ離れた位置（第５位置）にある。言い換えれば、第２主面３０に対して垂直な方向において、第５位置から第２主面３０までの距離１２１は２μｍである。中央領域３３は、たとえば、第２主面３０に対して垂直な方向および第２主面３０に対して平行な方向の各々において、第５位置から１μｍ以内の領域である。第２主面３０に対して垂直な方向において、第２主面３０から中央領域３３の上端面までの距離は、たとえば１μｍである。
図２および図３に示されるように、第１端部領域３１は、第２主面３０に対して垂直な方向から見て、オリエンテーションフラット５を垂直に２等分する平面３上に位置し、かつオリエンテーションフラット５から中央領域３３に向かって１ｍｍ離れた位置（第１位置）にある。言い換えれば、第２主面３０の径方向において、第１位置からオリエンテーションフラット５までの最短距離１２２は１ｍｍである。第１位置と、第５位置とは、平面３上にある。平面３は、たとえば第２方向１０２と平行である。第１端部領域３１は、たとえば、第２主面３０に対して垂直な方向および第２主面３０に対して平行な方向の各々において、第１位置から１μｍ以内の領域である。第２主面３０に対して垂直な方向において、第２主面３０から第１端部領域３１の上端面までの距離は、たとえば１μｍである。
図２および図４に示されるように、第２端部領域３２は、中央領域３３から見て、第１端部領域３１から反時計回りに９０°周方向に回転した方向であって、かつ炭化珪素層２０の外縁３４から中央領域３３に向かって１ｍｍ離れた位置（第２位置）にある。言い換えれば、第２主面３０の径方向において、第２位置から外縁３４までの最短距離１２２は１ｍｍである。第５位置と、第２位置とは、平面４上にある。平面４は、たとえば第１方向１０１と平行である。平面４は、平面３に対して垂直であり、かつ第２主面３０に対して垂直である。第２端部領域３２は、たとえば、第２主面３０に対して垂直な方向および第２主面３０に対して平行な方向の各々において、第２位置から１μｍ以内の領域である。第２主面３０に対して垂直な方向において、第２主面３０から第２端部領域３２の上端面までの距離は、たとえば１μｍである。
図２および図３に示されるように、第３端部領域３６は、中央領域３３から見て、第１端部領域３１と反対側に位置する。第３端部領域３６は、中央領域３３から見て、第２端部領域３２から反時計回りに９０°周方向に回転した方向であって、かつ炭化珪素層２０の外縁３４から中央領域３３に向かって１ｍｍ離れた位置（第３位置）にある。第３位置と、第５位置と、第１位置とは、平面３上にある。
図２および図４に示されるように、第４端部領域３７は、中央領域３３から見て、第２端部領域３２と反対側に位置する。第４端部領域３７は、中央領域３３から見て、第３端部領域３６から反時計回りに９０°周方向に回転した方向であって、かつ炭化珪素層２０の外縁３４から中央領域３３に向かって１ｍｍ離れた位置（第４位置）にある。第４位置と、第５位置と、第４位置とは、平面４上にある。
図３に示されるように、第２主面３０の中央３５からオリエンテーションフラット５までの距離１２５は、中央３５から円弧部７までの距離１２６よりも短くてもよい。図４に示されるように、中央３５から一方側の円弧部７までの距離１２３は、中央３５から他方側の円弧部７までの距離１２４と同じあってもよい。
（ドーパント密度の比率）
炭化珪素層２０は、ドーパントとしてたとえば窒素を含有する。本開示に係る炭化珪素エピタキシャル基板１００によれば、第１端部領域３１のドーパント密度と中央領域３３のドーパント密度との平均値に対する、第１端部領域３１のドーパント密度と中央領域３３のドーパント密度との差の絶対値の比率（第１比率）は、４０％以下である。第２端部領域３２のドーパント密度と中央領域３３のドーパント密度との平均値に対する、第２端部領域３２のドーパント密度と中央領域３３のドーパント密度との差の絶対値の比率（第２比率）は、４０％以下である。第１比率は、３５％以下であってもよいし、３０％以下であってもよいし、２５％以下であってもよいし、２０％以下であってもよい。第２比率は、３５％以下であってもよいし、３０％以下であってもよいし、２５％以下であってもよいし、２０％以下であってもよい。
中央領域３３のドーパント密度をＮｄｃとし、第１端部領域３１のドーパント密度をＮｄｅ１とし、第２端部領域３２のドーパント密度をＮｄｅ２とし、第１比率をＲ１とし、第２比率をＲ２とすると、Ｒ１＝｜Ｎｄｅ１−Ｎｄｃ｜／｛（Ｎｄｅ１＋Ｎｄｃ）／２｝であり、Ｒ２＝｜Ｎｄｅ２−Ｎｄｃ｜／｛（Ｎｄｅ２＋Ｎｄｃ）／２｝である。
好ましくは、第３端部領域３６のドーパント密度と中央領域３３のドーパント密度との平均値に対する、第３端部領域３６のドーパント密度と中央領域３３のドーパント密度との差の絶対値の比率（第３比率）は、４０％以下である。好ましくは、第４端部領域３７のドーパント密度と中央領域３３のドーパント密度との平均値に対する、第４端部領域３７のドーパント密度と中央領域３３のドーパント密度との差の絶対値の比率（第４比率）は、４０％以下である。第３比率は、３５％以下であってもよいし、３０％以下であってもよいし、２５％以下であってもよいし、２０％以下であってもよい。第４比率は、３５％以下であってもよいし、３０％以下であってもよいし、２５％以下であってもよいし、２０％以下であってもよい。
中央領域３３のドーパント密度をＮｄｃとし、第３端部領域３６のドーパント密度をＮｄｅ３とし、第４端部領域３７のドーパント密度をＮｄｅ４とし、第３比率をＲ３とし、第４比率をＲ４とすると、Ｒ３＝｜Ｎｄｅ３−Ｎｄｃ｜／｛（Ｎｄｅ３＋Ｎｄｃ）／２｝であり、Ｒ４＝｜Ｎｄｅ４−Ｎｄｃ｜／｛（Ｎｄｅ４＋Ｎｄｃ）／２｝である。
次に、ドーパント密度の測定方法について説明する。各領域におけるドーパント密度は、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。ＳＩＭＳとしては、たとえばＣａｍｅｃａ社製ＩＭＳ７ｆを使用することができる。たとえば、一次イオンＯ２ ＋、一次イオンエネルギー８ｋｅＶという測定条件を用いることができる。
（成膜装置）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法で使用される製造装置２００の構成について説明する。
図５に示されるように、製造装置２００は、たとえばホットウォール方式のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。製造装置２００は、発熱体２０３、石英管２０４、断熱材２０５、誘導加熱コイル２０６および予備加熱機構２１１を主に有する。発熱体２０３に取り囲まれた空洞は、反応室２０１である。反応室２０１には、炭化珪素単結晶基板１０を保持するサセプタプレート２１０が設けられている。サセプタプレート２１０は自転可能である。炭化珪素単結晶基板１０は、第１主面１１を上にして、サセプタプレート２１０に載せられる。
発熱体２０３は、たとえば黒鉛製である。誘導加熱コイル２０６は、石英管２０４の外周に沿って巻回されている。誘導加熱コイル２０６に所定の交流電流を供給することにより、発熱体２０３が誘導加熱される。これにより反応室２０１が加熱される。
製造装置２００は、ガス導入口２０７およびガス排気口２０８をさらに有する。ガス排気口２０８は、図示しない排気ポンプに接続されている。図５中の矢印は、ガスの流れを示している。キャリアガス、原料ガスおよびドーピングガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
通常、サセプタプレート２１０および単結晶基板１０は、反応室２０１の軸方向において、略中央に配置されている。図５に示されるように、本開示では、サセプタプレート２１０および単結晶基板１０が、反応室２０１の中央よりも下流側、すなわちガス排気口２０８側に配置されていてもよい。原料ガスが単結晶基板１０に到達するまでに、原料ガスの分解反応を十分に進行させるためである。これにより単結晶基板１０の面内においてＣ／Ｓｉ比の分布が均一になることが期待される。
（回転機構）
図６に示されるように、製造装置２００は、ＭＦＣ（Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ）５３と、ガス供給源５４とをさらに有していてもよい。発熱体２０３には、凹部６８が設けられている。凹部６８は、底面６２と側面６７とにより構成されている。底面６２には、ガス噴出孔６３が設けられている。ガス噴出孔６３は、発熱体２０３に設けられた流路６４と連通している。ガス供給源５４は、流路６４に対して、水素などのガスを供給可能に構成されている。ガス供給源５４と流路６４との間には、ＭＦＣ５３が設けられている。ＭＦＣ５３は、ガス供給源５４から流路６４に対して供給されるガスの流量を制御可能に構成されている。ガス供給源５４は、たとえば水素またはアルゴンなどの不活性ガスを供給可能なガスボンベである。サセプタプレート２１０には、凹部７３が設けられている。凹部７３は、底面７１と側面６６とにより構成されている。凹部７３内に、炭化珪素単結晶基板１０が配置可能である。
図７に示されるように、底面６２には、複数のガス噴出孔６３が設けられている。底面６２に対して垂直な方向から見て、ガス噴出孔６３は、たとえば０°、９０°、１８０°および２７０°の位置に設けられていてもよい。複数のガス噴出孔６３の各々は、サセプタプレート２１０の底面６１の周方向に沿って、ガスを噴出可能に構成されている。底面６２に対して平行な方向から見て（図６の視野において）、ガス噴出孔６３から噴出されるガスの方向は、底面６１に対して傾斜していてもよい。図６および図７において、矢印の方向は、ガスの流れの方向を示している。ガスが底面６１に噴射されることにより、サセプタプレート２１０が浮き上がり、炭化珪素単結晶基板１０の周方向１０３に回転する。サセプタプレート２１０の底面６１が凹部６８の底面６２から離間し、かつサセプタプレート２１０の外側面６５が凹部６８の側面６７から離間した状態で、サセプタプレート２１０は周方向１０３に回転する。
（炭化珪素単結晶基板の外縁と凹部の側面との距離）
図６および図８に示されるように、サセプタプレート２１０に設けられた凹部７３の側面６６は、平面視において直線状の第１部分６９と、平面視において曲線状の第２部分７０とにより構成されている。第１部分６９は、炭化珪素単結晶基板１０のオリエンテーションフラット５に対面する部分である。第２部分７０は、炭化珪素単結晶基板１０の円弧部７に対面する部分である。サセプタプレート２１０の底面６１に平行な方向において、第１部分６９と、オリエンテーションフラット５との距離１１２は、１ｍｍ以下である。同様に、底面６１に平行な方向において、第２部分７０と、円弧部７との距離１１６は、１ｍｍ以下である。好ましくは、炭化珪素単結晶基板１０の外縁３４の全周囲において、外縁３４と、側面６６との距離は、１ｍｍ以下である。外縁３４と側面６６との距離を１ｍｍ以下程度に短くすることにより、原料ガスが外縁３４と側面６６との間に入りこみ、原料ガスの流れが乱されることを抑制することができる。結果として、炭化珪素単結晶基板１０の中央領域よりも外周領域に多くの窒素がドーピングされることを抑制することができる。
（サセプタプレートの外側面と凹部の側面との距離）
発熱体２０３およびサセプタプレート２１０は、誘導加熱コイル２０６を用いて加熱される。サセプタプレート２１０の外周角部７４の温度は、外周角部７４以外のサセプタプレート２１０の部分の温度よりも高くなる。図６に示されるように、サセプタプレート２１０の外周角部７４は、外側面６５と平坦部７２との接点である。サセプタプレート２１０において、外周角部７４の温度が最も高い。そのため、外周角部７４と炭化珪素単結晶基板１０との距離が短いと、炭化珪素単結晶基板１０の外周領域の温度が中央領域の温度よりも高くなる。結果として、炭化珪素単結晶基板１０の中央領域よりも外周領域に多くの窒素がドーピングされる。そのため、炭化珪素単結晶基板１０と、サセプタプレート２１０の外周角部７４との距離は長い方が望ましい。
具体的には、底面６１に平行な方向において、サセプタプレート２１０に設けられた凹部７３の側面６６と、サセプタプレート２１０の外周角部７４との間の距離１１９は、たとえば２０ｍｍ以上である（図６および図８参照）。言い換えれば、サセプタプレート２１０の平坦部７２の幅が２０ｍｍ以上である。図８に示されるように、径方向において、第１部分６９と外周角部７４との距離１１９が２０ｍｍ以上であってもよい。同様に、径方向において、第２部分７０と外周角部７４との距離１１７が２０ｍｍ以上であってもよい。好ましくは、サセプタプレート２１０の全周囲において、平坦部７２の幅が２０ｍｍ以上である。
図９に示されるように、サセプタプレート２１０には、複数の凹部７３が設けられていてもよい。凹部７３の数は、特に限定されないが、たとえば３個である。凹部７３の側面６６の第１部分６９は、対面する外側面６５の接線と平行であってもよい。第１部分６９はサセプタプレート２１０の外側面６５側に位置し、第２部分７０はサセプタプレート２１０の中央側に位置していてもよい。好ましくは、底面６１に平行な方向において、２つの凹部７３の間の距離１１８は、２０ｍｍ以上である。好ましくは、底面６１に平行な方向において、第１部分６９と外側面６５との間の距離１１９は、２０ｍｍ以上である。
（炭化珪素単結晶基板の表面とサセプタプレートの平坦部との距離）
炭化珪素単結晶基板１０の厚みが、サセプタプレート２１０に設けられた凹部７３の深さ１１５よりも小さいと、炭化珪素単結晶基板１０上における原料ガスの流れが乱される。そのため、炭化珪素単結晶基板１０の厚みは、凹部７３の深さ１１５よりも大きいことが望ましい。つまり、第１主面１１に対して垂直な方向において、平坦部７２は、第１主面１１と第３主面１３との間に位置する。具体的には、第１主面１１に対して垂直な方向において、第１主面１１と平坦部７２との間の距離１１４は、たとえば１００μｍ以下である。たとえば、凹部７３の深さ１１５が３００μｍであり、かつ炭化珪素単結晶基板１０の厚みが３５０μｍである場合、距離１１４は５０μｍである。これにより、炭化珪素単結晶基板上において原料ガスの流れが乱されることを効果的に抑制することができる。
（予備加熱機構）
ドーパントガスであるアンモニアガスは、反応室２０１に供給される前に、十分に加熱し、予め熱分解させておくことが望ましい。これにより炭化珪素層２０において、窒素（ドーパント）密度の面内均一性が向上することが期待できる。図５に示されるように、反応室２０１の上流側に予備加熱機構２１１が設けられている。予備加熱機構２１１において、アンモニアガスを事前に加熱することができる。予備加熱機構２１１は、たとえば１３００℃以上に加熱された部屋を備えている。アンモニアガスは、予備加熱機構２１１の内部を通過する際、十分に熱分解され、その後反応室２０１へと供給される。こうした構成により、ガスの流れに大きな乱れを生じさせることなく、アンモニアガスの熱分解を行うことができる。
予備加熱機構２１１の内壁面の温度は、より好ましくは１３５０℃以上である。アンモニアガスの熱分解を促進するためである。また熱効率を考慮すると、予備加熱機構２１１の内壁面の温度は、好ましくは１６００℃以下である。予備加熱機構２１１は、反応室２０１と一体となっていてもよいし、別体であってもよい。また予備加熱機構２１１の内部を通過させるガスは、アンモニアガスのみでもよいし、その他のガスを含んでいてもよい。たとえば原料ガス全体を予備加熱機構２１１の内部を通過させてもよい。
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板の製造方法について説明する。
まず、たとえば昇華法により、ポリタイプ６Ｈの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素単結晶基板１０が準備される。炭化珪素単結晶基板１０は、第１主面１１と、第１主面１１と反対側の第３主面１３とを有する。第１主面１１は、たとえば｛０００１｝面から８°以下傾斜した面である。図５および図６に示されるように、炭化珪素単結晶基板１０は、第１主面１１がサセプタプレート２１０から露出するように、サセプタプレート２１０の凹部７３に配置される。具体的には、第１主面１１に対して垂直な方向において、平坦部７２が、第１主面１１と第３主面１３との間に位置するように、炭化珪素単結晶基板１０が凹部７３に配置される。第１主面１１に対して垂直な方向において、第１主面１１と平坦部７２との間の距離１１４は、たとえば１００μｍ以下である。次に、前述した製造装置２００を用いて、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長によって形成される。
たとえば反応室２０１の圧力が大気圧から１×１０-6Ｐａ程度に低減された後、炭化珪素単結晶基板１０の昇温が開始される。昇温の途中において、キャリアガスである水素（Ｈ2）ガスが、反応室２０１に導入される。
反応室２０１内の温度がたとえば１６００℃程度となった後、原料ガスおよびドーピングガスが反応室２０１に導入される。原料ガスは、Ｓｉ源ガスおよびＣ源ガスを含む。Ｓｉ源ガスとして、たとえばシラン（ＳｉＨ4）ガス用いることができる。Ｃ源ガスとして、たとえばプロパン（Ｃ3Ｈ8）ガスを用いることができる。シランガスの流量およびプロパンガスの流量は、たとえば４６ｓｃｃｍおよび１４ｓｃｃｍである。水素に対するシランガスの体積比率は、たとえば０．０４％である。原料ガスのＣ／Ｓｉ比は、たとえば０．９である。
ドーピングガスとして、たとえばアンモニア（ＮＨ3）ガスが用いられる。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。アンモニアガスを用いることにより、キャリア濃度の面内均一性の向上が期待できる。水素ガスに対するアンモニアガスの濃度は、たとえば１ｐｐｍである。アンモニアガスは、反応室２０１に導入される前に、予備加熱機構２１１で、予め熱分解させておくことが望ましい。予備加熱機構２１１により、アンモニアガスは、たとえば１３００℃以上に加熱される。
炭化珪素単結晶基板１０が１６００℃程度に加熱された状態で、キャリアガス、原料ガスおよびドーピングガスが反応室２０１に導入されることで、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長により形成される。炭化珪素層２０がエピタキシャル成長している間、サセプタプレート２１０は回転軸２１２（図５参照）の周りを回転している。サセプタプレート２１０の平均回転数は、たとえば２０ｒｐｍである。以上により、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長によって形成される。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程（Ｓ１０：図１０）と、基板加工工程（Ｓ２０：図１０）とを主に有する。
まず、エピタキシャル基板準備工程（Ｓ１０：図１０）が実施される。具体的には、前述した炭化珪素エピタキシャル基板の製造方法によって、炭化珪素エピタキシャル基板１００が準備される（図１参照）。
次に、基板加工工程（Ｓ２０：図１０）が実施される。具体的には、炭化珪素エピタキシャル基板を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。基板加工工程（Ｓ２０：図１０）は、イオン注入工程（Ｓ２１：図１０）、酸化膜形成工程（Ｓ２２：図１０）、電極形成工程（Ｓ２３：図１０）およびダイシング工程（Ｓ２４：図１０）を含む。
まず、イオン注入工程（Ｓ２１：図１０）が実施される。開口部を有するマスク（図示せず）が形成された第２主面３０に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、ｐ型の導電型を有するボディ領域１３２が形成される。次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される（図１１参照）。
炭化珪素層２０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、炭化珪素層２０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気でもよい。活性化アニールの温度は、たとえば１８００℃程度でもよい。活性化アニールの時間は、たとえば３０分程度でもよい。
次に、酸化膜形成工程（Ｓ２２：図１０）が実施される。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、第２主面３０上に酸化膜１３６が形成される（図１２参照）。酸化膜１３６は、たとえば二酸化珪素（ＳｉＯ2）等から構成される。酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度でもよい。熱酸化処理の時間は、たとえば３０分程度でもよい。
酸化膜１３６が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ2Ｏ）等の雰囲気中、１１００℃程度で１時間程度、熱処理が実施されてもよい。さらにその後、アルゴン雰囲気中で熱処理が行なわれてもよい。たとえば、アルゴン雰囲気中、１１００〜１５００℃程度で、１時間程度、熱処理が行われてもよい。
次に、電極形成工程（Ｓ２３：図１０）が実施される。第１電極１４１は、酸化膜１３６上に形成される。第１電極１４１は、ゲート電極として機能する。第１電極１４１は、たとえばＣＶＤ法により形成される。第１電極１４１は、たとえば不純物を含有し導電性を有するポリシリコン等から構成される。第１電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。
次に、第１電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、第１電極１４１と酸化膜１３６とに接するように形成される。次に、所定位置の酸化膜１３６および層間絶縁膜１３７がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、酸化膜１３６から露出する。
たとえばスパッタリング法により当該露出部に第２電極１４２が形成される。第２電極１４２はソース電極として機能する。第２電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。第２電極１４２が形成された後、第２電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００〜１１００℃程度の温度で加熱される。これにより、第２電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、第２電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。
次に、第３主面１３に第３電極１４３が形成される。第３電極１４３は、ドレイン電極として機能する。第３電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。
次に、ダイシング工程（Ｓ２４：図１０）が実施される。たとえば炭化珪素エピタキシャル基板１００がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板１００が複数の半導体チップに分割される。以上より、炭化珪素半導体装置３００が製造される（図１３参照）。
上記において、ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰｉＮダイオード等の各種炭化珪素半導体装置に適用可能である。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
３，４ 平面、５ オリエンテーションフラット、７ 円弧部、１０ 炭化珪素単結晶基板、１１ 第１主面、１３ 第３主面、１４ 第４主面（面）、２０ 炭化珪素層、２１ バッファ層、２４ ドリフト層、３０ 第２主面、３１ 第１端部領域、３２ 第２端部領域、３３ 中央領域、３４ 外縁、３５ 中央、３６ 第３端部領域、３７ 第４端部領域、５３ ＭＦＣ、５４ ガス供給源、６１，６２，７１ 底面、６３ ガス噴出孔、６４ 流路、６５ 外側面、６６，６７ 側面、６８，７３ 凹部、６９ 第１部分、７０ 第２部分、７２ 平坦部、７４ 外周角部、１００ 炭化珪素エピタキシャル基板、１０１ 第１方向、１０２ 第２方向、１０３ 周方向、１１１ 最大径、１２２ 最短距離、１３１ ドリフト領域、１３２ ボディ領域、１３３ ソース領域、１３４ コンタクト領域、１３６ 酸化膜、１３７ 層間絶縁膜、１３８ 配線層、１４１ 第１電極、１４２ 第２電極、１４３ 第３電極、２００ 製造装置、２０１ 反応室、２０３ 発熱体、２０４ 石英管、２０５ 断熱材、２０６ 誘導加熱コイル、２０７ ガス導入口、２０８ ガス排気口、２１０ サセプタプレート、２１１ 予備加熱機構、２１２ 回転軸、３００ 炭化珪素半導体装置。

Claims (7)

  1. 第１主面を含む４Ｈ−ＳｉＣの炭化珪素単結晶基板と、
    前記第１主面上の４Ｈ−ＳｉＣの炭化珪素層とを備え、
    前記炭化珪素層は、前記炭化珪素単結晶基板と接する面と反対側の第２主面を含み、
    前記第２主面の最大径は、１００ｍｍ以上であり、
    前記炭化珪素単結晶基板および前記炭化珪素層には、直線状のオリエンテーションフラットが設けられており、
    前記炭化珪素層は、中央領域と、第１端部領域と、第２端部領域とを有し、
    前記中央領域は、前記第２主面に対して垂直な方向において、前記第２主面の中央から前記第１主面に向かって２μｍ離れた位置にあり、
    前記第１端部領域は、前記第２主面に対して垂直な方向から見て、前記オリエンテーションフラットを垂直に２等分する平面上に位置し、前記第２主面から前記第１主面に向かって２μｍ離れ、かつ前記オリエンテーションフラットから前記中央領域に向かって１ｍｍ離れた位置にあり、
    前記第２端部領域は、前記中央領域から見て、前記第１端部領域から反時計回りに９０°周方向に回転した方向であって、前記第２主面から前記第１主面に向かって２μｍ離れ、かつ前記炭化珪素層の外縁から前記中央領域に向かって１ｍｍ離れた位置にあり、
    前記第１端部領域のドーパント密度と前記中央領域のドーパント密度との平均値に対する、前記第１端部領域のドーパント密度と前記中央領域のドーパント密度との差の絶対値の第１比率は、４０％以下であり、かつ
    前記第２端部領域のドーパント密度と前記中央領域のドーパント密度との平均値に対する、前記第２端部領域のドーパント密度と前記中央領域のドーパント密度との差の絶対値の第２比率は、４０％以下である、炭化珪素エピタキシャル基板。
  2. 前記第１比率は、３０％以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 前記第１比率は、２０％以下である、請求項２に記載の炭化珪素エピタキシャル基板。
  4. 前記第２比率は、３０％以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 前記第２比率は、２０％以下である、請求項４に記載の炭化珪素エピタキシャル基板。
  6. 前記最大径は、１５０ｍｍ以上である、請求項１に記載の炭化珪素エピタキシャル基板。
  7. 請求項１〜請求項６のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程とを備える、炭化珪素半導体装置の製造方法。
JP2019000709A 2015-09-11 2019-01-07 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Active JP6954316B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015179559 2015-09-11
JP2015179559 2015-09-11
JP2016567710A JP6468291B2 (ja) 2015-09-11 2016-07-04 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016567710A Division JP6468291B2 (ja) 2015-09-11 2016-07-04 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019104679A true JP2019104679A (ja) 2019-06-27
JP6954316B2 JP6954316B2 (ja) 2021-10-27

Family

ID=58239386

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016567710A Active JP6468291B2 (ja) 2015-09-11 2016-07-04 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2019000709A Active JP6954316B2 (ja) 2015-09-11 2019-01-07 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016567710A Active JP6468291B2 (ja) 2015-09-11 2016-07-04 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10865501B2 (ja)
JP (2) JP6468291B2 (ja)
WO (1) WO2017043165A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018211842A1 (ja) * 2017-05-19 2018-11-22 住友電気工業株式会社 炭化珪素基板および炭化珪素エピタキシャル基板
JP2020126885A (ja) * 2019-02-01 2020-08-20 東京エレクトロン株式会社 成膜装置及び成膜方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2006186105A (ja) * 2004-12-27 2006-07-13 Steady Design Ltd エピタキシャル成長装置およびそれに用いるサセプター
JP2013184860A (ja) * 2012-03-08 2013-09-19 Mitsubishi Electric Corp 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
JP2014116331A (ja) * 2011-11-30 2014-06-26 Dowa Electronics Materials Co Ltd 結晶成長装置、結晶成長方法及びサセプタ
JP2014144880A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 単結晶の製造装置およびそれを用いた炭化珪素単結晶の製造方法
JP2015067479A (ja) * 2013-09-27 2015-04-13 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
JP2015119083A (ja) * 2013-12-19 2015-06-25 住友電気工業株式会社 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP2015143168A (ja) * 2014-01-31 2015-08-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP2015146416A (ja) * 2014-01-06 2015-08-13 住友電気工業株式会社 炭化珪素基板用支持部材、炭化珪素成長装置用部材、および炭化珪素エピタキシャル基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531431B2 (en) * 2006-05-19 2009-05-12 Cree, Inc. Methods for reducing contamination of semiconductor devices and materials during wafer processing
JP2011018772A (ja) * 2009-07-09 2011-01-27 Nippon Steel Corp 炭化珪素単結晶成膜装置用サセプタ
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP6062436B2 (ja) * 2012-07-26 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 サセプタ、結晶成長装置および結晶成長方法
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
JP2014170891A (ja) 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
KR102064596B1 (ko) * 2013-03-11 2020-02-11 삼성전자 주식회사 카메라 모듈을 포함하는 전자장치
JP5803979B2 (ja) 2013-05-29 2015-11-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP6172669B2 (ja) * 2013-08-22 2017-08-02 大陽日酸株式会社 サセプタ、及びサセプタのクリーニング方法
JP6232680B2 (ja) * 2013-09-06 2017-11-22 大陽日酸株式会社 サセプタのクリーニング方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2006186105A (ja) * 2004-12-27 2006-07-13 Steady Design Ltd エピタキシャル成長装置およびそれに用いるサセプター
JP2014116331A (ja) * 2011-11-30 2014-06-26 Dowa Electronics Materials Co Ltd 結晶成長装置、結晶成長方法及びサセプタ
JP2013184860A (ja) * 2012-03-08 2013-09-19 Mitsubishi Electric Corp 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
JP2014144880A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 単結晶の製造装置およびそれを用いた炭化珪素単結晶の製造方法
JP2015067479A (ja) * 2013-09-27 2015-04-13 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
JP2015119083A (ja) * 2013-12-19 2015-06-25 住友電気工業株式会社 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP2015146416A (ja) * 2014-01-06 2015-08-13 住友電気工業株式会社 炭化珪素基板用支持部材、炭化珪素成長装置用部材、および炭化珪素エピタキシャル基板の製造方法
JP2015143168A (ja) * 2014-01-31 2015-08-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Also Published As

Publication number Publication date
WO2017043165A1 (ja) 2017-03-16
JPWO2017043165A1 (ja) 2017-09-07
US10865501B2 (en) 2020-12-15
US20180245238A1 (en) 2018-08-30
JP6468291B2 (ja) 2019-02-13
JP6954316B2 (ja) 2021-10-27

Similar Documents

Publication Publication Date Title
JP7052851B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP6641814B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017138247A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6696499B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6954316B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6791348B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP7310822B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP6973600B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017051611A1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP6061060B1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7131146B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7115084B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210913

R150 Certificate of patent or registration of utility model

Ref document number: 6954316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150