JP2009158726A - 半導体装置の製造装置および半導体装置の製造方法 - Google Patents

半導体装置の製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009158726A
JP2009158726A JP2007335433A JP2007335433A JP2009158726A JP 2009158726 A JP2009158726 A JP 2009158726A JP 2007335433 A JP2007335433 A JP 2007335433A JP 2007335433 A JP2007335433 A JP 2007335433A JP 2009158726 A JP2009158726 A JP 2009158726A
Authority
JP
Japan
Prior art keywords
susceptor
semiconductor device
enclosure member
manufacturing apparatus
device manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007335433A
Other languages
English (en)
Other versions
JP5024032B2 (ja
Inventor
Takeshi Tawara
武志 俵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007335433A priority Critical patent/JP5024032B2/ja
Publication of JP2009158726A publication Critical patent/JP2009158726A/ja
Application granted granted Critical
Publication of JP5024032B2 publication Critical patent/JP5024032B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】省スペースで、多数の半導体基板に同時に膜を成長させる。
【解決手段】囲い部材11と、囲い部材11内に設置され、支持棒12aで保持されて複数が重ねられた、半導体基板10aを搭載したサセプタ12と、囲い部材11に形成された、囲い部材11の内部にガスを導入する導入路13と、囲い部材11に導入路13と対向して形成された、ガスを排出する排出路14と、囲い部材11に形成された、サセプタ12を加熱する加熱部15と、を有し、対向する一対の導入路13と排出路14とが囲い部材11に、異なる方向に複数組形成された半導体装置の製造装置10によれば、製造および加工コストを削減でき、省スペースで多数の半導体基板10a上に膜を膜質、膜厚、不純物濃度などの均一性よく同時に成長させることができる。
【選択図】図1

Description

本発明は半導体装置の製造装置および半導体装置の製造方法に関し、特に、炭化シリコンの半導体基板上に膜を成長させる半導体装置の製造装置および半導体装置の製造方法に関する。
次世代の半導体材料として、現在のシリコン(Si)に代わって炭化シリコン(SiC)が期待されている。SiCが用いられた半導体素子は、これまでのSiを用いた場合と比較して、オン状態における素子抵抗を数百分の一に低下させることができ、200℃以上の高温環境下で使用することができるなどの利点を有する。このような利点を生かして、例えば、電力変換装置などに主に用いられる、高耐電圧の、大電流下で動作するパワー半導体素子への利用が期待され、このようなパワー半導体素子を用いたハイブリッド自動車などの普及も注目されている。そして、現在までに、SiCを材料に用いたショットキーバリアダイオードが市販され、MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor:電界効果トランジスタ)やIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などのスイッチングデバイスも盛んに研究されている。
しかし、SiCを用いた半導体素子の作製には、Siを用いた半導体素子の作製技術が応用できるが、SiCの特性による特有の難しさがある。
その1つにエピタキシャル成長がある。SiCを用いたエピタキシャル成長を行う際、1500℃から1700℃のSiの融点をはるかに超える温度が必要となる。したがって、耐熱性の問題からSiを用いた従来の半導体素子の作製装置は使えない。このため、SiCに適用できる独自の装置が開発されている。特に、耐熱性が最も問題になるのは、ウェハを搭載したサセプタ(susceptor)を機械的に駆動して回転させる回転軸の部分である。つまり、高温であるために、回転軸が炉内外の温度差に耐えられず、破損してしまうという問題があった。
そこで、サセプタを機械的に回転させるのではなく、炉内に流す水素(H)ガスの勢いでサセプタを回転させる方法が現在の主流となっている(例えば、特許文献1参照)。
また、複数のガス導入路と排出路を設けることが検討されている(例えば、特許文献2参照)。
特表2003−507319号公報 特開2006−303152号公報
しかし、ウェハの処理枚数を上げるために、サセプタのウェハ搭載面積を広くすると、サセプタを機械的に回転させることが難しくなる。ガスで回転させるためには、例えば、回転翼が必要になり、サセプタの加工コストが嵩むという問題点があった。
また、同様にサセプタを広くすると、サセプタの熱容量が大きくなるために、昇降温に時間がかかり、半導体装置の製造のスループットが低下するという別の問題もあった。
また、同様にサセプタを広くすると、装置のフットプリントが増加し、限られた工場敷地を有効に使うことができないという別の問題もあった。
本発明はこのような点に鑑みてなされたものであり、省スペースで、多数の半導体基板に膜を厚さのばらつきなく同時に成長させることができる半導体装置の製造装置および半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、炭化シリコンの半導体基板上に膜を成長させる半導体装置の製造装置が提供される。
この半導体装置の製造装置は、囲い部材と、前記囲い部材内に設置され、支持棒で保持されて複数が重ねられた、前記半導体基板を搭載したサセプタと、前記囲い部材に形成された、前記囲い部材の内部にガスを導入する導入路と、前記囲い部材に前記導入路と対向して形成された、前記ガスを排出する排出路と、前記囲い部材に形成された、前記サセプタを加熱する加熱部と、前記囲い部材の内部に、複数の前記サセプタを取り囲む断熱材と、から構成され、対向する一組の前記導入路と前記排出路とが、前記囲い部材に、異なる方向に複数組形成される。
また、上記目的を達成するために、炭化シリコンの半導体基板上に膜を成長させる半導体装置の製造方法が提供される。
この半導体装置の製造方法は、囲い部材内に設置され、支持棒で保持されて複数が重ねられたサセプタに搭載させた前記半導体基板に対して、前記囲い部材に形成された導入路からガスを導入する工程と、前記囲い部材に前記導入路と対向して形成された排出路から前記ガスを排出する工程と、前記サセプタを加熱する工程と、を要素として有し、対向する一組の前記導入路と前記排出路とが、前記囲い部材に、異なる方向に複数組形成されて、複数組の前記導入路と前記排出路とから前記ガスを異なるタイミングで導入および排出する。
上記の半導体装置の製造装置および半導体装置の製造方法では、省スペースで、同時に多数の半導体基板に膜を、膜質、膜厚、不純物濃度などの均一性よく成長させることができる。
以下、本発明の実施の形態として、実施の形態の概要を、その後に概要を踏まえた実施の形態について、図面を参照しながら説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されるものではない。
まず、実施の形態の概要について図面を参照しながら説明する。
図1は、実施の形態における概要を説明する、(A)は平断面模式図、(B)は側断面模式図である。なお、図1(B)は図1(A)の破線X−X’での断面模式図を示している。
半導体装置の製造装置10では、図1に示すように、半導体基板10aが搭載されたサセプタ12が囲い部材11の内部に設置されている。以下、各構成の詳細について、引き続き、図1を参照しながら説明する。
まず、囲い部材11は、四方および上下面が塞がれており、内部に空間を有する。さらに、囲い部材11には、導入路13、排出路14および加熱部15が形成されている。
導入路13は、囲い部材11の内部に通じており、囲い部材11の内部に導入するガスの導入口となる。なお、図中の直線の矢印13aは、ガスの流れを示しており、これによれば、導入路13から導入されたガスは囲い部材11の内部で広がって、サセプタ12同士の隙間を進む。
排出路14は、囲い部材11の内部に通じており、導入路13から導入されたガスの排出口となる。なお、ガスの流れを示す矢印13aによれば、サセプタ12同士の隙間を進んだガスは、排出路14で収束して、囲い部材11の外部へ排出する。
加熱部15は、例えば、高周波電流による磁場を発生し、その磁場によって対象物を誘導加熱することができる。
一方、サセプタ12は複数が間隔をあけて重ねられ、支持棒12aに保持されている。各々のサセプタ12上には、半導体基板10aが搭載されている。また、サセプタ12は、加熱部15によって十分に加熱される熱容量を有する大きさであって、厚さは、半導体基板の厚みの3倍程度以下、直径は、半導体基板の直径の3倍程度以下である。さらに、サセプタ12と、サセプタ12に搭載する半導体基板10aとの材質は同質であることが望ましく、同様に、厚さも同程度であることが望ましい。
このように複数が重ねられたサセプタ12が、囲い部材11の内部に設置される。すると、加熱部15からの磁場によって、サセプタ12の最上部および最下部が誘導加熱される。そして、最上部および最下部以外のサセプタ12を、輻射によって相互に加熱させることができる。
このような半導体装置の製造装置10では、加熱部15でサセプタ12を加熱しながら、ガスを導入路13から導入するとともに、排出路14から排出することで、半導体基板10a上に膜を成長させることができる。
したがって、加熱部15で十分に加熱できる大きさのサセプタ12を支持棒12aで縦方向に重ねて保持するため、複数の半導体基板10aを同時に加熱することができ、回転翼などを設置する製造および加工コストを削減でき、省スペースで多数の半導体基板10a上に膜を同時に成長させることができる。
次に、第1の実施の形態について説明する。
第1の実施の形態は上記概要を踏まえて、より具体的な構成をなしている。
図2は、第1の実施の形態における半導体装置の製造装置の平断面模式図である。なお、図2は、半導体装置の製造装置20を上部から見たところを模式的に示している。また、実際の半導体装置の製造装置20の上部には、石英板などが形成されているが、図2ではそれらの記載を省略し、内部のみを記載している。
半導体装置の製造装置20は、図2に示すように、ウェハ20aが搭載されたサセプタ22が囲い部材21内に設置されている。以下に各構成の詳細について、引き続き、図2を参照しながら説明する。
囲い部材21は、円筒形の石英管21aによって側部が覆われており、上下面が石英板(図2では図示を省略)によって閉じられた構成をし、内部に空間を有する。さらに、囲い部材21は、導入路23および排出路24が石英管21aの側部に形成されている。
導入路23は、囲い部材21の内部に通じており、囲い部材21の内部へ、ガスを導入する際の導入通路となる。また、導入路23は、例えば、ステンレス鋼(Stainless Used Steel:SUS)によって構成されている。
排出路24は、石英管21aの側部の、導入路23と対向する位置に形成され、囲い部材21の内部に通じており、囲い部材21の内部からガスを外部へ排出する際の排出通路となる。また、排出路24は、例えば、SUSによって構成されている。
さらに、このような一対の導入路23および排出路24を1組とする、3組の導入路23および排出路24がそれぞれ方向を異ならせて、石英管21aの側部に形成されている。また、第1の実施の形態では、3組の導入路23および排出路24を形成しているが、必要に応じて、4組以上でも構わない。
一方、サセプタ22は、縦方向(紙面垂直方向)に間隔をもって重ねられて、支持棒22bで保持されることで、サセプタスタック(図2では図示を省略)が構成されている。さらに、サセプタ22は、搭載されるウェハ20aと同質であって、同様に、厚さも同程度であることが望ましい。このようにすると、サセプタ22を加熱した際に、サセプタ22とウェハ20aとの昇降温度速度をほぼ等しくすることができる。したがって、第1の実施の形態では、例えば、サセプタ22およびウェハ20aをSiCで構成している。また、ウェハ20aの厚さを500μm程度とすれば、サセプタ22の厚さを、ウェハ20aとほぼ等しい400μmから600μmとし、ウェハ20aの直径を7.6cm(約3インチ)程度とすれば、サセプタ22の直径を、ウェハ20aの直径の約1.5倍程度の10cmから12cmとする。
このようなサセプタスタックが断熱材21bで覆われて、囲い部材21の内部に設置されて、半導体装置の製造装置20が構成される。
引き続き、半導体装置の製造装置20について説明を加える。
図3は、第1の実施の形態における半導体装置の製造装置の側断面模式図である。なお、図3は、図2の破線A−A’における断面図を模式的に示している。また、図3では、図2では記載していない石英板21c、高周波加熱用コイル25aおよび放射温度計25bも記載している。
半導体装置の製造装置20は、図3に示すように、ウェハ(図3では図示を省略)が搭載されたサセプタ22が囲い部材21内に設置されている。以下に各構成の詳細について、引き続き、図3を参照しながら説明する。
囲い部材21は、円筒形の石英管21aによって側部が覆われており、上下面が石英板21cによって閉じられた構成をし、内部に空間を有する。そして、石英管21aと石英板21cとは、オーリング21eを備えたSUS部材21dを介して接合している。また、図3は、図2の破線A−A’での断面図であるために、導入路および排出路を記載していない。
さらに、石英板21cには、高周波加熱用コイル25aおよび放射温度計25bが設置されている。
高周波加熱用コイル25aは、高周波電流によって磁場を発生させることができる。そして、高周波加熱用コイル25aは発生させた磁場により、囲い部材21の内部の最上部および最下部のサセプタ22を誘導加熱させることができる。
放射温度計25bは、加熱されたサセプタ22および囲い部材21の内部の温度を、温度観測ポート25cを介して観測することができる。
一方、サセプタ22は、縦方向に4mm程度の間隔で16枚が重ねられて、支持棒22bで保持されることで、サセプタスタック22aを構成している。なお、サセプタ22の厚さおよび直径は既述の通りであって、サセプタスタック22aの高さは、8cm程度となる。
このようなサセプタスタック22aが断熱材21bで覆われて、囲い部材21の内部に設置されて、半導体装置の製造装置20が構成される。
また、サセプタスタック22aは囲い部材21の内部に設置されるだけではなく、自由に取り出すこともできるため、サセプタ22に搭載したウェハを適宜交換することができる。
図4は、第1の実施の形態における半導体装置の製造装置のサセプタスタックを取り出した断面模式図である。
側部の石英管21aと上下面の石英板21cとが、オーリング21eを備えたSUS部材21dを介して接合されることで構成される囲い部材21では、上面の石英板21cを、自由に開閉することができる。このため、上面の石英板21cを開けて、囲い部材21の内部のサセプタスタック22aを、ウェハ交換用治具22cを用いて持ち上げて、サセプタ22をウェハ(図4では図示を省略)とともに交換することができる。交換されたサセプタ22は、別途用意した洗浄装置にて、例えば、塩化水素(HCl)ガスによるエッチング処理を行って、クリーニングを行うことができる。したがって、半導体装置の製造装置20を停止することなく、常に付着物の無いクリーンなサセプタ22を用いることが可能となる。
このため、特許文献1にて、例えば、直径が50cm程度の大きなサセプタを備えた半導体装置の製造装置では、15時間に1回の頻度で当該装置のメンテナンスを行う必要があった。一方、サセプタ22を備える半導体装置の製造装置20では、150時間に1回の頻度で半導体装置の製造装置20のメンテナンスを行えばよく、メンテナンス周期を長くすることができる。
続いて、このような半導体装置の製造装置20におけるサセプタ22の加熱工程について説明する。
半導体装置の製造装置20では、サセプタ22の加熱に石英板21cに設置された高周波加熱用コイル25aが用いられる。すなわち、囲い部材21の上下面の石英板21cに設置した高周波加熱用コイル25aが高周波電流によって磁場を発生すると、囲い部材21の内部に設置したサセプタスタック22aの最上部および最下部のサセプタ22が誘導加熱される。そして、誘導加熱された最上部および最下部のサセプタ22は、輻射によって隣接するサセプタ22を加熱する。このようにして次々とサセプタスタック22aの中央部のサセプタ22へ熱が伝わり、サセプタスタック22aを構成する全てのサセプタ22が加熱される。
図5は、第1の実施の形態における半導体装置の製造装置のサセプタスタックの高さに依存する温度分布を示すグラフである。なお、図5では、横軸に設定した縦座標[mm]は、サセプタスタック22aの高さの中央を基準(0[mm])として、その基準からの距離を表し、縦軸に設定したサセプタ中央温度[℃]は、サセプタ22の中央近傍の温度を表している。また、温度の観測には、サセプタスタック22aの上下部に設置した温度観測ポート25cを介した放射温度計25bによる観測結果を基に、電磁界および熱流体解析によりサセプタ22の温度分布が計算されたものである。また、囲い部材21の内部の温度の管理は、温度観測ポート25cから放射温度計25bにより、最上部および最下部のサセプタ22の温度を観測して、高周波電流を調節することにより行う。また、サセプタスタック22aの高さ、サセプタスタック22aを構成するサセプタ22の枚数およびサセプタ22の厚さ、直径については、既述の通りである。
図5によれば、最上部および最下部のサセプタ22(図中の点22e,22f)以外は、サセプタスタック22aの中央部のサセプタ22(図中の点22d)の温度を基準として10℃以内の温度差になっていることが示されている。温度差が10℃以内であれば、ガスの囲い部材21の内部の位置による濃度分布およびウェハ20a上に成長させられる膜厚分布に与える影響は小さいと考えられる。
さらに、引き続き、半導体装置の製造装置20について説明を加える。
図6は、第1の実施の形態における半導体装置の製造装置の別の側断面模式図である。なお、図6は、図2の破線B−B’における断面図を模式的に示している。また、図6では、図2では記載していない石英板21c、高周波加熱用コイル25aおよび放射温度計25bも記載している。
既述の通り、半導体装置の製造装置20は、図6に示すように、ウェハ(図6では図示を省略)が搭載されたサセプタ22が囲い部材21内に設置されている。以下に各構成の詳細について、引き続き、図6を参照しながら説明する。
囲い部材21は、円筒形の石英管21aによって側部が覆われるとともに、上下面が石英板21cによって閉じられた構成をし、内部に空間を有する。そして、囲い部材21には、導入路23および排出路24が形成されている。
導入路23は、既述の通り、囲い部材21の内部に通じており、囲い部材21の内部へ、ガスを導入する際の導入通路となる。また、導入路23は、例えば、SUSによって構成されている。
排出路24は、既述の通り、導入路23と対向する位置に形成され、囲い部材21の内部に通じており、囲い部材21の内部からガスを外部へ排出する際の排出通路となる。また、排出路24は、例えば、SUSによって構成されている。
そして、石英板21cには、高周波加熱用コイル25aおよび放射温度計25bが設置されている。なお、高周波加熱用コイル25aおよび放射温度計25bについては、既述の通りである。
このような囲い部材21の内部に、既述のサセプタ22が複数重ねられたサセプタスタック22aが設置されている。
そして、サセプタスタック22aが設置された囲い部材21の内部にガスを導入し、外部に排出する場合について説明する。なお、図6中の矢印23aはガスの流れを表している。
導入路23を介して囲い部材21の内部に導入されたガスは、囲い部材21の内部で上下に広がって進んでいく。そして、広がったガスは、サセプタスタック22aのサセプタ22同士の間を通り、導入路23に対向する位置に形成された排出路24で収束して外部へ排出する。
また、半導体装置の製造装置20には、図2に示したように、一対の導入路23および排出路24を1組とすると、それぞれの方向を異ならせて3組形成してある。そして、3方向からガスの導入および排出を行うことができる。このため、囲い部材21の内部で上下に広がったガスの上部および下部の濃度分布を略均等にできるため、ウェハ上に略均等な膜厚を成長させることが可能となる。なお、ガスを2方向以上から導入および排出させる場合は、サセプタ22の中央近傍で異方向からのガスが衝突して乱れる恐れがある。そこで、2方向以上のガスの導入および排出の場合は、一定時間ごとに各方向から交互にガスの導入および排出を行うようにすれば、ガスの場所による濃度分布を略均等にすることができる。したがって、ガスの導入および排出のタイミングと方向を異ならせて形成することにより、サセプタ22を回転させずに、サセプタ22を回転させた時と同様の効果を得ることができる。この結果、サセプタ22を回転させるために必要な回転軸または回転翼などを必要としないために、半導体装置の製造装置20の製造コストを削減することができる。また、ガスの場所による濃度分布を略均等にすることができるので、膜質、膜厚、不純物濃度等の均一性よく成膜が行える。
以上のような構成をなす半導体装置の製造装置20において、実際にウェハ上に膜を成長させる場合について説明する。
まず、14枚のSiCで構成されたウェハがそれぞれ搭載された16枚のサセプタ22により構成されるサセプタスタック22aを囲い部材21の内部に設置する。
続いて、全てのウェハにエピタキシャル成長を行う。3組の導入路23および排出路24にて、例えば、H、モノシラン(SiH4)、プロパン(C38)、窒素(N)またはトリメチルアルミニウム((CH33Al)ガスの導入および排出を約20分おきに行う。そして、約1時間後には、ウェハ上に、6μm程度のエピタキシャル膜が成長した。このエピタキシャル膜について、エピタキシャル膜の濃度および膜厚のばらつきは、標準偏差/平均値で約3%であった。また、14枚のウェハ間の濃度および膜厚のばらつきは、(最大値−最小値)/平均値で約4%であった。
なお、半導体装置の製造装置20と同程度のフットプリントである、例えば、特許文献1で示された装置を用いて、半導体装置の製造装置20と同程度の濃度および膜厚のばらつきのエピタキシャル膜を同時に成長させられる枚数は6枚程度である。
このような第1の実施の形態における半導体装置の製造装置20では、3組の導入路23および排出路24、さらに高周波加熱用コイル25aが形成された囲い部材21の内部に、支持棒22bで縦方向に重なって保持され、ウェハが搭載された、複数のサセプタ22が設置される。そして、高周波加熱用コイル25aでサセプタ22を加熱しながら、ガスを導入路23から導入するとともに、排出路24から排出することで、ウェハ上にエピタキシャル膜を成長させることができる。
したがって、高周波加熱用コイル25aで十分に加熱できる大きさのサセプタ22を支持棒22bで縦方向に重ねて保持するため、複数のウェハを同時に加熱することができる。また、3組の導入路23および排出路24によりガスの導入および排出を3方向により行うために、囲い部材21の内部で広がったガスの上部および下部の濃度分布を略均等にできるため、ウェハ上に略均等な膜厚を成長させることが可能となる。この結果、サセプタ22を回転させるための回転軸または回転翼などを設置する製造および加工コストを削減でき、省スペースで多数のウェハ上にエピタキシャル膜を同時に成長させることができる。また、囲い部材21の上面の石英板21cは、自由に開閉することができため、サセプタ22をウェハとともに交換することができる。この結果、常に付着物の無いクリーンなサセプタ22を用いることができて、メンテナンス周期を長くすることができる。
次に、第2の実施の形態について説明する。
第2の実施の形態では、第1の実施の形態の半導体装置の製造装置20の断熱材21bに対して断熱材保護板をさらに備えた場合を例に挙げて説明する。なお、第2の実施の形態では、第1の実施の形態の半導体装置の製造装置20と同じ構成のものには同じ符号を付しており、詳細な説明を省略する。
図7は、第2の実施の形態における半導体装置の製造装置の平断面模式図である。なお、図7は、半導体装置の製造装置30を上部から見たところを模式的に示している。また、実際の半導体装置の製造装置30の上部には、石英板などが形成されているが、図7ではそれらの記載を省略し、内部のみを記載している。
半導体装置の製造装置30は、図2と同様に、ウェハ20aが搭載されたサセプタ22が囲い部材21内に設置されている。
囲い部材21は、石英管21aによって側部が覆われており、上下面が石英板(図7では図示を省略)によって閉じられた構成をし、内部に空間を有する。なお、囲い部材21の石英管21aの直径は既述の通りである。さらに、囲い部材21は、導入路23および排出路24が石英管21aの側部に形成されている。
導入路23は、囲い部材21の内部に通じており、囲い部材21の内部へ、ガスを導入する際の導入通路となる。
排出路24は、導入路23と対向する位置に形成され、囲い部材21の内部に通じており、囲い部材21の内部からガスを外部へ排出する際の排出通路となる。
そして、このような一対の導入路23および排出路24を1組とすると、3組の導入路23および排出路24がそれぞれ方向を異ならせて、石英管21aの側部に形成されている。
一方、サセプタ22は、縦方向(紙面垂直方向)に間隔をもって重ねられて、支持棒22bで保持されることで、サセプタスタック(図7では図示を省略)が構成されている。
このようなサセプタスタックが、断熱材保護板22gを介して断熱材21bで覆われて、囲い部材21の内部に設置されて、半導体装置の製造装置30が構成される。
断熱材保護板22gは、サセプタスタックと断熱材21bとの間に設置される。また、断熱材保護板22gはSiC、SiCでコーティング処理されたグラファイトまたは炭化タンタル(TaC)でコーティングされたグラファイトで構成されて、導入された、例えば、Hなどのガスによりエッチングされる断熱材21bを保護する役目を果たす。
引き続き、半導体装置の製造装置30について説明を加える。
図8は、第2の実施の形態における半導体装置の製造装置の側断面模式図である。なお、図8は、図7の破線C−C’における断面図を模式的に示している。また、図8では、図7では記載していない石英板21c、高周波加熱用コイル25aおよび放射温度計25bも記載している。
半導体装置の製造装置30は、図8に示すように、ウェハ(図8では図示を省略)が搭載されたサセプタ22が囲い部材21の内部に設置されている。
囲い部材21は、石英管21aによって側部が覆われており、上下面が石英板21cによって閉じられた構成をし、内部に空間を有する。そして、石英管21aと石英板21cとは、オーリング21eを備えたSUS部材21dを介して接合している。
さらに、石英板21cには、既述の通り、高周波加熱用コイル25aおよび放射温度計25bが設置されている。
一方、サセプタ22は、縦方向に4mm程度の間隔で16枚が重ねられて、支持棒22bで保持されることで、サセプタスタック22aが構成されている。
このようなサセプタスタック22aは、断熱材保護板22gを介して断熱材21bで覆われて、囲い部材21の内部に設置されて、半導体装置の製造装置30が構成される。
なお、半導体装置の製造装置にて、断熱材保護板22gが無い場合、ガスによってエッチングされた断熱材21bに発生したパーティクル密度は、10ロットの平均で1個/cm2であった。一方、断熱材保護板22gがある半導体装置の製造装置30の場合、断熱材21bに発生したパーティクル密度は、同様に10ロットの平均で0.5個/cm2に改善した。さらに、断熱材保護板22gの有無によって、断熱材21bの使用寿命も150時間から300時間へと向上した。
したがって、サセプタスタック22aと断熱材21bとの間に断熱材保護板22gを新たに備える半導体装置の製造装置30は、第1の実施の形態の効果とともに、ガスによりエッチングされる断熱材21bを保護することができるために、半導体装置の製造装置30の使用寿命を向上することが可能となる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
実施の形態における概要を説明する、(A)は平断面模式図、(B)は側断面模式図である。 第1の実施の形態における半導体装置の製造装置の平断面模式図である。 第1の実施の形態における半導体装置の製造装置の側断面模式図である。 第1の実施の形態における半導体装置の製造装置のサセプタスタックを取り出した断面模式図である。 第1の実施の形態における半導体装置の製造装置のサセプタスタックの高さに依存する温度分布を示すグラフである。 第1の実施の形態における半導体装置の製造装置の別の側断面模式図である。 第2の実施の形態における半導体装置の製造装置の平断面模式図である。 第2の実施の形態における半導体装置の製造装置の側断面模式図である。
符号の説明
10 半導体装置の製造装置
10a 半導体基板
11 囲い部材
12 サセプタ
12a 支持棒
13 導入路
13a 矢印
14 排出路
15 加熱部

Claims (6)

  1. 炭化シリコンの半導体基板上に膜を成長させる半導体装置の製造装置において、
    囲い部材と、
    前記囲い部材内に設置され、支持棒で保持されて複数が重ねられた、前記半導体基板を搭載したサセプタと、
    前記囲い部材に形成された、前記囲い部材の内部にガスを導入する導入路と、
    前記囲い部材に前記導入路と対向して形成された、前記ガスを排出する排出路と、
    前記囲い部材に形成された、前記サセプタを加熱する加熱部と、
    前記囲い部材の内部に、複数の前記サセプタを取り囲む断熱材と、を有し、
    対向する一組の前記導入路と前記排出路とが、前記囲い部材に、異なる方向に複数組形成されることを特徴とする半導体装置の製造装置。
  2. 前記サセプタと前記断熱材との間に前記断熱材の保護部材をさらに有することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記保護部材は、炭化シリコン、炭化シリコンまたは炭化タンタルによってコートされたグラファイトであることを特徴とする請求項2記載の半導体装置の製造装置。
  4. 前記サセプタは、炭化シリコンで構成されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造装置。
  5. 前記サセプタは、前記半導体基板と同じ厚さであることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造装置。
  6. 炭化シリコンの半導体基板上に膜を成長させる半導体装置の製造方法において、
    囲い部材内に設置され、支持棒で保持されて複数が重ねられたサセプタに搭載させた前記半導体基板に対して、前記囲い部材に形成された導入路からガスを導入する工程と、
    前記囲い部材に前記導入路と対向して形成された排出路から前記ガスを排出する工程と、
    前記サセプタを加熱する工程と、を有し、
    対向する一組の前記導入路と前記排出路とが、前記囲い部材に、異なる方向に複数組形成されて、複数組の前記導入路と前記排出路とから前記ガスを異なるタイミングで導入および排出することを特徴とする半導体装置の製造方法。
JP2007335433A 2007-12-27 2007-12-27 半導体装置の製造装置および半導体装置の製造方法 Expired - Fee Related JP5024032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007335433A JP5024032B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335433A JP5024032B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009158726A true JP2009158726A (ja) 2009-07-16
JP5024032B2 JP5024032B2 (ja) 2012-09-12

Family

ID=40962426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335433A Expired - Fee Related JP5024032B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5024032B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114858A1 (ja) 2010-03-15 2011-09-22 住友電気工業株式会社 半導体薄膜の製造方法、半導体薄膜の製造装置、サセプター、およびサセプター保持具
JP2012028385A (ja) * 2010-07-20 2012-02-09 Nuflare Technology Inc 半導体製造装置およびサセプタのクリーニング方法
JP2014093526A (ja) * 2012-10-31 2014-05-19 Lg Innotek Co Ltd エピタキシャルウエハ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330884A (ja) * 1996-06-07 1997-12-22 Sony Corp エピタキシャル成長装置
JP2003100643A (ja) * 2001-09-26 2003-04-04 Daiichi Kiden:Kk 高温cvd装置
JP2004162114A (ja) * 2002-11-13 2004-06-10 Mitsubishi Electric Corp 薄膜形成装置
JP2005051153A (ja) * 2003-07-31 2005-02-24 Toyota Motor Corp Cvd装置
JP2005109408A (ja) * 2003-10-02 2005-04-21 Toyo Tanso Kk 縦型ホットウォールCVDエピタキシャル装置、SiCエピタキシャル成長方法及びSiCエピタキシャル成長膜

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330884A (ja) * 1996-06-07 1997-12-22 Sony Corp エピタキシャル成長装置
JP2003100643A (ja) * 2001-09-26 2003-04-04 Daiichi Kiden:Kk 高温cvd装置
JP2004162114A (ja) * 2002-11-13 2004-06-10 Mitsubishi Electric Corp 薄膜形成装置
JP2005051153A (ja) * 2003-07-31 2005-02-24 Toyota Motor Corp Cvd装置
JP2005109408A (ja) * 2003-10-02 2005-04-21 Toyo Tanso Kk 縦型ホットウォールCVDエピタキシャル装置、SiCエピタキシャル成長方法及びSiCエピタキシャル成長膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114858A1 (ja) 2010-03-15 2011-09-22 住友電気工業株式会社 半導体薄膜の製造方法、半導体薄膜の製造装置、サセプター、およびサセプター保持具
JP2012028385A (ja) * 2010-07-20 2012-02-09 Nuflare Technology Inc 半導体製造装置およびサセプタのクリーニング方法
JP2014093526A (ja) * 2012-10-31 2014-05-19 Lg Innotek Co Ltd エピタキシャルウエハ

Also Published As

Publication number Publication date
JP5024032B2 (ja) 2012-09-12

Similar Documents

Publication Publication Date Title
JP5405667B2 (ja) 基板処理装置および半導体装置の製造方法
JP6154390B2 (ja) 静電チャック
WO2011114858A1 (ja) 半導体薄膜の製造方法、半導体薄膜の製造装置、サセプター、およびサセプター保持具
JP5562188B2 (ja) 基板処理装置及び半導体装置の製造方法
JP5865625B2 (ja) エピタキシャルウェハの製造装置及び製造方法
JP2009245593A (ja) マイクロ波プラズマ処理装置
US20120325138A1 (en) Film-forming apparatus and film-forming method
TWI385725B (zh) A structure that reduces the deposition of polymer on the backside of the substrate
JP5024032B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JP6687829B2 (ja) 誘導加熱装置
JP2009170676A (ja) エピタキシャルウェーハの製造装置及び製造方法
JP4855029B2 (ja) 半導体結晶の成長装置
TW201241891A (en) Heat treatment apparatus
JP2009071210A (ja) サセプタおよびエピタキシャル成長装置
JPWO2009031520A1 (ja) プラズマ処理装置およびプラズマ処理方法ならびに半導体素子
US9559031B2 (en) Apparatus and method for fabricating epi wafer and epi wafer
JP5087983B2 (ja) 炭化珪素半導体結晶膜形成装置および炭化珪素半導体結晶膜形成方法
US10844490B2 (en) Vapor phase film deposition apparatus
JP2007180132A (ja) サセプタ及びそのサセプタを用いたcvd装置
JP2011151118A (ja) 半導体製造装置および半導体製造方法
JP4890313B2 (ja) プラズマcvd装置
JP2013206732A (ja) 縦型バッチ式処理装置
JP2015179775A (ja) 半導体製造装置
JP2009021533A (ja) 気相成長装置及び気相成長方法
JP3911210B2 (ja) 基板処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20101115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees