JP2005537657A - 低不純物炭化ケイ素ウェーハとそのハイパワーデバイスにおける使用 - Google Patents

低不純物炭化ケイ素ウェーハとそのハイパワーデバイスにおける使用 Download PDF

Info

Publication number
JP2005537657A
JP2005537657A JP2004532493A JP2004532493A JP2005537657A JP 2005537657 A JP2005537657 A JP 2005537657A JP 2004532493 A JP2004532493 A JP 2004532493A JP 2004532493 A JP2004532493 A JP 2004532493A JP 2005537657 A JP2005537657 A JP 2005537657A
Authority
JP
Japan
Prior art keywords
crystal
region
drift region
silicon carbide
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004532493A
Other languages
English (en)
Other versions
JP5081373B2 (ja
Inventor
アレクサンダー エリソン
ビョルン マグヌーソン
アスコ ベハーネン
ディートリッヒ シュテファニー
ハインツ ミットレーナー
ペーター フリードリヒス
Original Assignee
オクメティック オーワイジェー
サイスド エレクトロニクス デベロップメント ゲーエムベーハー ウント コンパニー カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オクメティック オーワイジェー, サイスド エレクトロニクス デベロップメント ゲーエムベーハー ウント コンパニー カーゲー filed Critical オクメティック オーワイジェー
Publication of JP2005537657A publication Critical patent/JP2005537657A/ja
Application granted granted Critical
Publication of JP5081373B2 publication Critical patent/JP5081373B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明の第一の目的は、低不純物ｎ型又はｐ型結晶から、高電圧パワーデバイスのベース層として使用できる質を有するＳｉＣウェーハを作製するための方法である。この方法は、低い抵抗率のＳｉＣ基板における厚い低不純物層の従来のＣＶＤ成長より低いコストソリューションを可能にする。本発明の第二の目的は、非常に高い電圧を阻止することができる新規な半導体構造である。縦型パワーデバイスでは不要な付加的な抵抗を表す高不純物基板を使用する代わりに、本発明のデバイスはｎドリフト領域として低不純物ウェーハを使用する。

Description

本発明は、
−ウェーハに注入された自由キャリアをバイポーラパワーデバイスのために利益のある寿命で再結合させるために、不純物、内因性欠陥又は構造欠陥のいずれかに起因する深い準位の十分な濃度を有する低不純物（低ドーピング）ｎ型又はｐ型炭化ケイ素と、
−低不純物ｎ型又はｐ型炭化ケイ素ウェーハを、１５ｋＶ又はそれ以上の電圧阻止能力を有するＩＧＢＴのようなハイパワーデバイス構造のベース領域として用いること
に関する。
現在、シリコンパワーデバイスにより実現する最も高い破壊電圧はＩＧＢＴとＧＴＯに対して４．５〜６．５ｋＶの範囲であり、サイリスタに対して９〜１２ｋＶの範囲である。今日、高めの電圧を扱うためのこれらスイッチング装置の能力は、直列操作（直列演算）の要件のような技術因子、及びシリコン半導体の物理特性により制限される。高めの電圧（＞１０ｋＶ）の電気送信システムは広めのバンドギャップの炭化ケイ素半導体の高めの臨界電場から利益を得ると考えられている。加えて、同等の電圧定格のために、炭化ケイ素装置はそれらのシリコンの片方より低いオン抵抗と低いスイッチングのロスの利点を提供する。
ＳｉＣ基板１に析出した低不純物電圧阻止層３を有する、従来技術に従う例の構造が図１に示されている。現在のところ、このような全ての電圧支持ＳｉＣ層は、高不純物（高ドーピング）のオフ（オフオリエント）したＳｉＣ基板１においてエピタキシャル成長する。このような層３を成長させるための確立した方法は、１６００℃付近の温度で実行されるＣＶＤ技術である。ＣＶＤ技術の利点は、ＳｉＣバイポーラ装置に必要な、低ｎ型又はｐ型ドーピング（典型的には１０１５ｃｍ−３の範囲及びより低い）と長いキャリア寿命（数百ナノ秒）の要件を満たすその能力にある。ＣＶＤプロセスの主な不利益はその遅い成長速度と、従って１００μｍより厚い層に対してコスト高になる点にある。例えば、ＮＤ〜３×１０１４ｃｍ−３で５〜１０μｍ／ｈの範囲の成長速度で、２０ｋＶの阻止層のための２５０μｍ厚のドリフト領域のために、既存のＣＶＤプロセスは２５〜５０時間の成長時間を必要とする。
シリコンの技術では、エピタキシャルパワーデバイス構造の高いコストは、伝導基板で成長した厚い低不純物エピレイヤーの代わりに、低不純物シリコンウェーハをドリフト領域として用いることにより取り組まれてきた。最新式のハイパワーシリコンデバイスのための出発ウェーハは、フロート領域で成長したＳｉ結晶から作られた４〜６インチの中性子変換ウェーハである。例えば、５ｋＶスイッチング装置のドリフト領域は、２×１０１３ｃｍ−３のドーピングを有する約５００μｍ厚のシリコンウェーハを用いる。
現在、この技術はシリコンパワーデバイスを１０ｋＶレンジまでの電圧操作能力に限定する。２５ｋＶのシリコンデバイスは、１０１２ｃｍ−３又はそれ以下のドリフト領域として２ｍｍ厚のウェーハを使用すること、及び４００μｓの担体寿命を必要とする。炭化ケイ素スイッチング装置は、同じ阻止電圧を実現するために、１桁薄いドリフト領域、１〜２桁高いドーピング及び低めの担体寿命を使用する一方、低めのオン抵抗と低めのスイッチングロスの利点をもたらす。
しかしながら、低不純物のマイクロ秒レンジの寿命を有するＳｉＣウェーハの不足のために、このアプローチは現在の最新式の炭化ケイ素ウェーハによって使用できる。現在、ＳｉＣウェーハは、低めのレンジの抵抗率（ｎ型、約０．０１５Ωｃｍ及びｐ型約２．５Ωｃｍ）と、半絶縁性フォーム（ρ＞１０６Ωｃｍ）において基板として用いるために利用できる。低い抵抗率の基板のために、浅いドーパントの濃度（例えば、窒素又はアルミニウム）は典型的には１０１８ｃｍ−３又はそれより高いレンジにある一方、半絶縁性基板は浅い準位（例えば窒素）より高い密度の深い準位（内因性又は外因性）を含む。従って、逆電圧支持能力を有しない低い抵抗率の基板も、自由キャリアの寿命が数ナノ秒よりも短い半絶縁性基板も、パワーデバイスのドリフト領域として用いることができない。
十分な伝導率を有する適切なベース材料が利用できないので（ｎ型材料の０．０２Ωｃｍに対して約８Ωｃｍ）、「低い抵抗率」のｐ型基板に作製された縦型ＳｉＣ半導体パワーデバイスは、これまでのところ理論にのみ存在する。この不足の理由は、最も一般的な結晶成長プロセスの現在の技術にあると考えられる。アルミニウムの組み込みは、特に高不純物濃度の場合に昇華成長炉で制御することが困難である。さらに、炭化ケイ素における全ての知られたアクセプタのイオン化エネルギーは比較的高い。従って、エピタキシーにより成長したｎ型ドリフト領域を有するｐ型基板を用いる基板のような魅力的なＩＧＢＴを作製することは可能でない。さらに、適切なベース材料の利用性をも考えると、推定されるＩＧＢＴ構造の逆方向エミッタの近くで寿命変調によってデバイスパラメータを調節することは限られた可能性しかない（図１）。
分かっている限りでは、エピタキシャルのＳｉＣ基板において実現したＩＧＢＴ構造は、満足できない技術的なパラメータにより損なわれる。全ての場合で、ベース材料は非常に低い伝導率を有するｐ型だった。この場合、酸化物の応力が非常に高く、信頼度が非常に低下することになるので（十分な遮断の対策の使用を除く）、ＭＯＳゲートを用いた典型的なＩＧＢＴ構造の成功の実現は可能ではないようである。
US patent 5704985 US patent 60306612 US patent 6039812 US patent 6048398 SE 0103602-9 US patent 5712502
（材料の目的と要約）
本発明の目的は、ウェーハ全体（図２）が高電圧パワーデバイスのドリフト領域として使用することができるような質を有する低不純物ｎ型又はｐ型結晶からＳｉＣウェーハを作製するための方法を提供することである。この方法は、エピタキシーのために基板として用いられる低い抵抗率のＳｉＣウェーハにおける厚い（＞１００μｍ）低不純物層の従来のＣＶＤ成長より低いコスト解決法を提供する。本発明は、ＩＧＢＴのようなＳｉＣスイッチング装置の新しい効率的な設計をも可能にする。
（デバイスの目的と要約）
本発明の最も重要な利点は、低い抵抗基板なしに半導体構造を作製することができることである。この基板は、縦型パワーデバイスの場合、不要な付加的な抵抗だけを表す。ウェーハ全体は、非常に高い電圧（１５ｋＶよりも大きい）を阻止することができる低不純物ｎドリフト領域（図２）から成る。
（材料の記述）
バイポーラ装置での適切な操作を可能にするために、ドリフト領域は幾つかの要件を満たさなければならない。第一の要件は高電圧を維持するための低ドーピングであり、典型的には１０１３〜１０１４ｃｍ−３の正味のキャリア濃度と、１００〜３００μｍ程度の十分な厚みである。
第二の要件は、順方向バイアス下でドリフト領域に注入されるキャリアの十分な寿命であり、それでその結果生じる伝導変調が高い電流密度を可能にする。再結合中心として作用するバンドギャップ内の欠陥準位の存在が、キャリアの寿命に不利な影響を及ぼすことになる。ゆえに、伝導帯と価電子帯の両方とキャリアを交換することができる深い準位のような効率的な再結合中心の濃度は、所望の装置性能によって、同じ位低く保たれなければならない。幾つかの欠陥は、遷移金属及び内因性欠陥のようなＳｉＣにおける深い準位を生じさせることが知られている。積層欠陥のような構造欠陥及び低角度境界は寿命キラーと認定されているので避けなければならない。
従来の昇華により、又は物理気相輸送（ＰＶＴ）から成長した炭化ケイ素結晶から製造されたウェーハは、現在、パワーデバイスのドリフト領域として役立つには十分純粋ではない。ＰＶＴ成長結晶からスライスされた最も高い純度のウェーハにおいてさえ、窒素濃度は５×１０１６ｃｍ−３程のままである。さらには、発明者の知る限り、層のエピタキシャル成長のための基板としてのみ用いられるこのようなウェーハにおける自由キャリアの寿命を検出することは決して可能ではなかった。
本発明の一つの目的は、高めの純度かつ長い自由キャリアの寿命のウェーハが製造され得る低不純物炭化ケイ素結晶を成長させるための方法を提供することである。
引例により開示する特許文献１、２及び３に記述されているように、高めの純度のＳｉＣ結晶を成長させるための好ましい方法は、いわゆる高温化学気相成長（ＨＴＣＶＤ）法である。この気相技術では、従来のＣＶＤ法のようにケイ素及び炭素を含有する原材料が浄化ガスによって供給される。例えば、シラン（ＳｉＨ４）がケイ素前駆体として使用される一方、メタン（ＣＨ４）又はエチレン（Ｃ２Ｈ４）のような炭化水素は炭素前駆体として使用される。ＳｉＣ結晶又はブールの成長は、所望の時間の長さの間、１９００℃を超える温度まで熱せられたＳｉＣ種結晶をソースガスの連続流れに晒すことにより実現する。その後、そこから所望の直径及び厚みのウェーハがスライスされ、研磨される。ヘリウム、アルゴン又は水素のようなキャリアガスが前駆体の輸送を援助するのに用いられる。
本発明のためのＨＴＣＶＤ技術の幾つかの利点は、超高純度ガスの原材料としての使用、ケイ素に対する炭素のガス混合の比を最適化する能力、及び所望の量のドーピングソースガスを連続して供給する能力である。例えば、ＳｉＣ結晶は、少量の窒素ガスをソースガス混合気体に導入することにより僅かにｎ型に作られる。窒素前駆体の流れ速度が、例えば希釈構成を用いてマスフローコントローラによって制御される。その技術は、いわゆるオンアクシスとオフアクシスの種の両方において単一のポリタイプ結晶を成長させることが可能な１９００℃より高い成長温度を用いる。ここで、オンアクシスの種結晶は種として定められ、ここではソースガス混合気体に晒された表面が結晶面、例えば（０００１）面と１０分の数度以内で平行である。オフアクシスの種結晶は、わざと基準結晶面から２分の１度以上に晒された表面を有する。
原子のステップの十分な密度をもたらすために８°までオフされた高不純物基板を用いる従来のＣＶＤ法と比べて、ＨＴＣＶＤ法は、オンアクシスの又は僅かに間違って方向付けられた（１°以下）種結晶を用いて、種に実質的に低めのステップ密度を有するＳｉＣ結晶を成長させることが可能である。軸上のウェーハと少し間違って方向付けされたウェーハの両方ともこのような結晶からスライスされ、研磨される。このようなウェーハをハイパワーデバイスの電圧阻止層として用いることは、電場の異方性効果を減少させる利点がある。
本発明は４Ｈポリタイプの成長、又は炭化ケイ素結晶の結晶格子変異体のために示されるが、その方法は、例えば６Ｈ、１５Ｒ又は３Ｃのような他のポリタイプの低不純物結晶を成長させるのにも用いられることが明らかである。当該方法は、結晶格子のｃ軸に沿って、又は近くで成長した結晶のために示される。それは、例えば「数１」や「数２」のようなａ軸方向又はＳｉＣ結晶格子のｃ軸とａ軸の中間の方向のような他の方向に沿って成長した結晶にも当てはまる。
Figure 2005537657
Figure 2005537657
好ましい方法が本発明の実現性を示すために記述されるが、いわゆる当業者は同じタイプの結果を実現する一方で、本発明を改良することもできる。特に、本発明を改良することにより改善されるキャリア寿命の実験値は、以下に与えられる例に限られないと解されるべきである。
第一の実施形態では、本発明は低不純物ＳｉＣウェーハを準備するための新規な方法に関する。ウェーハでは、これらのウェーハに作られた装置を操作することにより又は光励起により注入された自由キャリアがある速度で再結合する。第一の実施形態は、結晶自体又はこの結晶からスライスされたウェーハの後成長熱処理に先行する、決められた低ｎ型又はｐ型ドーピングを用いたＳｉＣ結晶の成長に関する。
本発明によれば、ｎ型又はｐ型ドーピングは窒素のようなドーパントガスの導入と一体化したバックグラウンドドーピングの正確な制御により得られる。それで結晶のドーパント原子濃度は５×１０１５ｃｍ−３より低く、好ましくは１０１３〜１０１４ｃｍ−３の範囲になる。図３に示されるように、本発明によって成長した４Ｈ結晶における窒素濃度は、ＳＩＭＳのような分析測定の検出限界より低い。このような結晶からスライスされ、研磨されたウェーハは１０１４ｃｍ−３の範囲の正味のキャリア濃度を有するｎ型の伝導率を示す（図４）。
本発明によれば、低不純物結晶は、ＨＴＣＶＤ技術のような純粋な気相法によって１００μｍ／ｈより高い成長率で成長する。しかしながら、例えば開示する特許文献４に記述されているように、本発明は、純粋なガス前駆体の使用とＳｉ及びＣを含有する固体又は液体状態の原材料を結びつける方法により結晶を成長させることによっても実現する。特に、キャリア寿命が光学的に測定されるｎ型ＳｉＣウェーハを得るために、アクセプタ（例えばＢとＡｌ）を補償する遷移金属（例えばＶ、Ｔｉなど）などの不純物の濃度を減少させる必要があることが知られている。これは、成長プロセスの間に意図的な不純物を結晶に放つことを防ぐ材料の選択と、成長プロセスの間に用いられるキャリアと前駆体ガスの両方のための浄化技術の使用を必要とする。特に炭素前駆体がメタンとして選択されるのが好ましい。それは、他の炭化水素より高い純度で製造され、さらにゲッタリングデバイスにより元の位置（インサイチュ）で浄化される。本発明の別な結果は、成長パラメータ及び結晶冷却速度が調節され、それで再結合中心として作用する内因性欠陥の密度が低く保たれ、残りの内因性欠陥がアニール化されることである。例えば、特許文献５の教示を用いて、as-grown結晶がケイ素空格子点を含むように成長条件が調節される。特に、ケイ素空格子点の濃度はこのような結晶のアニール処理によって減少することが分かった。もう一つの選択肢として、成長条件は、例えば炭素空格子点がas-grown結晶に存在するように選択される。
先に述べた、引用によりこの明細書に開示した従来技術のＨＴＣＶＤ技術に従う炭化ケイ素単結晶を製造する早期に知られた方法の例として、以下のプロセスステップについて言及する：
−ケイ素及び炭素原子を含むガスの流れをエンクロージャーに導入し、
−種結晶の温度が、種結晶が、熱せられたエンクロージャーに導入されたＳｉ及びＣを含む種の分圧下で分解する温度より低いままになるように、種炭化ケイ素結晶を含むエンクロージャーを１９００℃を超える温度に熱し、
−バルク結晶が成長するように、十分な時間の間、１９００℃を超える温度とケイ素ガス及び炭素ガスの流れとを維持し、
−その成長の時間の間、ｎ型又はｐ型の結晶を作るためにドーパントの流れを結晶に導入し、
−内因性準位の濃度をドーパントとして作用する浅い不純物の濃度以下に減少させるために、十分ゆっくりした速度で成長温度から室温まで結晶を冷却し、
−メタン、エチレン及びプロパンの群の炭化水素から炭素を含有するガスを選択し、及び
−シラン、クロロシラン化合物及びメチルシラン化合物の群からケイ素を含有するガスを選択する、各ステップ。
以下の例は、本発明の低不純物及び寿命の要件を満たすと特定された条件を示す。
（実施例１）
４ＨポリタイプのＳｉＣ単結晶が、４００μｍ／ｈの平均成長速度を有するＨＴＣＶＤ炉で成長した。少量の窒素流れが、低ｎ型ドーピングをもたらすために炉に供給されたシラン、エチレン及びキャリアガス流れに加えられた。ウェーハはこの結晶からスライスされ、研磨され、容量−電圧（Ｃ−Ｖ）、深部準位時間分解分光（ＤＬＴＳ）、二次イオン質量分析（ＳＩＭＳ）及び時間分解フォトルミネッセンス（ＴＲＰＬ）の技術を用いて解析される。ＣＶ及びＤＬＴＳ測定は、少なくとも一つの深い準位による窒素ドナーの補償のためにこれらのウェーハで実施することは可能でないと確認された。ＳＩＭＳ測定は、３×１０１５ｃｍ−３の濃度のＴｉ混入を明らかにした。一方、Ｂ、Ａｌ及びＶのような他の不純物は、少なくとも１桁低い濃度を有していた。研磨された後又は１時間１６００℃でアニールされた後、このようなウェーハに実行されたＴＲＰＬ測定は、実験のセットアップの検出限界（＜５ｎｓ）より小さい減衰時間を示した。このようなウェーハを本発明の目的にとって適切でない。
（実施例２）
成長システムを変形し、遷移金属のような望ましくない不純物が成長雰囲気に放たれるのを防ぐ構成要素を選択することにより、成長結晶へのＴｉ混入が抑えられた。低不純物ｎ型４ＨＳｉＣ結晶が先の例の条件と比較した条件で成長した。この結晶におけるＴｉ濃度は５×１０１３ｃｍ−３に減少した。しかしながら、この結晶のas-polishedウェーハにおけるＤＬＴＳ測定は、それぞれ４．５×１０１５ｃｍ−３と３×１０１５ｃｍ−３の濃度を有する伝導帯から約０．６６ｅＶと１．５ｅＶに位置する深い準位の存在を示した。同じ基板においてＴＲＰＬで測定されたキャリア寿命は５ｎｓより小さかった。その後、ウェーハは水素環境において１６００℃で１時間アニールされた。アニール後、as-polishedウェーハにおいてＤＬＴＳで確認された深い準位の濃度は極めて減少した（図５）。ＴＲＰＬ測定は、約２０ｎｓの光寿命を有する自由キャリアの再結合は水素でアニールされたウェーハで観測されることも示した。この結果は、ウェーハに存在し、効率的な再結合チャネルとして作用する内因性欠陥の水素の種によるアニール又はパッシベーションとして解釈できる。ケイ素空格子点及び炭素空格子点のような内因性欠陥、及び寿命キラーとして作用するケイ素アンチサイトは、例えば半絶縁性ＳｉＣ結晶において確認されている（特許文献５）。
（実施例３）
結晶で成長した内因性欠陥の濃度を減少させるために成長条件を変化させることにより、先の実施例の結果は考慮された。この例では、エチレン／シランガスの混合気体のインプットＣ／Ｓｉ比は増加した。図６は、このような結晶からスライスされ、研磨されたウェーハが１．５ｅＶでＤＬＴＳにより確認された実質的に低めの深い準位の濃度（しかしＺ１／２準位と同等な濃度）を有することを示す。水素又はアルゴン環境で１６００℃でアニールすると、深い準位の両方の濃度は先の例（図６）のように減少する。しかしながら、水素を含む環境でアニールされた基板のキャリア寿命は３倍になり、約６０ｎｓまで増加した（図７）。しかしながら、同じ結晶から切られ、純粋なアルゴン環境でアニールされた別なウェーハのキャリア寿命は、ＴＲＰＬシステムの検出限界より低いままである。
１５ｋＶ以上の阻止電圧を有するデバイスの電流密度の要求を満たすために、ＴＲＰＬで光崩壊により測定される寿命の値を数マイクロ秒の値まで増加させるために、本発明の第一実施形態の教示が使用され、改良されることが理解される。光学的に測定される寿命値がバイポーラ装置から抽出された値と異なることも理解される。しかしながら、本発明は、以下に主張する低不純物ＳｉＣ結晶における寿命値を増加させる第一の方法を教示する。
（デバイスの記述）
第二実施形態では、本発明は、本発明の実施形態のいずれかに従って製造される低不純物ウェーハを用いたハイパワーバイポーラ装置構造を提案する。
本発明は、低不純物ウェーハをドリフト領域として用いて高抵抗基板の問題を解決する。ドリフト領域は同時に装置構造のためのメカニカルサポートとして働く。このようなウェーハは、第一実施形態で記述されるオンアクシスプロセスによって成長する。約１５０μｍを超える厚みのために、材料は別な処理ステップに対して十分な機械的安定度を有する。エミッタは、裏面から、マスクした又はマスクしていない裏面へのイオン注入により実現する（図８及び９）。この注入は、特に適用の要求のために調節されるエミッタ効率及び少数キャリアの寿命を得るために最適化される。さらに、逆阻止装置を得るために、単純なプロセスステップを用いて、ウェーハの裏面で平面接合エッジ終端の実現が可能になる（図２）。ここで公開した開示は、非常に高い阻止電圧を阻止することができる単一のスイッチング装置を作製する機会を提供する。これは、シリコンにおいて、複雑な制御回路を必要とするスイッチング装置の直列接続を使用することによってのみ実現する（例ＳｉＣ：２５０〜２８０μｍ厚のドリフト領域、ＮＤ−ＮＡ＝３×１０１４ｃｍ−３、２０ｋＶ阻止電圧）。
ここで公開した解決法の最も重要な利点は、縦型パワーデバイスの場合に不要な付加的な抵抗を表す基板なしに半導体構造を作製する可能性である。ウェーハ全体は、非常に高い電圧（１５ｋＶより大きい）を阻止することができる低不純物ｎ−ドリフト領域から成る。さらに、逆方向エミッタがウェーハ裏面へのイオン注入を介して慎重に設計される。これは、選択的に付加的なフィールドストップ領域を用いて又は用いずに実現する。裏面エミッタにおいて接合終端エクステンション（ＪＴＥ）を実現することにより、逆阻止装置が可能になる。別な利点は、少数キャリアの寿命を調節するために逆方向ｐｎ接合を局所的に照射する可能性である。ＳｉＣウェーハ自体は可視光を通すので、前面の制御セルに対するウェーハ裏面における構造の調節は、リソグラフィー用のラージギャップの対物レンズを用いて容易に実行される。従って、調節は前面の位置合わせマークに対して実行される。さらに、ＨＴＣＶＤプロセスはオンアクシス成長を実行する可能性をもたらす。ゆえに、例えば電気破壊フィールドの異方性による否定的な影響は最小化され又は排除される。
（例）
限定的な例ではない。図９がアクティブなデバイス層として低不純物ｎ−基板を用いた仮定の新しいＩＧＢＴ構造の断面を示す。
Ｎ−ウェーハは装置の所望な阻止電圧に従ってドープ処理されなければならない。層の最小の厚みは薄いウェーハを扱う技術の能力によって与えられる。技術プロセスの状態を考慮すると、この限界は１５０μｍぐらいに見出される。しかしながら、別な発展型はこの厚みをより低い値にシフトさせることができる。ｐウエルベース領域＿５がドリフト領域に注入され、選択的なエピタキシャル成長により拡散又は創出される。この層の深さは用いられる技術に依存して数ナノメートル〜数マイクロメートルになる。ドーピングは１×１０１６ｃｍ−３から１０２０ｃｍ−３より高い値にまでなる。典型的には、それは数１０１８ｃｍ−３〜１０１９ｃｍ−３の範囲にある。ｐウエルの間の隙間は数μｍ〜１００μｍの範囲にある。Ｎ−ウェーハの表面及びｐウエルの内部にｎ型ソース領域が位置している。ソース領域と表面のｐウエルの端との距離が装置のチャネルの長さを定める。これは１μｍ〜１００μｍの間であり、パワーデバイスでは典型的には２〜４μｍ程の値である。ソース領域は、ｐ領域に対して用いられるより高いドーピングによって（典型的には１０１９ｃｍ−３より大きい）、ｎ型伝導率の領域で形成される。デバイスの周囲では、ＪＴＥ（特許文献６）が実行される。ソース領域に多少重なり、ｐウエルの間の間隔に完全に重なったチャネル領域の上に、ゲート酸化膜が位置する。ゲート酸化膜として、全て一般的な二酸化ケイ素、窒化ケイ素又は他の新しい誘電体のような薄いフィルム絶縁体が用いられる。熱で成長した又は析出した約８０ｎｍ厚の二酸化ケイ素層が、パワーデバイスにとって典型的である。ゲート材料として、金属、金属ケイ化物又はポリシリコンのような高伝導材料が用いられる。このゲートは、広範囲の前面のエミッタコンタクトから電気的に絶縁している。このコンタクト層は普通、厚いアルミニウム又は別な金属によって形成される。ｐウエル（酸化物、ゲート電極）の上の層は制御領域として作用する。その構造の裏面には、コレクタコンタクト領域がある。このコレクタコンタクトはアクティブ領域（ｐウエル）と反対側の全領域にわたって位置するか、低不純物ウェーハとのオーミックコンタクトを有する小さい領域によって間隔をあけられる。コレクタ領域（裏面エミッタ）は低不純物ウェーハと反対の伝導率を有し、そのドーピングはウェーハのドーピングを超える。典型的な値は、１０１７ｃｍ−３〜１０１９ｃｍ−３である。この層の深さと形成に対して、ｐウエルのルールが当てはまる。順方向の注入を維持する一方で阻止の場合に十分な遮断効果を保障するために、幅と間隔は数μｍ程度の範囲で選択される。逆阻止のために、前面のＪＴＥに対応するＪＴＥが実行される。裏面の層は透明なＳｉＣウェーハのために前面の構造に位置合わせがなされる。これは、シリコンの解決法に比べて重要な利点である。さらに、ウェーハ全体が装置のアクティブ領域として働くという事実のため、裏面構造は表面での直接の選択されたドーピングにより形成される。
実質的なキャリア寿命を有する厚い低不純物ドリフト層が、高不純物ｐ型ＳｉＣ基板でエピタキシャル成長する従来技術の典型的なＩＧＢＴＳｉＣ基板の横断面図である。 Ｎ−ＳｉＣウェーハが実質的なキャリア寿命を有するドリフト領域を構成する裏面において選択的にインプラントエミッタと接合終端エクステンションを有する新しい高電圧ＩＧＢＴの横断面図である。 窒素濃度が測定の検出限界より低いことを示す、低不純物（Ｎ−）４ＨＳｉＣウェーハの窒素濃度のＳＩＭＳプロファイルである。 上部が、ｎ型伝導率を示す意図して作られた低不純物（Ｎ−）４ＨＳｉＣ基板におけるショットキーダイオード接触を用いる電流−電圧測定を示し、下部が、容量−電圧によって測定された正味のキャリア濃度が４×１０１４ｃｍ−３の平均値を生じることを示す。 水素環境でアニールする前及び後の低ｎ型不純物４ＨＳｉＣウェーハで測定されたＤＬＴＳスペクトルである。 水素環境でアニールした後のＺ１／２中心の濃度の減少を示す本発明で記述されるような変更した条件下で成長した低不純物４ＨＳｉＣウェーハで測定されたＤＬＴＳスペクトルである。 アニール前、アルゴン環境におけるアニール後及び水素環境におけるアニール後の、図６のウェーハで測定された室温での時間分解光ルミネセンスの減衰曲線を示す図である。 Ｎ−ＳｉＣウェーハが実質的なキャリア寿命を有するドリフト領域を構成するフィールドストップ層とインプラントされたエミッタを有する新しい高電圧ＩＧＢＴの横断面図である。 Ｎ−ＳｉＣウェーハが実質的なキャリア寿命を有するドリフト領域を構成するインプラントエミッタ、接合終端エクステンション及びアノード短絡回路を有する新しい高電圧ＩＧＢＴの横断面図である。

Claims (31)

  1. ｎ型又はｐ型の伝導率を有する一様な炭化ケイ素単結晶であって、結晶が１０１５ｃｍ−３より低い正味のキャリア濃度と室温で少なくとも５０ｎｓのキャリア寿命を有することを特徴とする炭化ケイ素単結晶。
  2. ｎ型又はｐ型の伝導率を結晶に与えるドーパントが、窒素を有する浅いドナーか、アルミニウムを有する浅いアクセプタであることを特徴とする請求項１に記載の炭化ケイ素結晶。
  3. 結晶が独自に作られた結晶からスライスされたウェーハの形状で与えられることを特徴とする請求項１又は２に記載の炭化ケイ素結晶。
  4. 結晶が研磨されたウェーハとして与えられることを特徴とする請求項３に記載の炭化ケイ素結晶。
  5. 結晶の表面が、１°より小さいオフアクシス角度を有するミラー指数の方向に、又はミラー指数面に平行なオンアクシス角度で、ミラー指数の方向にオフされていることを特徴とする請求項３に記載の炭化ケイ素結晶。
  6. ウェーハが、１００μｍを超え、好ましくは１５０μｍを超える厚みを有することを特徴とする請求項３〜５のいずれか一項に記載の炭化ケイ素結晶。
  7. −炭化ケイ素単結晶を成長させ、
    −所望の時間の間、水素又は水素と不活性ガスの混合気体のいずれかを含む雰囲気において、７００℃を超える温度で結晶をアニールする
    各ステップを有する、請求項１に記載の炭化ケイ素単結晶を作るための方法にして、
    結晶は５×１０１４ｃｍ−３より低いホウ素濃度、また好ましくは５×１０１３ｃｍ−３より低いホウ素濃度、５×１０１４ｃｍ−３より低い遷移金属不純物の濃度、また好ましくは１０１３ｃｍ−３より低い遷移金属不純物の濃度を有し、
    結晶中の内因性欠陥が最小化され、
    内因性欠陥はケイ素空格子点又は炭素空格子点を有し、
    それで、内因性欠陥及び関連する欠陥の密度が、室温において少なくとも５０ｎｓの所望のキャリア寿命を結晶に与えるのに十分低い濃度にまで減少する方法。
  8. さらに、結晶をアニールするステップの前に、結晶からウェーハをスライスし研磨するステップを有する請求項７に記載の方法。
  9. さらに、結晶からウェーハをスライスするステップを有する請求項７に記載の方法。
  10. さらに、ウェーハを研磨するステップを有する請求項９に記載の方法。
  11. 請求項７に記載の炭化ケイ素の単結晶を成長させるための方法において、
    −ケイ素及び炭素原子を含むガスの流れをエンクロージャーに導入し、
    −種結晶の温度が、種結晶が、熱せられたエンクロージャーに導入されたＳｉ及びＣを含む種の分圧下で分解する温度より低いままになるように、種炭化ケイ素結晶を含むエンクロージャーを１９００℃を超える温度に熱し、
    −バルク結晶が成長するように、十分な時間の間、１９００℃を超える温度とケイ素ガス及び炭素ガスの流れとを維持し、及び
    −その成長の時間の間、ｎ型又はｐ型の結晶を作るためにドーパントの流れを結晶に導入する
    各ステップをさらに有する方法。
  12. 内因性準位の濃度をドーパントとして作用する浅い不純物の濃度以下に減少させるために、結晶が十分ゆっくりした速度で成長温度から室温まで冷却されることを特徴とする請求項１１に記載の方法。
  13. 炭素を含むガスが、メタン、エチレン及びプロパンの群から選択された炭化水素であることを特徴とする請求項１１に記載の方法。
  14. ケイ素を含むガスが、シラン、クロロシラン化合物及びメチルシラン化合物の群から選択されることを特徴とする請求項１１に記載の方法。
  15. 前面及び裏面を有する基板層として働く第一伝導率タイプのドリフト領域、
    ドリフト領域の前面に配された第一コンタクト電極、
    前面に配され、かつ少なくとも第一伝導率タイプのキャリアのドリフト領域への入射を制御する制御領域、及び
    ドリフト領域の裏面に第二コンタクト電極を有する、ドリフト領域が第一コンタクト電極と第二コンタクト電極の間でキャリア流れを運ぶように配された半導体装置において、
    ドリフト領域が、１０１５ｃｍ−３より低い正味のキャリア濃度と少なくとも５０ｎｓのキャリア寿命を有する炭化ケイ素から成ることを特徴とする半導体装置。
  16. 制御領域が、
    ドリフト領域内の前面の表面に配され、スペースで分離されている、所定の深さを有する第二伝導率タイプの少なくとも二つのベース領域；
    前面の表面に位置し、第二伝導率タイプのベース領域内にある第一伝導率タイプのソース領域；
    ソース領域を有するベース領域内の前面の表面に配され、ソース領域とベース領域の端の間に配されたチャネル領域；
    チャネル領域を制御するためのゲート電極；及び
    ゲート電極をチャネル領域から電気的に分離するためのゲート絶縁領域
    を有することを特徴とする請求項１５に記載の装置。
  17. ゲート絶縁領域が、ソース領域の上に重なったチャネル領域の上に位置し、ベース領域の間のスペースに完全に重なっていることを特徴とする請求項１６に記載の装置。
  18. 第一電極が、ソース領域とベース領域に共通するオーミックコンタクトを備えたエミッタ電極であり、ゲート電極から電気的に絶縁されていることを特徴とする請求項１６に記載の装置。
  19. 第一電極が、ドリフト領域の前面全体にわたって延びたエミッタ電極であることを特徴とする請求項１５に記載の装置。
  20. 第二コンタクト電極がドリフト領域の裏側の表面に配された層を形成するコレクタ電極であることを特徴とする請求項１５に記載の装置。
  21. コレクタ領域がドリフト領域内の裏側表面に位置していることを特徴とする請求項１５に記載の装置。
  22. コレクタ領域が第二電極とオーミックコンタクトを形成していることを特徴とする請求項２１に記載の装置。
  23. コレクタ領域が第二伝導率タイプであることを特徴とする請求項２１に記載の装置。
  24. コレクタ領域がドリフト領域の裏面全体にわたって延び、フィールドストップ領域を備えていることを特徴とする請求項２１に記載の装置。
  25. コレクタ領域が小さい領域で区切られた幾つかのユニットに分けられ、第二コンタクト電極がそれぞれのコレクタユニット及びドリフト領域又はドリフト領域内のフィールドストップ領域と共通のオーミックコンタクトを形成していることを特徴とする請求項２１に記載の装置。
  26. ドリフト領域の裏面が逆阻止のために接合終端エクステンションを備えていることを特徴とする請求項１５に記載の装置。
  27. ドリフト領域の前面が順方向阻止のために接合終端エクステンションを備えていることを特徴とする請求項１５に記載の装置。
  28. ドリフト領域の裏面に設けられた構造と前面における構造を一直線に並べるために、ドリフト領域の前面が位置合わせマークを備えていることを特徴とする請求項１５に記載の装置。
  29. デバイスがＩＧＢＴであることを特徴とする請求項１５に記載の装置。
  30. 炭化ケイ素ウェーハがドリフト領域の裏面又は前面を形成する表面を有し、１°より小さいオフアクシス角度でミラー指数の方向にオフされていることを特徴とする請求項１５に記載の装置。
  31. 炭化ケイ素ウェーハの表面がオンアクシスの配向を有することを特徴とする請求項３０に記載の装置。
JP2004532493A 2002-08-30 2003-08-22 低不純物炭化ケイ素ウェーハの作製方法 Expired - Fee Related JP5081373B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0202585A SE525574C2 (sv) 2002-08-30 2002-08-30 Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
PCT/SE2003/001309 WO2004020706A1 (en) 2002-08-30 2003-08-22 Lightly doped silicon carbide wafer and use thereof in high power devices
SE0202585-6 2003-08-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011274530A Division JP2012099832A (ja) 2002-08-30 2011-12-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2005537657A true JP2005537657A (ja) 2005-12-08
JP5081373B2 JP5081373B2 (ja) 2012-11-28

Family

ID=20288862

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2004532493A Expired - Fee Related JP5081373B2 (ja) 2002-08-30 2003-08-22 低不純物炭化ケイ素ウェーハの作製方法
JP2011274530A Pending JP2012099832A (ja) 2002-08-30 2011-12-15 半導体装置
JP2015006669A Pending JP2015099932A (ja) 2002-08-30 2015-01-16 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2011274530A Pending JP2012099832A (ja) 2002-08-30 2011-12-15 半導体装置
JP2015006669A Pending JP2015099932A (ja) 2002-08-30 2015-01-16 半導体装置

Country Status (5)

Country Link
US (3) US7482068B2 (ja)
EP (1) EP1540050A1 (ja)
JP (3) JP5081373B2 (ja)
SE (1) SE525574C2 (ja)
WO (1) WO2004020706A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134714A (ja) * 2005-11-09 2007-05-31 Infineon Technologies Ag 高い強度をもつパワーｉｇｂｔ
JP2008053343A (ja) * 2006-08-23 2008-03-06 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法
JP2008078174A (ja) * 2006-09-19 2008-04-03 Fuji Electric Holdings Co Ltd トレンチゲート型炭化珪素半導体装置
JP2008541480A (ja) * 2005-05-18 2008-11-20 クリー インコーポレイテッド 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法
JP2017228790A (ja) * 2017-08-30 2017-12-28 良孝 菅原 半導体装置とその動作方法
JP2022097612A (ja) * 2020-04-21 2022-06-30 ローム株式会社 半導体装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
DE102004047313B3 (de) * 2004-09-29 2006-03-30 Siced Electronics Development Gmbh & Co. Kg Halbleiteranordnung mit einem Tunnelkontakt und Verfahren zu deren Herstellung
US7811943B2 (en) * 2004-12-22 2010-10-12 Cree, Inc. Process for producing silicon carbide crystals having increased minority carrier lifetimes
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US20090087967A1 (en) * 2005-11-14 2009-04-02 Todd Michael A Precursors and processes for low temperature selective epitaxial growth
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2631951B1 (en) 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US8409351B2 (en) * 2007-08-08 2013-04-02 Sic Systems, Inc. Production of bulk silicon carbide with hot-filament chemical vapor deposition
DE102007052202B3 (de) * 2007-10-30 2008-11-13 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US7759213B2 (en) * 2008-08-11 2010-07-20 International Business Machines Corporation Pattern independent Si:C selective epitaxy
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8574528B2 (en) 2009-09-04 2013-11-05 University Of South Carolina Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
CN102560671B (zh) * 2010-12-31 2015-05-27 中国科学院物理研究所 半绝缘碳化硅单晶
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
JP2013004572A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
JP6017127B2 (ja) * 2011-09-30 2016-10-26 株式会社東芝 炭化珪素半導体装置
JP6335795B2 (ja) 2012-02-06 2018-05-30 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 負ベベルにより終端した、高い阻止電圧を有するＳｉＣ素子
US10475663B2 (en) * 2012-10-02 2019-11-12 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6183080B2 (ja) * 2013-09-09 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
US10366905B2 (en) 2015-12-11 2019-07-30 Rohm Co., Ltd. Semiconductor device
JP7018394B2 (ja) 2016-08-19 2022-02-10 ローム株式会社 半導体装置
JP6811118B2 (ja) * 2017-02-27 2021-01-13 株式会社豊田中央研究所 Ｍｏｓｆｅｔ
US11094806B2 (en) * 2017-12-29 2021-08-17 Texas Instruments Incorporated Fabricating transistors with implanting dopants at first and second dosages in the collector region to form the base region
TW202200498A (zh) * 2020-06-18 2022-01-01 盛新材料科技股份有限公司 半絕緣單晶碳化矽塊材以及粉末

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256529A (ja) * 1997-03-14 1998-09-25 Fuji Electric Co Ltd 絶縁ゲート型炭化ケイ素サイリスタ
JP2000101066A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 電力用半導体素子
JP2000216090A (ja) * 1999-01-27 2000-08-04 Toshiba Corp 多結晶半導体素子の製造方法
WO2000079570A2 (en) * 1999-06-24 2000-12-28 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1100>
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002057109A (ja) * 2000-08-10 2002-02-22 Hoya Corp 炭化珪素製造方法、炭化珪素及び半導体装置
JP2002151692A (ja) * 2000-11-07 2002-05-24 Fuji Electric Co Ltd 半導体装置の製造方法
JP2002154899A (ja) * 2000-11-10 2002-05-28 Denso Corp 炭化珪素単結晶の製造方法及び製造装置
JP2002231944A (ja) * 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043773A (en) * 1990-06-04 1991-08-27 Advanced Technology Materials, Inc. Wafer base for silicon carbide semiconductor devices, incorporating alloy substrates
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
JP3182262B2 (ja) * 1993-07-12 2001-07-03 株式会社東芝 半導体装置
DE4325804C3 (de) * 1993-07-31 2001-08-09 Daimler Chrysler Ag Verfahren zum Herstellen von hochohmigem Siliziumkarbid
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
TW286435B (ja) 1994-07-27 1996-09-21 Siemens Ag
US5736430A (en) * 1995-06-07 1998-04-07 Ssi Technologies, Inc. Transducer having a silicon diaphragm and method for forming same
SE9502288D0 (sv) 1995-06-26 1995-06-26 Abb Research Ltd A device and a method for epitaxially growing objects by CVD
US6030661A (en) 1995-08-04 2000-02-29 Abb Research Ltd. Device and a method for epitaxially growing objects by CVD
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
SE9503428D0 (sv) 1995-10-04 1995-10-04 Abb Research Ltd A method for epitaxially growing objects and a device for such a growth
US6039812A (en) 1996-10-21 2000-03-21 Abb Research Ltd. Device for epitaxially growing objects and method for such a growth
ATE287127T1 (de) 1997-02-07 2005-01-15 James Albert Cooper Jr Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JPH11162850A (ja) * 1997-08-27 1999-06-18 Matsushita Electric Ind Co Ltd 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
JP3968860B2 (ja) * 1998-03-20 2007-08-29 株式会社デンソー 炭化珪素半導体装置の製造方法
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP3451247B2 (ja) * 2001-02-07 2003-09-29 株式会社日立製作所 半導体装置およびその製法
WO2002077986A2 (en) 2001-03-23 2002-10-03 International Business Machines Corporation Apparatus and method for storing and reading high data capacities
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
SE520968C2 (sv) * 2001-10-29 2003-09-16 Okmetic Oyj Högresistiv monokristallin kiselkarbid och metod för dess framställning
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US6814801B2 (en) * 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US6964917B2 (en) * 2003-04-08 2005-11-15 Cree, Inc. Semi-insulating silicon carbide produced by Neutron transmutation doping

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256529A (ja) * 1997-03-14 1998-09-25 Fuji Electric Co Ltd 絶縁ゲート型炭化ケイ素サイリスタ
JP2000101066A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 電力用半導体素子
JP2000216090A (ja) * 1999-01-27 2000-08-04 Toshiba Corp 多結晶半導体素子の製造方法
WO2000079570A2 (en) * 1999-06-24 2000-12-28 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1100>
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002057109A (ja) * 2000-08-10 2002-02-22 Hoya Corp 炭化珪素製造方法、炭化珪素及び半導体装置
JP2002151692A (ja) * 2000-11-07 2002-05-24 Fuji Electric Co Ltd 半導体装置の製造方法
JP2002154899A (ja) * 2000-11-10 2002-05-28 Denso Corp 炭化珪素単結晶の製造方法及び製造装置
JP2002231944A (ja) * 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541480A (ja) * 2005-05-18 2008-11-20 クリー インコーポレイテッド 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法
JP2007134714A (ja) * 2005-11-09 2007-05-31 Infineon Technologies Ag 高い強度をもつパワーｉｇｂｔ
JP2008053343A (ja) * 2006-08-23 2008-03-06 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法
JP2008078174A (ja) * 2006-09-19 2008-04-03 Fuji Electric Holdings Co Ltd トレンチゲート型炭化珪素半導体装置
JP2017228790A (ja) * 2017-08-30 2017-12-28 良孝 菅原 半導体装置とその動作方法
JP2022097612A (ja) * 2020-04-21 2022-06-30 ローム株式会社 半導体装置
JP7428747B2 (ja) 2020-04-21 2024-02-06 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP5081373B2 (ja) 2012-11-28
EP1540050A1 (en) 2005-06-15
SE525574C2 (sv) 2005-03-15
JP2015099932A (ja) 2015-05-28
SE0202585D0 (sv) 2002-08-30
US20090114924A1 (en) 2009-05-07
US7482068B2 (en) 2009-01-27
WO2004020706A1 (en) 2004-03-11
US8097524B2 (en) 2012-01-17
US8803160B2 (en) 2014-08-12
US20120091471A1 (en) 2012-04-19
SE0202585L (sv) 2004-03-01
JP2012099832A (ja) 2012-05-24
US20060137600A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP5081373B2 (ja) 低不純物炭化ケイ素ウェーハの作製方法
JP3854508B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
US5709745A (en) Compound semi-conductors and controlled doping thereof
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US5463978A (en) Compound semiconductor and controlled doping thereof
JP5458509B2 (ja) 炭化珪素半導体基板
Liu et al. Low temperature chemical vapor deposition growth of β-SiC on (100) Si using methylsilane and device characteristics
JP3650727B2 (ja) 炭化珪素製造方法
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
KR20070054719A (ko) 낮은 나선 전위 밀도를 가지는 3인치 실리콘 카바이드웨이퍼
JP2020047943A (ja) 炭化珪素半導体装置
US9590047B2 (en) SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
Davis Epitaxial growth and doping of and device development in monocyrstalline β-SiC semiconductor thin films
US9806205B2 (en) N-type aluminum nitride monocrystalline substrate
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
Kong et al. Growth, doping, device development and characterization of CVD beta-SiC epilayers on Si (100) and alpha-SiC (0001)
JP2000223719A (ja) 半導体装置
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production
Chen Epitaxial growth of 4H-silicon carbide by CVD for bipolar power device applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5081373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees