JPH10256529A - 絶縁ゲート型炭化ケイ素サイリスタ - Google Patents
絶縁ゲート型炭化ケイ素サイリスタInfo
- Publication number
- JPH10256529A JPH10256529A JP6150697A JP6150697A JPH10256529A JP H10256529 A JPH10256529 A JP H10256529A JP 6150697 A JP6150697 A JP 6150697A JP 6150697 A JP6150697 A JP 6150697A JP H10256529 A JPH10256529 A JP H10256529A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- silicon carbide
- base
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 49
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 48
- 239000002344 surface layer Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 abstract description 10
- 108091006146 Channels Proteins 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 235000012489 doughnuts Nutrition 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】炭化ケイ素を用いて、従来のパワーデバイスよ
りも高耐圧、大電流の絶縁ゲート型炭化ケイ素サイリス
タを提供すること。 【解決手段】第１ベース領域３の一方の表面層に第２ベ
ース領域４と、この第２ベース領域４と離して第３ベー
ス領域６とを形成し、第２ベース領域４の表面層にソー
ス領域７を選択的に形成し、第３ベース領域６の表面層
にエミッタ領域８を形成し、ゲート絶縁膜９を介してゲ
ート電極１０を形成し、ソース領域７上の一部とゲート
電極１０上およびエミッタ領域８上に層間絶縁膜１３を
形成し、ソース領域７の露出部上と第２ベース領域４の
露出部上とにカソード電極１１を形成する。エミッタ領
域８は層間絶縁膜１３で被覆されているのでカソード電
極１１と電気的に絶縁され、電位的には浮遊状態となっ
ている。
りも高耐圧、大電流の絶縁ゲート型炭化ケイ素サイリス
タを提供すること。 【解決手段】第１ベース領域３の一方の表面層に第２ベ
ース領域４と、この第２ベース領域４と離して第３ベー
ス領域６とを形成し、第２ベース領域４の表面層にソー
ス領域７を選択的に形成し、第３ベース領域６の表面層
にエミッタ領域８を形成し、ゲート絶縁膜９を介してゲ
ート電極１０を形成し、ソース領域７上の一部とゲート
電極１０上およびエミッタ領域８上に層間絶縁膜１３を
形成し、ソース領域７の露出部上と第２ベース領域４の
露出部上とにカソード電極１１を形成する。エミッタ領
域８は層間絶縁膜１３で被覆されているのでカソード電
極１１と電気的に絶縁され、電位的には浮遊状態となっ
ている。
Description
【０００１】
【発明の属する技術分野】この発明は、電力用スイッチ
ング素子として用いられ、炭化ケイ素で形成された絶縁
ゲート型炭化ケイ素サイリスタに関する。
ング素子として用いられ、炭化ケイ素で形成された絶縁
ゲート型炭化ケイ素サイリスタに関する。
【０００２】
【従来の技術】最近、電力用半導体素子として、動作温
度が高くできることや絶縁破壊を起こす電界強度が高い
などの利点を生かして炭化ケイ素（ＳｉＣ）を基板結晶
として用いた縦型のパワーＭＯＳＦＥＴが、J.W.Palmou
r らが発表した " Diamond,SiCand Nitric Wide-bandga
p Semicomductors"Material Research Society Proceed
ings(1994) やN.Tokuraらが発表した Jpn.J.Appl.Phys
vol.34(1995),pp5567-5573.で開示されている。これは
アルファ相炭化ケイ素である6H-SiCや4H-SiCなどの単結
晶が、かなりの高品質で製造できるようになってきたこ
とによる。このため、通常のデバイスではシリコン結晶
を用いて製作されるが、炭化ケイ素結晶の持つ前記のよ
うな利点を生かして、デバイスの特性改善を図ることが
期待できるとの観点から炭化ケイ素デバイスが研究され
ている。また、前記のパワーＭＯＳＦＥＴだけでなく、
絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと
略す）も、 A.Bhalla らが発表した Proc.Int.Symp.on
Power Semiconductor Deviceand ICs(1994),pp.287.や
N.Ramungul らの Technical Digest of Conf on SiCand
related Materials(1995),TuP-39で開示されているよ
うに研究が進められている。これはシリコンの経験から
ユニポーラデバイスの代表であるパワーＭＯＳＦＥＴよ
りもバイポーラデバイスであるＩＧＢＴの方が、高耐
圧、大電流領域でデバイスのオン抵抗つまりオン電圧を
減少させることができるからである。
度が高くできることや絶縁破壊を起こす電界強度が高い
などの利点を生かして炭化ケイ素（ＳｉＣ）を基板結晶
として用いた縦型のパワーＭＯＳＦＥＴが、J.W.Palmou
r らが発表した " Diamond,SiCand Nitric Wide-bandga
p Semicomductors"Material Research Society Proceed
ings(1994) やN.Tokuraらが発表した Jpn.J.Appl.Phys
vol.34(1995),pp5567-5573.で開示されている。これは
アルファ相炭化ケイ素である6H-SiCや4H-SiCなどの単結
晶が、かなりの高品質で製造できるようになってきたこ
とによる。このため、通常のデバイスではシリコン結晶
を用いて製作されるが、炭化ケイ素結晶の持つ前記のよ
うな利点を生かして、デバイスの特性改善を図ることが
期待できるとの観点から炭化ケイ素デバイスが研究され
ている。また、前記のパワーＭＯＳＦＥＴだけでなく、
絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと
略す）も、 A.Bhalla らが発表した Proc.Int.Symp.on
Power Semiconductor Deviceand ICs(1994),pp.287.や
N.Ramungul らの Technical Digest of Conf on SiCand
related Materials(1995),TuP-39で開示されているよ
うに研究が進められている。これはシリコンの経験から
ユニポーラデバイスの代表であるパワーＭＯＳＦＥＴよ
りもバイポーラデバイスであるＩＧＢＴの方が、高耐
圧、大電流領域でデバイスのオン抵抗つまりオン電圧を
減少させることができるからである。
【０００３】図６はプレーナ構造のパワーＭＯＳＦＥＴ
の要部断面図で、図７はプレーナ構造のＩＧＢＴの要部
断面図である。図６および図７において、図に示したセ
ルが周期的に配置されて実際のシリコンや炭化ケイ素で
製作されたデバイスが出来上がり、大きな電流を通電で
きる。図７のＩＧＢＴは図６のパワーＭＯＳＦＥＴのド
レイン領域７１を、ｎ+ バッファ領域５２が付加された
高濃度のｐ形のコレクタ領域５１で置き代えた構造とな
っている。それ以外の領域は呼び名は異なっていても基
本的な働きは同じである。またパワーＭＯＳＦＥＴやＩ
ＧＢＴの構造は周知であり詳細な構造の説明はここでは
省略する。パワーＭＯＳＦＥＴやＩＧＢＴなどのデバイ
スでは、ゲート電極６０、８０はゲート絶縁膜５９、７
９で半導体基板から絶縁されているが、このゲート絶縁
膜５９、７９は炭化ケイ素の場合も、シリコンと同様
に、熱酸化により良質の絶縁膜を炭化ケイ素結晶上に形
成できるため、炭化ケイ素結晶を使って各種の絶縁ゲー
ト型デバイスを製作できる。炭化ケイ素デバイスとして
は、前記で示した通りパワーＭＯＳＦＥＴとＩＧＢＴが
ある。
の要部断面図で、図７はプレーナ構造のＩＧＢＴの要部
断面図である。図６および図７において、図に示したセ
ルが周期的に配置されて実際のシリコンや炭化ケイ素で
製作されたデバイスが出来上がり、大きな電流を通電で
きる。図７のＩＧＢＴは図６のパワーＭＯＳＦＥＴのド
レイン領域７１を、ｎ+ バッファ領域５２が付加された
高濃度のｐ形のコレクタ領域５１で置き代えた構造とな
っている。それ以外の領域は呼び名は異なっていても基
本的な働きは同じである。またパワーＭＯＳＦＥＴやＩ
ＧＢＴの構造は周知であり詳細な構造の説明はここでは
省略する。パワーＭＯＳＦＥＴやＩＧＢＴなどのデバイ
スでは、ゲート電極６０、８０はゲート絶縁膜５９、７
９で半導体基板から絶縁されているが、このゲート絶縁
膜５９、７９は炭化ケイ素の場合も、シリコンと同様
に、熱酸化により良質の絶縁膜を炭化ケイ素結晶上に形
成できるため、炭化ケイ素結晶を使って各種の絶縁ゲー
ト型デバイスを製作できる。炭化ケイ素デバイスとして
は、前記で示した通りパワーＭＯＳＦＥＴとＩＧＢＴが
ある。
【０００４】
【発明が解決しようとする課題】しかし、パワーＭＯＳ
ＦＥＴはユニポーラデバイスゆえに通電時の抵抗が大き
く高耐圧化と大電流化が困難である。またＩＧＢＴはバ
イポーラデバイスのためパワーＭＯＳＦＥＴよりは高耐
圧化、大電流化は容易であるが、トランジスタ構造ゆえ
に高耐圧になるにしたがって、オン抵抗が高くなり大電
流化が困難となる。
ＦＥＴはユニポーラデバイスゆえに通電時の抵抗が大き
く高耐圧化と大電流化が困難である。またＩＧＢＴはバ
イポーラデバイスのためパワーＭＯＳＦＥＴよりは高耐
圧化、大電流化は容易であるが、トランジスタ構造ゆえ
に高耐圧になるにしたがって、オン抵抗が高くなり大電
流化が困難となる。
【０００５】この発明の目的は、前記課題を解決して、
前記デバイスよりも高耐圧、大電流の絶縁ゲート型炭化
ケイ素サイリスタを提供することにある。
前記デバイスよりも高耐圧、大電流の絶縁ゲート型炭化
ケイ素サイリスタを提供することにある。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めに、炭化ケイ素からなる絶縁ゲート型サイリスタで、
高抵抗の第１導電形の第１ベース領域と、該第１ベース
領域の一方の表面層に離れてそれぞれ形成された第２導
電形の第２ベース領域および第３ベース領域と、前記第
２ベース領域の表面層に選択的に形成された第１導電形
のソース領域と、前記第３ベース領域の表面層に選択的
に形成された第１導電形のエミッタ領域と、ソース領域
とエミッタ領域とに挟まれた第２ベース領域上、第１ベ
ース領域上および第３ベース領域上に絶縁膜を介して形
成されたゲート電極と、前記ソース領域上と第２ベース
領域上とに形成されたカソード電極と、前記第１ベース
領域の他方の表面層に形成された第２導電形のアノード
領域と、該アノード領域上に形成されたアノード電極と
を有する絶縁ゲート型サイリスタにおいて、前期エミッ
タ領域の表面全面と前記第３ベース領域の露出部とが絶
縁膜で被覆される構成とする。
めに、炭化ケイ素からなる絶縁ゲート型サイリスタで、
高抵抗の第１導電形の第１ベース領域と、該第１ベース
領域の一方の表面層に離れてそれぞれ形成された第２導
電形の第２ベース領域および第３ベース領域と、前記第
２ベース領域の表面層に選択的に形成された第１導電形
のソース領域と、前記第３ベース領域の表面層に選択的
に形成された第１導電形のエミッタ領域と、ソース領域
とエミッタ領域とに挟まれた第２ベース領域上、第１ベ
ース領域上および第３ベース領域上に絶縁膜を介して形
成されたゲート電極と、前記ソース領域上と第２ベース
領域上とに形成されたカソード電極と、前記第１ベース
領域の他方の表面層に形成された第２導電形のアノード
領域と、該アノード領域上に形成されたアノード電極と
を有する絶縁ゲート型サイリスタにおいて、前期エミッ
タ領域の表面全面と前記第３ベース領域の露出部とが絶
縁膜で被覆される構成とする。
【０００７】こうすることで、通電時はサイリスタ構造
となり大電流が通電できる。またエミッタ領域および第
３ベース領域が絶縁膜により電気的にカソード電極から
浮遊した状態のため、アノード電流がエミッタ領域から
横に流れソース領域に入ってアノード電極に抜ける。こ
の横方向に流れる電流はこの通路の抵抗成分で、大電流
領域では電流は飽和する。そのため、安全にデバイスを
遮断でき、デバイスの可制御電流を大きくできる。さら
に、過電流が流れた場合も通電電流が絞られるのでデバ
イスが破壊するのを防止できる。またサイリスタ構造ゆ
えにオン抵抗を大幅に増大させることなく高耐圧化を容
易に図ることができる。
となり大電流が通電できる。またエミッタ領域および第
３ベース領域が絶縁膜により電気的にカソード電極から
浮遊した状態のため、アノード電流がエミッタ領域から
横に流れソース領域に入ってアノード電極に抜ける。こ
の横方向に流れる電流はこの通路の抵抗成分で、大電流
領域では電流は飽和する。そのため、安全にデバイスを
遮断でき、デバイスの可制御電流を大きくできる。さら
に、過電流が流れた場合も通電電流が絞られるのでデバ
イスが破壊するのを防止できる。またサイリスタ構造ゆ
えにオン抵抗を大幅に増大させることなく高耐圧化を容
易に図ることができる。
【０００８】また炭化ケイ素からなる絶縁ゲート型サイ
リスタで、高抵抗の第１導電形の第１ベース領域と、該
第１ベース領域の一方の表面層にトレンチ溝を挟んでそ
れぞれ形成された第２導電形の第２ベース領域および第
３ベース領域と、第２ベース領域の表面層にトレンチ溝
と接し、選択的に形成された第１導電形のソース領域
と、第３ベース領域の表面層にトレンチ溝と接し、形成
された第１導電形のエミッタ領域と、前記トレンチ溝の
側壁に絶縁膜を介して形成されたゲート電極と、前記ソ
ース領域上と第２ベース領域上とに形成されたカソード
電極と、前記第１ベース領域の他方の表面層に形成され
た第２導電形のアノード領域と、該アノード領域上に形
成されたアノード電極とを有する絶縁ゲート型サイリス
タにおいて、前記エミッタ領域の表面全面が絶縁膜で被
覆される構成してもよい。
リスタで、高抵抗の第１導電形の第１ベース領域と、該
第１ベース領域の一方の表面層にトレンチ溝を挟んでそ
れぞれ形成された第２導電形の第２ベース領域および第
３ベース領域と、第２ベース領域の表面層にトレンチ溝
と接し、選択的に形成された第１導電形のソース領域
と、第３ベース領域の表面層にトレンチ溝と接し、形成
された第１導電形のエミッタ領域と、前記トレンチ溝の
側壁に絶縁膜を介して形成されたゲート電極と、前記ソ
ース領域上と第２ベース領域上とに形成されたカソード
電極と、前記第１ベース領域の他方の表面層に形成され
た第２導電形のアノード領域と、該アノード領域上に形
成されたアノード電極とを有する絶縁ゲート型サイリス
タにおいて、前記エミッタ領域の表面全面が絶縁膜で被
覆される構成してもよい。
【０００９】このようにゲート構造をトレンチ構造に
し、且つ、エミッタ領域をカソード電極から電位的に浮
遊状態とすることで、セル構造を小型化できて、セルの
集積度をあげて、デバイスの大電流化を図ることが容易
にできる。また同一電流容量に対してはチップサイズを
小型化できる。前記の第１ベース領域とアノード領域の
間に第１ベース領域より高濃度の第１導電形のバッファ
領域が形成される構成とするとよい。
し、且つ、エミッタ領域をカソード電極から電位的に浮
遊状態とすることで、セル構造を小型化できて、セルの
集積度をあげて、デバイスの大電流化を図ることが容易
にできる。また同一電流容量に対してはチップサイズを
小型化できる。前記の第１ベース領域とアノード領域の
間に第１ベース領域より高濃度の第１導電形のバッファ
領域が形成される構成とするとよい。
【００１０】こうすることで、前記のバッファ領域が空
乏層のストッパー役をするため、第１ベース領域の縦方
向の厚さを低減でき、素子の高耐圧化と低オン電圧化を
図ることができる。また前記のエミッタ領域および第３
ベース領域の周囲を取り囲むように、ゲート電極、ソー
ス領域および第２ベース領域とが配置される構成とする
とよい。
乏層のストッパー役をするため、第１ベース領域の縦方
向の厚さを低減でき、素子の高耐圧化と低オン電圧化を
図ることができる。また前記のエミッタ領域および第３
ベース領域の周囲を取り囲むように、ゲート電極、ソー
ス領域および第２ベース領域とが配置される構成とする
とよい。
【００１１】こうすることで、デバイスが遮断するとき
にサイリスタモードからＩＧＢＴモードに速やかに移行
でき、デバイスの遮断耐量が増大する。また導通状態で
はサイリスタ部とＩＧＢＴ部双方に効率よく電流を通電
できるのでオン抵抗の低減を図ることができる。さらに
前記の第２ベース領域が複数個切り離された構成とする
と効果的である。
にサイリスタモードからＩＧＢＴモードに速やかに移行
でき、デバイスの遮断耐量が増大する。また導通状態で
はサイリスタ部とＩＧＢＴ部双方に効率よく電流を通電
できるのでオン抵抗の低減を図ることができる。さらに
前記の第２ベース領域が複数個切り離された構成とする
と効果的である。
【００１２】こうすることで、サイリスタモードからＩ
ＧＢＴモードに一層速やかに移行できる。
ＧＢＴモードに一層速やかに移行できる。
【００１３】
【発明の実施の形態】炭化ケイ素はシリコンと比較し
て、絶縁破壊を引き起こす電界強度が高いために、炭化
ケイ素でパワーデバイスを製作した場合に、耐圧を確保
するためのベース幅を狭くできる。また融点が高く、バ
ンドギャップが広いため、動作接合温度を高くすること
ができる。またパワーデバイスとして、大電流、高耐圧
化できる絶縁ゲート型サイリスタを炭化ケイ素を用いる
ことで、シリコンで製作した場合よりも大電流領域での
オン電圧特性の改善を図ることができると同時に動作温
度を高くできることで、電流密度を大きくできて、チッ
プサイズの小型化を図ることができる。
て、絶縁破壊を引き起こす電界強度が高いために、炭化
ケイ素でパワーデバイスを製作した場合に、耐圧を確保
するためのベース幅を狭くできる。また融点が高く、バ
ンドギャップが広いため、動作接合温度を高くすること
ができる。またパワーデバイスとして、大電流、高耐圧
化できる絶縁ゲート型サイリスタを炭化ケイ素を用いる
ことで、シリコンで製作した場合よりも大電流領域での
オン電圧特性の改善を図ることができると同時に動作温
度を高くできることで、電流密度を大きくできて、チッ
プサイズの小型化を図ることができる。
【００１４】以下の実施例ではすべて、第１導電形をｎ
形、第２導電形をｐ形として説明するが、これを逆にし
ても勿論構わない。 〔実施例１〕図１はこの発明の第１実施例の要部断面図
である。図１はプレーナ構造の絶縁ゲート型炭化ケイ素
サイリスタの主要部分を示し、左側がサイリスタセル部
で右側がＩＧＢＴセル部である。高比抵抗のｎ形の第１
ベース領域３の一方の表面層にｐ形の第２ベース領域４
と、この第２ベース領域４と離してｐ形の第３ベース領
域６とを形成する。第２ベース領域４の表面層に高濃度
のｎ形のソース領域７を選択的に形成し、第３ベース領
域６の表面層に高濃度のｎ形のエミッタ領域８選択的に
を形成する。寄生サイリスタがラッチアップしないよう
にソース領域７のチャネル２１を形成する側を除いて第
２ベース領域４のｐ形不純物濃度より高い濃度でｐ+ ウ
エル領域５を形成する。ソース領域７とエミッタ領域８
とに挟まれた第２ベース領域４上と第１ベース領域３上
および第３ベース領域６上にゲート絶縁膜９を介してゲ
ート電極１０を形成する。ソース領域７上の一部とゲー
ト電極１０上およびエミッタ領域８上に層間絶縁膜１３
を形成する。ソース領域７の露出部上と表面が高濃度化
された第２ベース領域４（ｐ+ ウエル領域５上のこと）
の露出部上と層間絶縁膜１３上にカソード電極１１を形
成する。第２ベース領域４のカソード電極と接触する表
面はｐ+ ウエル領域５により高濃度化されているので、
カソード電極１１とのコンタクトは良好なオーミック性
が得られる。
形、第２導電形をｐ形として説明するが、これを逆にし
ても勿論構わない。 〔実施例１〕図１はこの発明の第１実施例の要部断面図
である。図１はプレーナ構造の絶縁ゲート型炭化ケイ素
サイリスタの主要部分を示し、左側がサイリスタセル部
で右側がＩＧＢＴセル部である。高比抵抗のｎ形の第１
ベース領域３の一方の表面層にｐ形の第２ベース領域４
と、この第２ベース領域４と離してｐ形の第３ベース領
域６とを形成する。第２ベース領域４の表面層に高濃度
のｎ形のソース領域７を選択的に形成し、第３ベース領
域６の表面層に高濃度のｎ形のエミッタ領域８選択的に
を形成する。寄生サイリスタがラッチアップしないよう
にソース領域７のチャネル２１を形成する側を除いて第
２ベース領域４のｐ形不純物濃度より高い濃度でｐ+ ウ
エル領域５を形成する。ソース領域７とエミッタ領域８
とに挟まれた第２ベース領域４上と第１ベース領域３上
および第３ベース領域６上にゲート絶縁膜９を介してゲ
ート電極１０を形成する。ソース領域７上の一部とゲー
ト電極１０上およびエミッタ領域８上に層間絶縁膜１３
を形成する。ソース領域７の露出部上と表面が高濃度化
された第２ベース領域４（ｐ+ ウエル領域５上のこと）
の露出部上と層間絶縁膜１３上にカソード電極１１を形
成する。第２ベース領域４のカソード電極と接触する表
面はｐ+ ウエル領域５により高濃度化されているので、
カソード電極１１とのコンタクトは良好なオーミック性
が得られる。
【００１５】第１ベース領域３の他方の表面層に高濃度
のｎ形のバッファ領域２と高濃度のｐ形のアノード領域
１とを形成し、アノード領域１上にアノード電極１２を
形成する。エミッタ領域８は層間絶縁膜１３で全面が被
覆されているのでカソード電極１１と電気的に絶縁さ
れ、電位的には浮遊状態となっている。第３ベース領域
６の表面にチャネル２２が形成し易いように、チャネル
２２が形成される領域の表面濃度を低くしている。その
ために、第３ベース領域６を低濃度部（ｐ領域）と高濃
度部（ｐ+ 領域）の２段の拡散領域とした。またエミッ
タ領域８も第３ベース領域６から主電流を流れ易くする
ため、チャネル２２を形成する側から離れたエミッタ部
を深くして、拡散領域を２段とした。ゲート電極１０
に、ある一定以上の正電位（スレッシュホールド電圧）
を印加すると、第２ベース領域４と第３ベース領域６の
表面にｎ形のチャネル２１、２２が形成される。この部
分は丁度ｎ型ＭＯＳＦＥＴのゲートと同様の働きをす
る。
のｎ形のバッファ領域２と高濃度のｐ形のアノード領域
１とを形成し、アノード領域１上にアノード電極１２を
形成する。エミッタ領域８は層間絶縁膜１３で全面が被
覆されているのでカソード電極１１と電気的に絶縁さ
れ、電位的には浮遊状態となっている。第３ベース領域
６の表面にチャネル２２が形成し易いように、チャネル
２２が形成される領域の表面濃度を低くしている。その
ために、第３ベース領域６を低濃度部（ｐ領域）と高濃
度部（ｐ+ 領域）の２段の拡散領域とした。またエミッ
タ領域８も第３ベース領域６から主電流を流れ易くする
ため、チャネル２２を形成する側から離れたエミッタ部
を深くして、拡散領域を２段とした。ゲート電極１０
に、ある一定以上の正電位（スレッシュホールド電圧）
を印加すると、第２ベース領域４と第３ベース領域６の
表面にｎ形のチャネル２１、２２が形成される。この部
分は丁度ｎ型ＭＯＳＦＥＴのゲートと同様の働きをす
る。
【００１６】つぎに、このサイリスタの動作を説明す
る。アノード電極１２を正、カソード電極１１を負に電
圧を印加し、ゲート電極１０にスレッシュホールド電圧
以上の電圧を印加すると、チャネル２１、２２が形成さ
れ、アノード電極１２→アノード領域１→バッファ領域
２→第１ベース領域３→第３ベース領域６→エミッタ領
域８→チャネル２２→第１ベース領域３の表面層（蓄積
層となっている）→チャネル２１→ソース領域７を経由
してカソード電極７に主電流が流れる。この主電流はｐ
ｎｐｎ構造のサイリスタセル部を流れることになり、大
電流を流すことができる。また主電流が大きくなるとチ
ャネル側のエミッタ領域８の拡散深さが浅いため、横方
向抵抗が大きくなり、この領域を横方向に流れる主電流
で電位降下が生じる。さらにチャネル２１、２２、第１
ベース領域３の表面層を通る主電流による電位降下が加
わり、カソード電極１１の電位に対して、主電流が流れ
るエミッタ領域８の電位が上昇し、エミッタ領域８から
第３ベース領域６への電子の注入が抑制される。そのた
め、大電流領域では主電流は飽和特性を示す。
る。アノード電極１２を正、カソード電極１１を負に電
圧を印加し、ゲート電極１０にスレッシュホールド電圧
以上の電圧を印加すると、チャネル２１、２２が形成さ
れ、アノード電極１２→アノード領域１→バッファ領域
２→第１ベース領域３→第３ベース領域６→エミッタ領
域８→チャネル２２→第１ベース領域３の表面層（蓄積
層となっている）→チャネル２１→ソース領域７を経由
してカソード電極７に主電流が流れる。この主電流はｐ
ｎｐｎ構造のサイリスタセル部を流れることになり、大
電流を流すことができる。また主電流が大きくなるとチ
ャネル側のエミッタ領域８の拡散深さが浅いため、横方
向抵抗が大きくなり、この領域を横方向に流れる主電流
で電位降下が生じる。さらにチャネル２１、２２、第１
ベース領域３の表面層を通る主電流による電位降下が加
わり、カソード電極１１の電位に対して、主電流が流れ
るエミッタ領域８の電位が上昇し、エミッタ領域８から
第３ベース領域６への電子の注入が抑制される。そのた
め、大電流領域では主電流は飽和特性を示す。
【００１７】このサイリスタを遮断する場合は、ゲート
電圧をスレッシュホールド電圧以下にしてチャネル２
１、２２を閉じる。浮遊状態のエミッタ領域８からの電
子の注入がなくなるために、主電流はアノード電極１２
→アノード領域１→バッファ領域２→第１ベース領域３
→ｐ+ ウエル領域５（第２ベース領域４の高濃度部を形
成している）を経由してカソード電極１１に流れる。こ
の経路はｐｎｐトランジスタの経路であり、しかも第１
ベース領域３に電子が供給されないベースオープン状態
のトランジスタ動作となり、過剰キャリヤが第１ベース
領域３から消滅すれば主電流は通電できなくなる。この
動作モードはＩＧＢＴのオフモードと全く同じである。
電圧をスレッシュホールド電圧以下にしてチャネル２
１、２２を閉じる。浮遊状態のエミッタ領域８からの電
子の注入がなくなるために、主電流はアノード電極１２
→アノード領域１→バッファ領域２→第１ベース領域３
→ｐ+ ウエル領域５（第２ベース領域４の高濃度部を形
成している）を経由してカソード電極１１に流れる。こ
の経路はｐｎｐトランジスタの経路であり、しかも第１
ベース領域３に電子が供給されないベースオープン状態
のトランジスタ動作となり、過剰キャリヤが第１ベース
領域３から消滅すれば主電流は通電できなくなる。この
動作モードはＩＧＢＴのオフモードと全く同じである。
【００１８】従って、オン状態ではサイリスタモードと
なり、しかも大電流領域では飽和特性を示す特徴をもっ
ており、過電流が抑制される。またオフ状態ではＩＧＢ
Ｔモードに移行して、ＩＧＢＴと同様短時間に主電流を
遮断できる。さらに、オン状態では主電流の一部はアノ
ード電極１２→アノード領域１→バッファ領域２→第１
ベース領域３→第２ベース領域４→ソース領域７を経由
してカソード電極１１にも流れる。このＩＧＢＴセル部
を通って主電流の一部が流れるため、サイリスタ部のみ
を通って流れる従来の絶縁ゲート型サイリスタの場合と
比べるとオン抵抗は小さくなり、オン電圧も低減され
る。 〔実施例２〕図２はこの発明の第２実施例の要部断面図
である。図２はトレンチ構造の絶縁ゲート型炭化ケイ素
サイリスタの主要部分を示し、左側がサイリスタセル部
で右側がＩＧＢＴセル部である。高比抵抗のｎ形の第１
ベース領域３の一方の表面層にｐ形領域を形成し、表面
からこのｐ形領域を貫通するようにトレンチ溝３１を形
成する。このトレンチ溝３１を挟んでｐ形の第２ベース
領域４とｐ形の第３ベース領域６となる。この他に第２
ベース領域と第３ベース領域とを離して形成し、離した
部分の第１ベース領域３と、互いに対向する第２ベース
領域４および第３領域６とを、第２ベース領域４および
第３ベース領域６より深くトレンチ溝３１を形成しても
よい。第２ベース領域４の表面層に高濃度のｎ形のソー
ス領域７を選択的に形成し、第３ベース領域４の表面層
に高濃度のｎ形のエミッタ領域８を形成する。寄生サイ
リスタがラッチアップしないようにソース領域７と接す
る第２ベース領域４の表面層に第２ベース領域４より高
い濃度でｐ+ ウエル領域５を形成する。トレンチ溝３１
の側壁と底部にゲート絶縁膜９を形成し、さらにその溝
３１を低抵抗のポリシリコンなどを充填してゲート電極
１０を形成する。ソース領域７上の一部とゲート電極１
０上およびエミッタ領域８上に層間絶縁膜１３を形成す
る。ソース領域７とｐ+ ウエル領域５（第２ベース領域
４の表面層に形成される）の露出部上および層間絶縁膜
１３上にカソード電極１１を形成する。第１ベース領域
３の他方の表面層に高濃度のｎ形のバッファ領域２と高
濃度のｐ形のアノード領域１とを形成し、アノード領域
１上にアノード電極１２を形成する。エミッタ領域８は
層間絶縁膜１３でカソード電極１１と電気的に絶縁さ
れ、電位的には浮遊状態となっている。ソース領域７と
第１ベース領域３とに挟まれた第２ベース領域４の側面
およびエミッタ領域８と第１ベース領域３とに挟まれた
第３ベース領域６の側面にチャネル２１、２２が形成さ
れる。
なり、しかも大電流領域では飽和特性を示す特徴をもっ
ており、過電流が抑制される。またオフ状態ではＩＧＢ
Ｔモードに移行して、ＩＧＢＴと同様短時間に主電流を
遮断できる。さらに、オン状態では主電流の一部はアノ
ード電極１２→アノード領域１→バッファ領域２→第１
ベース領域３→第２ベース領域４→ソース領域７を経由
してカソード電極１１にも流れる。このＩＧＢＴセル部
を通って主電流の一部が流れるため、サイリスタ部のみ
を通って流れる従来の絶縁ゲート型サイリスタの場合と
比べるとオン抵抗は小さくなり、オン電圧も低減され
る。 〔実施例２〕図２はこの発明の第２実施例の要部断面図
である。図２はトレンチ構造の絶縁ゲート型炭化ケイ素
サイリスタの主要部分を示し、左側がサイリスタセル部
で右側がＩＧＢＴセル部である。高比抵抗のｎ形の第１
ベース領域３の一方の表面層にｐ形領域を形成し、表面
からこのｐ形領域を貫通するようにトレンチ溝３１を形
成する。このトレンチ溝３１を挟んでｐ形の第２ベース
領域４とｐ形の第３ベース領域６となる。この他に第２
ベース領域と第３ベース領域とを離して形成し、離した
部分の第１ベース領域３と、互いに対向する第２ベース
領域４および第３領域６とを、第２ベース領域４および
第３ベース領域６より深くトレンチ溝３１を形成しても
よい。第２ベース領域４の表面層に高濃度のｎ形のソー
ス領域７を選択的に形成し、第３ベース領域４の表面層
に高濃度のｎ形のエミッタ領域８を形成する。寄生サイ
リスタがラッチアップしないようにソース領域７と接す
る第２ベース領域４の表面層に第２ベース領域４より高
い濃度でｐ+ ウエル領域５を形成する。トレンチ溝３１
の側壁と底部にゲート絶縁膜９を形成し、さらにその溝
３１を低抵抗のポリシリコンなどを充填してゲート電極
１０を形成する。ソース領域７上の一部とゲート電極１
０上およびエミッタ領域８上に層間絶縁膜１３を形成す
る。ソース領域７とｐ+ ウエル領域５（第２ベース領域
４の表面層に形成される）の露出部上および層間絶縁膜
１３上にカソード電極１１を形成する。第１ベース領域
３の他方の表面層に高濃度のｎ形のバッファ領域２と高
濃度のｐ形のアノード領域１とを形成し、アノード領域
１上にアノード電極１２を形成する。エミッタ領域８は
層間絶縁膜１３でカソード電極１１と電気的に絶縁さ
れ、電位的には浮遊状態となっている。ソース領域７と
第１ベース領域３とに挟まれた第２ベース領域４の側面
およびエミッタ領域８と第１ベース領域３とに挟まれた
第３ベース領域６の側面にチャネル２１、２２が形成さ
れる。
【００１９】この素子の動作は図１で説明したものと同
一なので省略する。トレンチ構造とすることで、チャネ
ル２１、２２が深さ方向に形成され、セルサイズを小さ
くできる。従って、同一チップサイズではセル数を多数
集積できるので、図１の絶縁ゲート型炭化ケイ素デバイ
スと比べてオン特性がさらに改良される。図３はプレー
ナ構造で、本発明品と他の素子とのオン特性を比較した
図である。図３において、Ａは本発明品、Ｂは炭化ケイ
素で製作したＩＧＢＴ、Ｃは炭化ケイ素で製作したパワ
ーＭＯＳＦＥＴ、Ｄはシリコンで製作した本発明品と同
一構造の絶縁ゲート型サイリスタ、Ｅはシリコンで製作
したＩＧＢＴで各デバイスの絶縁ゲートの構造はプレー
ナ型である。また横軸はオン電圧ＶAKで縦軸は通電電流
密度ＪAKである。
一なので省略する。トレンチ構造とすることで、チャネ
ル２１、２２が深さ方向に形成され、セルサイズを小さ
くできる。従って、同一チップサイズではセル数を多数
集積できるので、図１の絶縁ゲート型炭化ケイ素デバイ
スと比べてオン特性がさらに改良される。図３はプレー
ナ構造で、本発明品と他の素子とのオン特性を比較した
図である。図３において、Ａは本発明品、Ｂは炭化ケイ
素で製作したＩＧＢＴ、Ｃは炭化ケイ素で製作したパワ
ーＭＯＳＦＥＴ、Ｄはシリコンで製作した本発明品と同
一構造の絶縁ゲート型サイリスタ、Ｅはシリコンで製作
したＩＧＢＴで各デバイスの絶縁ゲートの構造はプレー
ナ型である。また横軸はオン電圧ＶAKで縦軸は通電電流
密度ＪAKである。
【００２０】プレーナ構造の本発明品Ａの絶縁ゲート型
炭化ケイ素サイリスタが５０Ａ／ｃｍ2 以上の電流密度
で、他の炭化ケイ素素子Ｂ、Ｃと比べてオン電圧が一番
低くなっている。またＩＧＢＴ（記号Ｂで示されてい
る）と比較すると、小さな電流密度でも本発明品Ａのオ
ン電圧が低くなっている。一方、シリコンで形成した絶
縁ゲート型サイリスタＤと比べても電流密度が２００Ａ
／ｃｍ2 以上では有利になる。電流密度が２００Ａ／ｃ
ｍ2 以下でシリコンより不利になるのは、バンドギャッ
プ（禁制帯のエネルギーギャップのこと）がシリコンよ
り大きく、そのため立上が電圧が大きくなるためであ
る。しかし、炭化ケイ素はシリコンと比べて破壊電界強
度が高く、第１ベース領域の幅を小さくできるために、
炭化ケイ素の大電流領域でのオン電圧の増加分はシリコ
ンより小さくなる。また、炭化ケイ素にした場合、融点
はシリコンより高いため、動作温度を３００℃以上と高
くできる利点もある。
炭化ケイ素サイリスタが５０Ａ／ｃｍ2 以上の電流密度
で、他の炭化ケイ素素子Ｂ、Ｃと比べてオン電圧が一番
低くなっている。またＩＧＢＴ（記号Ｂで示されてい
る）と比較すると、小さな電流密度でも本発明品Ａのオ
ン電圧が低くなっている。一方、シリコンで形成した絶
縁ゲート型サイリスタＤと比べても電流密度が２００Ａ
／ｃｍ2 以上では有利になる。電流密度が２００Ａ／ｃ
ｍ2 以下でシリコンより不利になるのは、バンドギャッ
プ（禁制帯のエネルギーギャップのこと）がシリコンよ
り大きく、そのため立上が電圧が大きくなるためであ
る。しかし、炭化ケイ素はシリコンと比べて破壊電界強
度が高く、第１ベース領域の幅を小さくできるために、
炭化ケイ素の大電流領域でのオン電圧の増加分はシリコ
ンより小さくなる。また、炭化ケイ素にした場合、融点
はシリコンより高いため、動作温度を３００℃以上と高
くできる利点もある。
【００２１】図４はトレンチ構造で、本発明品と他の素
子とのオン特性を比較した図である。図４において、ａ
は本発明品、ｂは炭化ケイ素で製作したＩＧＢＴ、ｃは
炭化ケイ素で製作したパワーＭＯＳＦＥＴ、ｄはシリコ
ンで製作した本発明品と同一構造の絶縁ゲート型サイリ
スタ、ｅはシリコンで製作したＩＧＢＴで各デバイスの
絶縁ゲートの構造はトレンチ型である。図３と比べると
どの素子もオン特性が改良されている。これはトレンチ
構造とすることで、セルを小型化し、集積度を高めたか
らである。
子とのオン特性を比較した図である。図４において、ａ
は本発明品、ｂは炭化ケイ素で製作したＩＧＢＴ、ｃは
炭化ケイ素で製作したパワーＭＯＳＦＥＴ、ｄはシリコ
ンで製作した本発明品と同一構造の絶縁ゲート型サイリ
スタ、ｅはシリコンで製作したＩＧＢＴで各デバイスの
絶縁ゲートの構造はトレンチ型である。図３と比べると
どの素子もオン特性が改良されている。これはトレンチ
構造とすることで、セルを小型化し、集積度を高めたか
らである。
【００２２】尚、図３、図４で示されていないが、本発
明品Ａ、ａは図からはみ出した大電流領域では、電流が
飽和する。図５はこの発明のプレーナ構造の絶縁ゲート
型炭化ケイ素サイリスタの平面パターンの一例を示す図
である。この図は炭化ケイ素表面でのパターン図で電極
や絶縁膜を剥離した状態の図である。ｎ形のエミッタ領
域８はｐ形の第３ベース領域６に囲まれており、これら
の領域の回りに複数のｐ形の第２ベース領域４が取り囲
み、その第２ベース領域４内にｎ形のソース領域７がド
ーナッツ状に形成され、ドーナッツ状の内側にｐ+ ウエ
ル領域５（コンタクト領域）が形成されている。このよ
うに複数個に分割されたＩＧＢＴセル部がサイリスタセ
ル部を取り囲む構成とすることで、一個のＩＧＢＴセル
部でサイリスタセル部を取り囲むよりも、チャネルがＩ
ＧＢＴセル部の周囲全体に形成され、オン時ではサイリ
スタセル部のみでなくＩＧＢＴセル部にも主電流が流れ
るようになり、オン電圧の低減を図ることができる。ま
たオフ時には主電流が速やかにＩＧＢＴセル部に収束さ
せて主電流の遮断性能を大幅に向上できる。
明品Ａ、ａは図からはみ出した大電流領域では、電流が
飽和する。図５はこの発明のプレーナ構造の絶縁ゲート
型炭化ケイ素サイリスタの平面パターンの一例を示す図
である。この図は炭化ケイ素表面でのパターン図で電極
や絶縁膜を剥離した状態の図である。ｎ形のエミッタ領
域８はｐ形の第３ベース領域６に囲まれており、これら
の領域の回りに複数のｐ形の第２ベース領域４が取り囲
み、その第２ベース領域４内にｎ形のソース領域７がド
ーナッツ状に形成され、ドーナッツ状の内側にｐ+ ウエ
ル領域５（コンタクト領域）が形成されている。このよ
うに複数個に分割されたＩＧＢＴセル部がサイリスタセ
ル部を取り囲む構成とすることで、一個のＩＧＢＴセル
部でサイリスタセル部を取り囲むよりも、チャネルがＩ
ＧＢＴセル部の周囲全体に形成され、オン時ではサイリ
スタセル部のみでなくＩＧＢＴセル部にも主電流が流れ
るようになり、オン電圧の低減を図ることができる。ま
たオフ時には主電流が速やかにＩＧＢＴセル部に収束さ
せて主電流の遮断性能を大幅に向上できる。
【００２３】また、図５のＡ−Ａ線で切断した断面図が
図１となり、図５のＢ−Ｂ線で切断した断面図が図７と
なる。このＢ−Ｂ線で切断した断面図は従来構造のＩＧ
ＢＴのセル構造と同じ構造となる。ただし、絶縁ゲート
型炭化ケイ素サイリスタでは、図７のＩＧＢＴの呼び方
がコレクタ電極やエミッタ電極などはアノード電極やカ
ソード電極などに変わる。
図１となり、図５のＢ−Ｂ線で切断した断面図が図７と
なる。このＢ−Ｂ線で切断した断面図は従来構造のＩＧ
ＢＴのセル構造と同じ構造となる。ただし、絶縁ゲート
型炭化ケイ素サイリスタでは、図７のＩＧＢＴの呼び方
がコレクタ電極やエミッタ電極などはアノード電極やカ
ソード電極などに変わる。
【００２４】
【発明の効果】この発明によれば、主電流を流す主要な
領域をサイリスタセル部とし、またエミッタ領域を電気
的に浮遊した構造とし、さらにＩＧＢＴセル部をサイリ
スタセル部の回りに配置する構造とすることで、オン時
に大電流領域でのオン電圧を、パワーＭＯＳＦＥＴやＩ
ＧＢＴより小さくでき、また過電流領域での電流を飽和
させ、且つ、ＩＧＢＴセル部に主電流を速やかに移行さ
せることで、オフ時の遮断性能を大幅に向上させること
ができる。さらに、基板結晶に炭化ケイ素を用いること
で、シリコンを用いる場合よりも第１ベース領域の厚さ
を薄くでき、電流密度の高い領域でのオン電圧をシリコ
ンの場合よりも低くすることが可能となる。さらにゲー
ト部をトレンチ構造として、セルを高集積化し、大電流
化を図ることができる。さらに、炭化ケイ素を用いるこ
とで、３００℃以上の高温動作させることができて、シ
リコンの場合よりも一層の大電流化を図ることができ
る。
領域をサイリスタセル部とし、またエミッタ領域を電気
的に浮遊した構造とし、さらにＩＧＢＴセル部をサイリ
スタセル部の回りに配置する構造とすることで、オン時
に大電流領域でのオン電圧を、パワーＭＯＳＦＥＴやＩ
ＧＢＴより小さくでき、また過電流領域での電流を飽和
させ、且つ、ＩＧＢＴセル部に主電流を速やかに移行さ
せることで、オフ時の遮断性能を大幅に向上させること
ができる。さらに、基板結晶に炭化ケイ素を用いること
で、シリコンを用いる場合よりも第１ベース領域の厚さ
を薄くでき、電流密度の高い領域でのオン電圧をシリコ
ンの場合よりも低くすることが可能となる。さらにゲー
ト部をトレンチ構造として、セルを高集積化し、大電流
化を図ることができる。さらに、炭化ケイ素を用いるこ
とで、３００℃以上の高温動作させることができて、シ
リコンの場合よりも一層の大電流化を図ることができ
る。
【図１】この発明の第１実施例の絶縁ゲート型炭化ケイ
素サイリスタの要部断面図
素サイリスタの要部断面図
【図２】この発明の第２実施例の絶縁ゲート型炭化ケイ
素サイリスタの要部断面図
素サイリスタの要部断面図
【図３】炭化ケイ素で形成したパワーＭＯＳＦＥＴ、Ｉ
ＧＢＴ、絶縁ゲート型炭化ケイ素サイリスタおよびシリ
コンで形成したＩＧＢＴ、絶縁ゲート型サイリスタのオ
ン特性を示した図
ＧＢＴ、絶縁ゲート型炭化ケイ素サイリスタおよびシリ
コンで形成したＩＧＢＴ、絶縁ゲート型サイリスタのオ
ン特性を示した図
【図４】トレンチ構造の炭化ケイ素で形成したパワーＭ
ＯＳＦＥＴ、ＩＧＢＴ、シリコンで形成したＩＧＢＴお
よび図２の絶縁ゲート型炭化ケイ素サイリスタのオン特
性を示した図
ＯＳＦＥＴ、ＩＧＢＴ、シリコンで形成したＩＧＢＴお
よび図２の絶縁ゲート型炭化ケイ素サイリスタのオン特
性を示した図
【図５】この発明のプレーナ構造の絶縁ゲート型炭化ケ
イ素サイリスタの平面パターンの一例を示す図
イ素サイリスタの平面パターンの一例を示す図
【図６】プレーナ構造のパワーＭＯＳＦＥＴの要部断面
図
図
【図７】プレーナ構造のＩＧＢＴの要部断面図
１ アノード電極 ２ バッファ領域 ３ 第１ベース領域 ４ 第２ベース領域 ５ ｐ+ ウエル領域 ６ 第３ベース領域 ７ ソース領域 ８ エミッタ領域 ９ ゲート絶縁膜 １０ ゲート電極 １１ カソード電極 １２ アノード電極 １３ 層間絶縁膜 ２１ チャネル ２２ チャネル ３１ トレンチ溝 ５１ コレクタ領域 ５２ バッファ領域 ５３ 第１ベース領域 ５４ 第２ベース領域 ５５ ｐ+ ウエル領域 ５７ エミッタ領域 ５９ ゲート絶縁膜 ６０ ゲート電極 ６１ エミッタ電極 ６２ コレクタ電極 ６３ 層間絶縁膜 ７１ ドレイン領域 ７３ 第１べーす領域 ７４ 第２ベース領域 ７５ ｐ+ ウエル領域 ７７ ソース領域 ７９ ゲート絶縁膜 ８０ ゲート電極 ８１ ソース電極 ８２ ドレイン電極 ８３ 層間絶縁膜
Claims (5)
- 【請求項１】炭化ケイ素からなる絶縁ゲート型サイリス
タで、高抵抗の第１導電形の第１ベース領域と、該第１
ベース領域の一方の表面層に選択的に離間して形成され
た第２導電形の第２ベース領域および第３ベース領域
と、前記第２ベース領域の表面層に選択的に形成された
第１導電形のソース領域と、前記第３ベース領域の表面
層に選択的に形成された第１導電形のエミッタ領域と、
前記ソース領域と前記エミッタ領域とに挟まれた第２ベ
ース領域上、前記第１ベース領域上および前記第３ベー
ス領域上に絶縁膜を介して形成されたゲート電極と、前
記ソース領域上と前記第２ベース領域上とに形成された
カソード電極と、前記第１ベース領域の他方の表面層に
形成された第２導電形のアノード領域と、該アノード領
域上に形成されたアノード電極とを有する絶縁ゲート型
サイリスタにおいて、前記エミッタ領域の表面全面と前
記第３ベース領域の露出部とが絶縁膜で被覆されること
を特徴とする絶縁ゲート型炭化ケイ素サイリスタ。 - 【請求項２】炭化ケイ素からなる絶縁ゲート型サイリス
タで、高抵抗の第１導電形の第１ベース領域と、該第１
ベース領域の一方の表面層にトレンチ溝を挟んでそれぞ
れ形成された第２導電形の第２ベース領域および第３ベ
ース領域と、第２ベース領域の表面層にトレンチ溝と接
し、選択的に形成された第１導電形のソース領域と、第
３ベース領域の表面層にトレンチ溝と接し、形成された
第１導電形のエミッタ領域と、前記トレンチ溝の側壁に
絶縁膜を介して形成されたゲート電極と、前記ソース領
域上と第２ベース領域上とに形成されたカソード電極
と、前記第１ベース領域の他方の表面層に形成された第
２導電形のアノード領域と、該アノード領域上に形成さ
れたアノード電極とを有する絶縁ゲート型サイリスタに
おいて、前記エミッタ領域の表面全面が絶縁膜で被覆さ
れることを特徴とする絶縁ゲート型炭化ケイ素サイリス
タ。 - 【請求項３】第１ベース領域とアノード領域の間に第１
ベース領域より高濃度の第１導電形のバッファ領域が形
成されることを特徴とする請求項１または２記載の絶縁
ゲート型炭化ケイ素サイリスタ。 - 【請求項４】エミッタ領域および第３ベース領域の周囲
を取り囲むように、ゲート電極、ソース領域および第２
ベース領域とが配置されることを特徴とする請求項１ま
たは２記載の絶縁ゲート型炭化ケイ素サイリスタ。 - 【請求項５】第２ベース領域が複数個切り離して形成さ
れることを特徴とする請求項４記載の絶縁ゲート型炭化
ケイ素サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6150697A JPH10256529A (ja) | 1997-03-14 | 1997-03-14 | 絶縁ゲート型炭化ケイ素サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6150697A JPH10256529A (ja) | 1997-03-14 | 1997-03-14 | 絶縁ゲート型炭化ケイ素サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256529A true JPH10256529A (ja) | 1998-09-25 |
Family
ID=13173057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6150697A Pending JPH10256529A (ja) | 1997-03-14 | 1997-03-14 | 絶縁ゲート型炭化ケイ素サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256529A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248461B1 (en) | 1999-03-10 | 2001-06-19 | Kansai Research Institute | Electric power generating system |
| JP2005537657A (ja) * | 2002-08-30 | 2005-12-08 | オクメティック オーワイジェー | 低不純物炭化ケイ素ウェーハとそのハイパワーデバイスにおける使用 |
| JP2006100779A (ja) * | 2004-09-02 | 2006-04-13 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2006173584A (ja) * | 2004-11-16 | 2006-06-29 | Toshiba Corp | 半導体装置 |
| US7626232B2 (en) | 2004-03-22 | 2009-12-01 | The Kansai Electric Power Co., Inc. | Voltage-controlled semiconductor device |
| JP2014514756A (ja) * | 2011-03-28 | 2014-06-19 | ゼネラル・エレクトリック・カンパニイ | ゲート電極を有する炭化ケイ素半導体デバイス |
| JPWO2016030963A1 (ja) * | 2014-08-26 | 2017-04-27 | 株式会社日立製作所 | ４ｈ−ＳｉＣ 絶縁ゲートバイポーラトランジスタ、その製造方法、および電力変換装置 |
| JP2021089918A (ja) * | 2019-12-02 | 2021-06-10 | 富士電機株式会社 | 炭化珪素半導体装置 |
-
1997
- 1997-03-14 JP JP6150697A patent/JPH10256529A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248461B1 (en) | 1999-03-10 | 2001-06-19 | Kansai Research Institute | Electric power generating system |
| JP2005537657A (ja) * | 2002-08-30 | 2005-12-08 | オクメティック オーワイジェー | 低不純物炭化ケイ素ウェーハとそのハイパワーデバイスにおける使用 |
| US7626232B2 (en) | 2004-03-22 | 2009-12-01 | The Kansai Electric Power Co., Inc. | Voltage-controlled semiconductor device |
| JP2006100779A (ja) * | 2004-09-02 | 2006-04-13 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2006173584A (ja) * | 2004-11-16 | 2006-06-29 | Toshiba Corp | 半導体装置 |
| JP2014514756A (ja) * | 2011-03-28 | 2014-06-19 | ゼネラル・エレクトリック・カンパニイ | ゲート電極を有する炭化ケイ素半導体デバイス |
| US10367089B2 (en) | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
| US11417759B2 (en) | 2011-03-28 | 2022-08-16 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
| JPWO2016030963A1 (ja) * | 2014-08-26 | 2017-04-27 | 株式会社日立製作所 | ４ｈ−ＳｉＣ 絶縁ゲートバイポーラトランジスタ、その製造方法、および電力変換装置 |
| JP2021089918A (ja) * | 2019-12-02 | 2021-06-10 | 富士電機株式会社 | 炭化珪素半導体装置 |
| US11251291B2 (en) | 2019-12-02 | 2022-02-15 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5202308B2 (ja) | 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法 | |
| JP2950688B2 (ja) | 電力用半導体素子 | |
| US6303410B1 (en) | Methods of forming power semiconductor devices having T-shaped gate electrodes | |
| US6091086A (en) | Reverse blocking IGBT | |
| JP5321377B2 (ja) | 電力用半導体装置 | |
| JP2002222952A (ja) | 高耐圧半導体装置 | |
| JPH0883897A (ja) | Ｍｏｓ制御型サイリスタ | |
| JP3826828B2 (ja) | 炭化珪素半導体を用いた電界効果トランジスタ | |
| US7470960B1 (en) | High-voltage power semiconductor device with body regions of alternating conductivity and decreasing thickness | |
| US5757034A (en) | Emitter switched thyristor | |
| JP2023102946A (ja) | 炭化珪素半導体装置 | |
| JPH10256529A (ja) | 絶縁ゲート型炭化ケイ素サイリスタ | |
| CN113130650B (zh) | 功率半导体器件及其制备工艺 | |
| JPH0851197A (ja) | 電流飽和特性を有するｍｏｓ制御サイリスタ | |
| JP2009512207A (ja) | パワー半導体デバイス | |
| US6906356B1 (en) | High voltage switch | |
| JP3222692B2 (ja) | 電力用半導体素子 | |
| JPH1027899A (ja) | 電圧駆動型炭化ケイ素サイリスタ | |
| JP5087831B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003031821A (ja) | 半導体装置 | |
| JP2000311998A (ja) | 絶縁ゲートターンオフサイリスタ | |
| JPH0870116A (ja) | 絶縁ゲート型サイリスタ | |
| JP2000353806A (ja) | 電力用半導体素子 | |
| KR102719789B1 (ko) | 낮은 작동 전압을 갖는 npnp 층상 mos 게이트 트렌치 디바이스 | |
| US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage |