DE102016209024A1 - Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben - Google Patents

Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102016209024A1
DE102016209024A1 DE102016209024.0A DE102016209024A DE102016209024A1 DE 102016209024 A1 DE102016209024 A1 DE 102016209024A1 DE 102016209024 A DE102016209024 A DE 102016209024A DE 102016209024 A1 DE102016209024 A1 DE 102016209024A1
Authority
DE
Germany
Prior art keywords
electrically
passivation layer
doped
semiconductor device
insulating passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016209024.0A
Other languages
English (en)
Inventor
Craig J. Atkinson
Alireza Amirrezvani
Nicole C. Skaggs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GM Global Technology Operations LLC
Original Assignee
GM Global Technology Operations LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GM Global Technology Operations LLC filed Critical GM Global Technology Operations LLC
Publication of DE102016209024A1 publication Critical patent/DE102016209024A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen sind angegeben. In einem Beispiel beinhaltet ein Halbleiterbauelement eine Halbleiterstruktur. Eine elektrisch halbisolierende Passivierungsschicht überlagert die Halbleiterstruktur. Eine elektrisch im Wesentlichen voll isolierende Passivierungsschicht überlagert die elektrisch halbisolierende Passivierungsschicht.

Description

  • TECHNISCHES GEBIET
  • Das technische Gebiet bezieht sich auf Halbleiterbauelemente im Allgemeinen, und insbesondere auf Halbleiterbauelemente, die eine Halbleiterstruktur, wie eine schnellerholende Diode, beinhalten, die zum Beispiel eine stabile Sperrrichtungs-Durchbruchspannung aufweist, und Verfahren zur Herstellung dieser Halbleiterbauelemente.
  • HINTERGRUND
  • Halbleiterbauelemente, die schnellerholende Dioden beinhalten („FREDs”), sind gut bekannt und sind ein Hybrid von Schottky-Dioden und P-N-Übergangsdioden. Derartige Schaltungen erzeugen einen geringeren Durchlassspannungsabfall bei höheren Stromstärken, zusammen mit einer höheren Schaltspannung als nur mit einer P-N-Übergangsdiode oder einer Schottky-Diode. Bei der Umschaltung vom Stromdurchlassmodus (wenn ein Halbleiterbauelement in Durchlassrichtung gepolt ist) in den Stromsperrmodus (wenn ein Halbleiterbauelement in Sperrrichtung gepolt ist) ist es wünschenswert, dass die erforderliche Sperrspannung schnell erreicht wird, und das diese Spannung stabil bleibt, wenn sie einmal erreicht ist.
  • Für schnellerholende Dioden ist eine stabile Sperrrichtungs-Durchbruchspannung wichtig (die Sperrrichtungs-Durchbruchspannung wird manchmal auch als Sperrspannung bezeichnet), um die Leistungsfähigkeit und Zuverlässigkeit des Halbleiter-Bauelements zu gewährleisten. Allerdings können manche schnellerholende Dioden, insbesondere diejenigen, die bei relativ hohen Spannungen eingesetzt werden (z. B. bei etwa 500 V oder darüber [z. B. etwa 500 V bis 2000 V]), Sperrrichtungs-Durchbruchspannungen aufweisen, die sich ändern oder instabil werden können (z. B. wenn die Feuchtigkeitsbedingungen 60 % relative Luftfeuchtigkeit überschreiten) und/oder wenn Spuren von ionischen Verunreinigungen (z. B. Natrium o. ä.) in der Oberflächenschicht oder einer gleichartigen Halbleiterstruktur vorhanden sind. Insbesondere können bei Anliegen einer negativen Spannung, zum Beispiel an der Hauptanode einer schnellerholende Diode, bei hoher Luftfeuchtigkeit stille Oberflächenladungen außen auf der Diode beweglich werden und im Bündel lokal begrenzte Nester von elektrischen Feldern an unerwünschten Stellen bilden, die die Verarmungszonen der Dotierwannen oder Kavernen verändern können, (z. B.„Eindring”-Effekt), was beispielsweise die Sperrrichtungs-Durchbruchspannung senken und die Leistungsfähigkeit und Zuverlässigkeit des Halbleiter-Bauelements beeinträchtigen kann. Außerdem kann sich der schädliche Effekt der Feuchtigkeit auf die Sperrrichtungs-Durchbruchspannung in bestimmten Fällen verschlimmern, in denen das Bauelement nicht verpackt ist bzw. sich nicht in einer kontrollierten Umgebung mit geringer Luftfeuchte befindet. Daher sind die Testbedingungen für das Bauelement zu beachten, um das Ausmaß dieser Einwirkungen auf das Bauelement zu bestimmen.
  • Demzufolge ist es wünschenswert, Halbleiterbauelemente mit Halbleiterstrukturen, wie schnellerholende Dioden oder gleichartige Strukturen bereitzustellen, die eine stabile Sperrrichtungs-Durchbruchspannung aufweisen, zum Beispiel auch in feuchten Umgebungen, um die Leistungsfähigkeit und Zuverlässigkeit des Halbleiter-Bauelements sowie der Verfahren zur Herstellung dieser Halbleiter-Bauelemente zu verbessern. Weiterhin werden andere wünschenswerte Funktionen und Merkmale aus der nachfolgenden detaillierten Beschreibung und den beigefügten Ansprüchen ersichtlich, in Verbindung mit den beigefügten Zeichnungen und dem technischen Kontext.
  • KURZZUSAMMENFASSUNG
  • In diesem Dokument werden Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen vorgestellt. In einem Ausführungsbeispiel beinhaltet ein Halbleiterbauelement eine Halbleiterstruktur. Eine elektrisch halbisolierende Passivierschicht überlagert die Halbleiterstruktur. Eine elektrisch substanziell voll isolierende Passivierschicht überlagert die elektrisch halbisolierenden Passivierschicht.
  • Gemäß einem weiteren Ausführungsbeispiel wird ein Halbleiterbauelement vorgestellt. Das Halbleiterbauelement beinhaltet eine Halbleiterstruktur, die als schnellerholende Diodenstruktur konfiguriert ist, und beinhaltet ein dotiertes Halbleitersubstrat mit N-Leitfähigkeit. Das dotierte Halbleitersubstrat hat einen oberen Flächenbereich, und einen auf der gegenüberliegenden Seite des oberen Oberflächenbereichs angeordneten unteren Flächenbereich. Das dotierte Halbeitersubstrat beinhaltet einen zentralen, mit P+ dotierten, P-leitfähigen Bereich, der sich bis zum oberen Flächenbereich erstreckt und eine Hauptanode bildet. Ein mit N+ dotierter, N-leitfähiger Grenzbereich umgibt den oberen Flächenbereich und bildet einen Kanalstopper. Mindestens ein mit P+ dotierter Zwischenbereich mit P-Leitfähigkeit wird auf den oberen Flächenabschnitt zwischen der Hauptanode und dem Kanalstopper aufgetragen, räumlich getrennt von denselben, um mindestens einen Schutzring zu bilden. Ein unterer mit N+ dotierter, N-leitfähiger Bereich wird im unteren Flächenbereich des dotierten Halbleitersubstrats gebildet. Ein erster Anoden-Metallkontakt wird elektrisch mit der Hauptanode verbunden, und eine zweite Metallstruktur wird elektrisch mit dem Kanalstopper verbunden. Mindestens eine Oxidschicht überlagert das dotierte Halbleitersubstrat zwischen dem ersten Anoden-Metallkontakt und der zweiten Metallstruktur. Mindestens eine Metall-Feldplatte wird zwischen dem ersten Anoden-Metallkontakt und der zweiten Metallstruktur und räumlich getrennt von denselben einfügt und überlagert die mindestens eine Oxidschicht. Eine elektrisch halbisolierende Passivierungsschicht beinhaltet ein erstes Siliziumnitrid-Material und überlagert die mindestens eine Metallfeldplatte und die mindestens eine Oxidschicht. Das erste Siliziumnitrid-Material weist einen ersten spezifischen Widerstand von etwa 7,5 × 108 bis 2,5 × 109 Ohm·cm auf. Eine elektrisch substanziell vollisolierende Passivierungsschicht beinhaltet ein zweites Siliziumnitrid-Material und überlagert die elektrisch halbisolierende Passivierungsschicht. Das zweite Siliziumnitrid-Material weist einen zweiten spezifischen Widerstand von etwa 1 × 1015 bis 1 × 1016 Ohm·cm auf.
  • Gemäß einem weiteren Ausführungsbeispiel wird ein Verfahren zur Herstellung eines Halbleiterbauelements vorgestellt. Das Verfahren beinhaltet die Bildung einer elektrisch halbisolierenden Passivierungsschicht, die eine Halbleiterstruktur überlagert. Eine elektrisch substanziell vollisolierende Passivierungsschicht wird gebildet, die die elektrisch halbisolierende Passivierungsschicht überlagert
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die verschiedenen Ausführungsbeispiele werden nachfolgend in Verbindung mit den nachfolgenden Figuren der Zeichnungen beschrieben, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, und worin:
  • Die 1–4 veranschaulichen in Querschnittdarstellungen ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel in verschiedenen Stadien der Herstellung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachfolgende ausführliche Beschreibung ist rein beispielhafter Natur und nicht als Einschränkung der verschiedenen Ausführungsbeispiele bzw. ihrer Anwendungen und Nutzungen zu verstehen. Weiterhin besteht keine Absicht, durch eine worin vorstehenden Kontext oder der nachfolgenden detaillierten Beschreibung vorgestellte Theorie gebunden zu sein.
  • Verschiedene hierin betrachtete Ausführungen beziehen sich auf Halbleiterbauelemente, einschließlich einer Halbleiterstruktur und einem Verfahren zur Herstellung dieser Halbleiterbauelemente. In einem Ausführungsbeispiel ist die Halbleiterstruktur als schnellerholende Diodenstruktur konfiguriert und beinhaltet ein dotiertes Halbleitersubstrat mit einem zentralen, mit P+ dotierten Bereich, der eine Hauptanode bildet, einen mit N+ dotierten Abschlussbereich, der einen Kanalstopper bildet, und einen unteren, mit N+ dotierten Bereich, der in einem unteren Flächenabschnitt des dotierten Halbleitersubstrats gebildet wird. Ein erster Anoden-Metallkontakt wird elektrisch mit der Hauptanode verbunden, und eine zweite Metallstruktur wird elektrisch mit dem Kanalstopper verbunden. In einem Ausführungsbeispiel überlagert mindestens eine Oxidschicht das dotierte Halbleitersubstrat zwischen dem ersten Anoden-Metallkontakt und der zweiten Metallstruktur. Eine elektrisch halbisolierende Passivierungsschicht überlagert die schnellerholende Diodenstruktur, und eine elektrisch vollisolierende Passivierungsschicht überlagert die elektrisch halbisolierende Passivierungsschicht.
  • In einem Ausführungsbeispiel ist das Halbleiterbauelement so konfiguriert, dass die Hauptanode und ein mit N– dotierter Bereich der schnellerholenden Diodenstruktur einen PN-Übergang bilden, der eine stabile Sperrrichtungs-Durchbruchspannung aufweist, beispielsweise auch bei Vorhandensein von Feuchtigkeit. Insbesondere, und, wie weiter unten noch detaillierter in einem Ausführungsbeispiel erörtert wird, wirken bei Anwesenheit von ziemlich hoher Feuchtigkeit (z. B. ziemlich hohe relative Luftfeuchte von etwa 60 % oder mehr) und Anlegen einer negative Spannung an der Hauptanode der schnellerholenden Diodenstruktur, die elektrisch halbisolierende Passivierungsschicht und die elektrisch substanziell vollisolierende Passivierungsschicht zusammen um dazu beizutragen, stille Oberflächenladungen auf der elektrisch substanziell vollisolierenden Passivierungsschicht zu reduzieren, zu verhindern oder zu beseitigen, so dass diese nicht beweglich werden und im Bündel lokal begrenzte Nester von elektrischen Feldern an unerwünschten Stellen bilden können. Somit hat das Halbleiterbauelement in einem Ausführungsbeispiel eine relativ stabile Sperrrichtungs-Durchbruchspannung für verbesserte Leistungsfähigkeit und Zuverlässigkeit auch in der Anwesenheit von Feuchtigkeit.
  • Die 1–4 veranschaulichen in Querschnittdarstellungen ein Halbleiterbauelement 10 in verschiedenen Stadien der Herstellung. Die beschriebenen Prozessschritte, Verfahren und Materialien sind nur als Ausführungsbeispiele zu werten, die zur Veranschaulichung der neuesten Verfahren zur Herstellung von Halbleiterbauelementen für den nicht fachlich versierten Leser dienen sollen; die Verfahren zur Herstellung von Halbleiterbauelementen sind nicht auf diese beispielhaften Ausführungen begrenzt. Verschiedene Schritte bei der Herstellung von Halbleiterbauelementen sind gut bekannt, daher werden hier viele konventionelle Schritte nur kurz umrissen oder bleiben gänzlich unerwähnt, ohne Angabe der am Allgemeinen bekannten Prozessdetails.
  • 1 veranschaulicht einen Teil des Halbleiterbauelements 10 in einem Zwischenstadium der Herstellung gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 10 beinhaltet eine Halbleiterstruktur, die als schnellerholende Diodenstruktur konfiguriert 11 ist. Die Halbleiterstruktur ist als schnellerholende Diodenstruktur konfiguriert; es ist jedoch zu beachten, dass die Halbleiterstruktur auch anders als eine schnellerholende Diodenstruktur konfiguriert werden kann, wie eine Transistorstruktur oder andere Halbleiterstruktur, beispielsweise eine Hochspannungs-Halbleiterstruktur, wie eine Hochspannungs-Transistorstruktur, beispielsweise ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) oder dergleichen, oder eine andere Hochspannungs-Halbleiterstruktur. Die schnellerholende Diodenstruktur 11 beinhaltet ein dotiertes Halbleitersubstrat 12, bestehend aus einem Halbleitersubstrat, das jedes geeignete Trägermaterial darstellen kann, wie Silizium oder Material auf Siliziumbasis und dergleichen. In diesem Dokument wird der Begriff ‘Halbleitersubstrat’ so verwendet, dass er Halbleitermaterialien umfasst, die konventionell in der Halbleiterindustrie zur Herstellung von elektrischen Geräten genutzt werden. Die Halbleitermaterialien beinhalten monokristalline Siliziummaterialien, wie das normalerweise in der Halbleiterindustrie verwendete relativ reine oder leicht mit Verunreinigungen dotierte monokristalline Silizium, sowie polykristalline Siliziummaterialien und mit anderen Elementen, wie Germanium, Kohlenstoff und dergleichen versetztes Silizium. Zusätzlich dazu umfasst der Begriff ‘Halbleitermaterial’ andere Materialien, wie relativ reines bzw. mit Verunreinigungen dotiertes Germanium, Galliumarsenide, Zinkoxid, Glas und dergleichen. Ein beispielhaftes Halbleitermaterial ist ein Siliziumsubstrat. Das Siliziumsubstrat kann ein Silizium-Rohwafer sein, oder eine dünne Schicht Silizium auf einer Isolierschicht (im Allgemeinen bekannt als Silicon-on-Insulator oder SOI), auf der wiederum auf einem Träger-Wafer aufgebracht ist.
  • In einem Ausführungsbeispiel wird das dotierte Halbleitersubstrat 12 aus einem Siliziumwafer gebildet, der mit einem für die substanzielle Herstellung der N-Leitfähigkeit im gesamten Wafer geeigneten Dotierstofftyp dotiert ist (angezeigt durch N– dotierte Bereiche 14). Die hierin verwendeten Bezeichnungen „–” und „+” sind relative Bezeichnungen, die sich auf Dotierungsgrade beziehen, bei denen „–” eine leichtere Dotierung, oder leicht dotiert, und „+” eine starke Dotierung, oder stark dotiert, bedeutet. N-Dotierstofftypen beinhalten Elemente der Gruppe V des Periodensystems, wie Phosphor (P), Arsen (As) und dergleichen.
  • Wie dargestellt, weist das dotierte Halbleitersubstrat 12 einen oberen Flächenbereich 16 und einen unteren Flächenbereich 18 auf. Ein zentraler, mit P+ dotierter Bereich 20, der sich bis zum oberen Flächenabschnitt 16 erstreckt, wurde durch die Dotierung mit einem zum Aufbau einer P-Leitfähigkeit geeigneten Dotierstoff gebildet. P-Dotierstoffe beinhalten Elemente der Gruppe III des Periodensystems, wie Bor (B) und dergleichen. Der zentrale, mit P+ dotierte Bereich 20 stellt eine Hauptanode 22 dar, zur Bildung eines P-N-Übergangs, wie weiter unten eingehender im Detail erörtert wird.
  • Am Rand des oberen Flächenabschnitts 16 des dotierten Halbleitersubstrats 12 liegt ein mit N+ dotierter Abschlussbereich 24, der durch weitere Dotierung mit einem geeigneten N-leitfähigen Dotierstoff gebildet wurde. Der mit N+ dotierte Abschlussbereich 24 stellt einen Kanalstopper 26 dar, der einen äußeren Begrenzungsbereich der schnellerholenden Diodenstruktur bildet 11.
  • Wie dargestellt sind im oberen Flächenabschnitt 16 des dotierten Halbleitersubstrats 12 zwischen der Hauptanode 22 und dem Kanalstopper 26 und von denselben räumlich getrennt mehrere mit P+ dotierte Zwischenbereiche 28 eingefügt, die durch die Dotierung mit einem geeigneten P-leitfähigen Dotierstoff gebildet wurden. Jeder der mit P+ dotierten Zwischenbereiche 28 stellt einen Schutzring 30 dar.
  • Der dem oberen Flächenabschnitt 16 gegenüberliegende untere Flächenabschnitt 18 des dotierten Halbleitersubstrats 12 ist weiterhin mit einem geeigneten N-leitfähigen Dotierstoff dotiert und bildet optional einen unteren, mit N+ dotierten Bereich 32. In einem Ausführungsbeispiel bildet die Hauptanode 22 einen P-N-Übergang zu dem mit N– dotierten Bereich 14.
  • Eine strukturierte Oxidschicht 34, eine Oxidschicht 36, ein Anoden-Metallkontakt 38, eine Metallstruktur 40 und Metall-Feldplatten 42 überlagern das dotierte Halbleitersubstrat 12. Wie dargestellt ist der Anoden-Metallkontakt 38 elektrisch mit der Hauptanode 22 verbunden, die Metallstruktur 40 ist elektrisch mit dem Kanalstopper 26 verbunden, und die strukturierte Oxidschicht 34 sowie die Oxidschicht 36 sind zwischen dem Anoden-Metallkontakt 38 und der Metallstruktur 40 eingefügt. Zu beachten ist, dass die Oxidschicht(en) aus aufeinander geschichteten Oxiden oder aus einer einzelnen durchgängigen Oxidschicht bestehen können. Zudem ist zu beachten, dass die Oxidschicht(en) unter Anwendung verschiedener Verfahren bei der Herstellung des Bauelements gebildet werden können. Abhängig vom Typ des hergestellten Bauelements kann die Dicke des Oxids variabel sein. In einem Ausführungsbeispiel überlagern die Metall-Feldplatten 42 die Oxidschicht 36 und sind über die Schutzringe 30 verteilt oder generell vertikal angeordnet, um bei der Eingrenzung des von der schnellerholende Diode 11 im Betrieb von Anwendungen mit relativ hoher Spannung erzeugten elektrischen Feldes zu helfen (z. B. bei Sperrrichtungs-Durchbruchspannungen um 500 V oder darüber). In einem nicht dargestellten Ausführungsbeispiel können die Metall-Feldplatten 42 kleine Kontaktfenster aufweisen, die durch die Oxidschichten 34 und 36 so strukturiert sind, dass das Metall der Metall-Feldplatten 42 in direkten Kontakt mit den mit P+ dotierten Zwischenbereichen 28 stehen kann, aus denen die Schutzringe 30 unter den entsprechenden Metall-Feldplatten 42 gebildet werden.
  • In einem Ausführungsbeispiel werden die strukturierte Oxidschicht 34 und die Oxidschicht 36 aus einem dielektrischen Oxidmaterial, wie Siliziumoxid (z. B. Siliziumoxid [SiO2]), gebildet. In einem Ausführungsbeispiel hat die strukturierte Oxidschicht 34 eine Dicke von 7000 bis 10000 Å, und unabhängig davon hat die Oxidschicht 36 eine Dicke von etwa 7000 bis 10000 Å. In einem Ausführungsbeispiel werden der Anoden-Metallkontakt 38, die Metallstruktur 40 und die Metall-Feldplatten 42 aus einem leitfähigen Metall, wie Aluminium bzw. dessen Legierungen oder dergleichen gebildet, und haben eine unabhängige Dicke von 20000 bis 50000 Å.
  • Der abgebildete Bereich des Halbleiterbauelements 10 kann auf der Grundlage von gut bekannten Techniken gebildet werden. In einem Ausführungsbeispiel wird das Halbleiterbauelement 10 aus einem Siliziumwafer gebildet, der leicht mit einem N-leitfähigen Dotierstofftyp dotiert und auf den thermisch eine Oxidschicht aufgetragen wurde, beispielsweise unter Anwendung eines thermischen Oxidationsverfahrens, und auf dem die Oxidschicht unter Anwendung eines Nassätzverfahrens strukturiert wurde (z. B. Salzsäureätzung [HF]), um die strukturierte Oxidschicht 34 zu bilden. Danach werden der zentrale, mit P+ dotierte Bereich 20, der mit N+ dotierte Abschlussbereich 24, die mit P+ dotierten Zwischenbereiche 28 und der untere mit N+ dotierte Bereich 32 gebildet, zum Beispiel unter Nutzung der strukturierten Oxidschicht 34 oder mit Anwendung von zusätzlichen Fotomasken- und Lithografietechniken und verschiedenen Ionenimplantationsverfahren zur selektiven Implantation der verschiedenen geeigneten Dotierstofftypen in den Siliziumwafer zur Herstellung der entsprechenden o.a. Leitfähigkeitstypen. Alternativ kann der Dotierstoff in den Siliziumwafer mit anderen Verfahren als Implantation eingebracht werden, wie zum Beispiel mit thermischen Dotierverfahren. Als nächstes wird die Oxidschicht 36 aufgetragen, beispielsweise unter Anwendung eines chemischen Verfahrens zur Gasphasenabscheidung (CVD), und strukturiert und geätzt (z. B. ähnlich wie das Strukturieren und Ätzen der Oxidschicht 34), gefolgt vom Auftragen einer Metallschicht, beispielsweise unter Anwendung eines Plasma-Metallauftragsverfahrens oder eines physikalischen Verfahrens zur Gasphasenabscheidung (PVD). Die Metallschicht wird dann strukturiert, beispielsweise unter Anwendung von Lithographie- und Ätzttechniken, um den Anoden-Metallkontakt 38, die Metallstruktur 40 und die Metall-Feldplatten 42 zu bilden. Eine hier nicht abgebildete rückseitige Metallschicht, die in der Technik der schnellerholende Dioden („FREDs”) gut bekannt ist, kann funktionell mit dem Halbleiterbauelement 10 gekoppelt sein.
  • 2 veranschaulicht das Halbleiterbauelement 10 in einem weiter fortgeschrittenen Herstellungsstadium gemäß einem Ausführungsbeispiel. Im weiteren Prozessverlauf wird eine elektrisch halbisolierende Passivierungsschicht 44 zur Überlagerung der schnellerholenden Diodenstruktur 11 gebildet. Wie dargestellt wird die elektrisch halbisolierende Passivierungsschicht 44 über den Metall-Feldplatten 42, der Oxidschicht, der Metallstruktur 40 und zum Teil auf dem Anoden-Metallkontakt 38 aufgetragen. In einem Ausführungsbeispiel hat die elektrisch halbisolierende Passivierungsschicht 44 eine Dicke von etwa 12000 bis 20000 Å, wie von etwa 15000 bis 19000 Å.
  • Die die elektrisch halbisolierende Passivierungsschicht 44 ist aus einem Material mit einem bestimmten elektrischen Widerstand, lässt jedoch einen begrenzten Fluss elektrischer Ladung(en) (Ionen) durch. In einem Ausführungsbeispiel hat die elektrisch halbisolierende Passivierungsschicht 44 einen spezifischen Widerstand von etwa 7,5 × 108 bis 2,5 × 109 Ohm·cm, wie von etwa 1 × 109 bis 2 × 109 Ohm·cm, unabhängig davon eine Niederfrequenzleistung von etwa 450 bis 650 W bei etwa 225 kHz bis 450 kHz, wie beispielsweise von etwa 500 bis 600 W bei etwa 230 kHz bis 250 kHz, und unabhängig davon eine Hochfrequenzleistung von etwa 0 bis 300 W bei 13,56 MHz, wie von etwa 0 W bei 13,56 MHz. In einem Ausführungsbeispiel hat die elektrisch halbisolierende Passivierungsschicht 44 einen Brechungsindex von etwa 2,75 bis 3,25, wie von etwa 2,9 bis 3,1, und unabhängig davon eine Folienspannung von etwa –1 × 1010 bis –2,5 × 109 Dynes/cm2, wie von etwa –7,5 × 109 bis –3,5 × 109 Dynes/cm2.
  • In einem Ausführungsbeispiel ist die elektrisch halbisolierende Passivierungsschicht 44 aus einem Siliziumnitridmaterial mit einem molaren Stickstoff-/Siliziumverhältnis (N/Si) von etwa 0,3 bis 0,38Y. In einem Ausführungsbeispiel wird die elektrisch halbisolierende Passivierungsschicht 44 mittels eines Verfahrens zur plasmaunterstützten chemischen Gasphasenabscheidung (PECVD) mit Zuführung von Ammoniak (NH3) und Silan (SiH4) aufgetragen, bei einem Ammoniak-/Silangasverhältnis von etwa 0,8:1 bis 1,25:1, wie beispielsweise von etwa 0,85:1 bis 1,15:1, beispielsweise von etwa 1:1. In einem Ausführungsbeispiel beinhaltet das PECVD-Verfahren die Anwendung eines NH3Gasdurchsatzes von etwa 620 bis 780 sccm, beispielsweise von etwa 650 bis 750 sccm, und eines Silan-Gasdurchsatzes von etwa 620 bis 780 sccm, beispielsweise von etwa 650 bis 750 sccm. In einem Ausführungsbeispiel wird die elektrisch halbisolierende Passivierungsschicht 44 mittels des PECVD-Verfahrens bei einer Temperatur von 340 bis 410 °C aufgetragen, beispielsweise bei etwa 390 bis 410 °C, und unabhängig davon bei einem Druck von etwa 2 bis 3 Torr, beispielsweise bei etwa 2,2 bis 2,7 Torr.
  • 3 veranschaulicht das Halbleiterbauteil 10 in einem fortgeschritteneren Fertigungsstadium gemäß einem Ausführungsbeispiel. Im weiteren Prozessverlauf wird eine elektrisch substanziell vollisolierende Passivierungsschicht 46 gebildet, die die elektrisch halbisolierende Passivierungsschicht 44 überlagert. In einem Ausführungsbeispiel hat die elektrisch substanziell vollisolierende Passivierungsschicht 46 eine Dicke von etwa 6500 bis 10500 Å, wie beispielsweise von etwa 7500 bis 9500 Å.
  • Die elektrisch substanziell vollisolierende Passivierungsschicht 46 besteht aus einem elektrisch vollisolierenden oder annähernd vollisolierenden Material. In einem Ausführungsbeispiel hat die elektrisch substanziell vollisolierende Passivierungsschicht 46 einen spezifischen Widerstand von etwa 1 × 1015 bis 1 × 1016 Ohm·cm, wie von etwa 3 × 1015 bis 7 × 1015 Ohm·cm, unabhängig davon eine Niederfrequenzleistung von etwa 550 bis 750 W bei etwa 225 kHz bis 450 kHz, wie von etwa 600 bis 700 W bei etwa 230 kHz bis 250 kHz, und unabhängig davon eine Hochfrequenzleistung von etwa 350 bis 550 W bei 13,56 MHz, wie von etwa von 400 bis 500 W bei 13,56 MHz. In einem Ausführungsbeispiel hat die elektrisch substanziell vollisolierende Passivierungsschicht 46 einen Brechungsindex von etwa 1,92 bis 2,08, wie von etwa 1,97 bis 2,03, und unabhängig davon eine Folienspannung von etwa –6 × 109 bis –3 × 108 Dynes/cm2, wie von etwa –3 × 109 bis –6 × 108 Dynes/cm2.
  • In einem Ausführungsbeispiel ist die elektrisch substanziell vollisolierende Passivierungsschicht 46 ein Siliziumnitridmaterial mit einem molaren Stickstoff-/Siliziumverhältnis (N/Si) von etwa 0,9 bis 1,1. In einem Ausführungsbeispiel wird die elektrisch substanziell vollisolierende Passivierungsschicht 46 mittels eines (PECVD)-Verfahrens mit Zuführung von Ammoniak (NH3) und Silan (SiH4) bei einem Ammoniak-/Silangasverhältnis von etwa 4,5:1 bis 8,2:1, wie von etwa 5,1:1 bis 7,1 aufgetragen. In einem Ausführungsbeispiel beinhaltet das PECVD-Verfahren die Anwendung eines NH3Gasdurchsatzes von etwa 1550 bis 1950 sccm, beispielsweise von etwa 1650 bis 1850 sccm, und eines Silan-Gasdurchsatzes von etwa 240 bis 340 sccm, beispielsweise von etwa 260 bis 320 sccm, und eines Stickstoff-Gasdurchsatzes von etwa 800 bis etwa 1200 sccm, beispielsweise von etwa 900 bis 1100 sccm. In einem Ausführungsbeispiel wird die elektrisch substanziell vollisolierende Passivierungsschicht 46 mittels des PECVD-Verfahrens bei einer Temperatur von 380 bis 420 °C aufgetragen, beispielsweise bei etwa 390 bis 410 °C, und unabhängig davon bei einem Druck von etwa 2,3 bis 3,1 Torr, beispielsweise bei etwa 2,45 bis 2,95 Torr. Es ist zu beachten, dass die Aufeinanderschichtung der elektrisch halbisolierenden Passivierungsschicht und der elektrisch substanziell vollisolierenden Passivierungsschicht und die nachfolgende Strukturierung dieser Passivierungsschichten während der Fertigung dieses Halbleiterbauelements in einem Arbeitsgang oder in zwei getrennten Durchgängen (oder mehrfachen Arbeitsgang) erfolgen kann.
  • 4 veranschaulicht das Halbleiterbauelement 10, wie in 3 dargestellt, aber mit negativer Spannung (angezeigt durch den Pfeil mit einer Spitze 48), angelegt an den Hauptanoden-Metallkontakt 38 der schnellerholenden Diodenstruktur 11 in Anwesenheit von Feuchtigkeit (z. B. ziemlich hohe Feuchtigkeit von etwa 60 % oder höhere relative Luftfeuchte). In einem Ausführungsbeispiel ist die schnellerholende Diodenstruktur 11 eine schnellerholende Diodenstruktur für relativ hohe Spannungen, mit einer Sperrrichtungs-Durchbruchspannung von etwa 500 V oder höher, wie etwa 700 V oder höher, wie etwa 1000 V oder höher, wie etwa 1200 V oder höher, beispielsweise etwa 1200 bis 2000 V.
  • Wie dargestellt wird die negative Spannung 48 an den Anoden-Metallkontakt 38 angelegt, während das Halbleiterbauelement 10 Feuchtigkeit ausgesetzt wird (z. B. ziemlich hohe Feuchtigkeit von etwa 60 % oder höhere relative Luftfeuchte), und ein Lawinendurchbruch (dargestellt durch die Strichlinien 50) erfolgt zwischen der Hauptanode 22 und den mit N– dotierten Bereichen entlang des P-N-Übergangs, die eine stabile Sperrrichtungs-Durchbruchspannung gewährleisten. In einem Ausführungsbeispiel, insbesondere, wenn die negative Spannung 48 an den Anoden-Metallkontakt 38 in Anwesenheit ziemlich hoher Feuchtigkeit von etwa 60 % oder höherer relative Luftfeuchte angelegt wird, werden stille Oberflächenladungen 52 oder Ionen auf der Oberfläche der elektrisch substanziell vollisolierenden Passivierungsschicht 46 von Gegenladungen oder Ionen 54 substanziell an Ort und Stelle gehalten, die aus dem direkten Kontakt mit dem Anoden-Metallkontakt 38, der Metallstruktur 40 und den Metall-Feldplatten 42 in die elektrisch halbisolierende Passivierungsschicht 44 gezogen werden, um dazu beizutragen, stille Oberflächenladungen 52 auf der elektrisch substanziell vollisolierende Passivierungsschicht zu reduzieren, zu verhindern oder zu beseitigen, so dass diese nicht beweglich werden und im Bündel (ein) lokal begrenzte(s) Nest(er) von elektrischen Feldern an (einer) unerwünschten Stelle(n) bilden, wie in der Nähe des Kanalstopps 26. Somit hat das Halbleiterbauelement 10 in einem Ausführungsbeispiel eine relativ stabile Gegenrichtungs-Durchbruchspannung und gewährleistet auch in Anwesenheit von Feuchtigkeit eine bessere Leistungsfähigkeit und Zuverlässigkeit.
  • Während mindestens ein Ausführungsbeispiel in der vorstehenden detaillierten Beschreibung vorgestellt wurde, ist zu beachten, dass es eine Vielzahl an Varianten gibt. Es ist weiterhin zu beachten, dass das Ausführungsbeispiel bzw. die Ausführungsbeispiele lediglich Beispiele sind und den Umfang, die Anwendbarkeit oder die Konfiguration dieser Offenlegung nicht in irgendeiner Weise einschränken sollen. Vorstehende detaillierte Beschreibung bietet Fachleuten vielmehr eine zweckmäßige Roadmap zur praktischen Anwendung eines in der Offenlegung angegebenen Ausführungsbeispiels. Es versteht sich, dass verschiedene Veränderungen an der Funktion und der Anordnung von Elementen vorgenommen werden können, die in einem Anwendungsbeispiel beschrieben sind, ohne vom Rahmen der Offenlegung abzuweichen, der in den beigefügten Ansprüchen angegeben ist.

Claims (10)

  1. Halbleiterbauelement, umfassend: eine Halbleiterstruktur; eine elektrisch halbisolierende Passivierungsschicht, die die Halbleiterstruktur überlagert; und eine elektrisch substanziell vollisolierende Schicht, die die elektrisch halbisolierende Passivierungsschicht überlagert.
  2. Halbleiterbauelement nach Anspruch 1, worin die elektrisch halbisolierende Passivierungsschicht eine Dicke von etwa 12000 bis 20000 Å hat.
  3. Halbleiterbauelement nach Anspruch 1, worin die elektrisch substanziell vollisolierende Schicht eine Dicke von etwa 6500 bis 10500 Å hat.
  4. Halbleiterbauelement nach Anspruch 1, worin die elektrisch halbisolierende Passivierungsschicht einen spezifischen Widerstand von etwa 7,5 × 108 bis 2,5 × 109 Ohm·cm hat.
  5. Halbleiterbauelement nach Anspruch 1, worin die elektrisch substanziell vollisolierende Schicht einen spezifischen Widerstand von etwa 1 × 1015 bis 1 × 1016 Ohm·cm hat.
  6. Halbleiterbauelement nach Anspruch 1, worin die elektrisch halbisolierende Passivierungsschicht einen Brechungsindex von etwa 2,75 bis 3,25 hat.
  7. Halbleiterbauelement nach Anspruch 1, worin die elektrisch substanziell vollisolierende Schicht einen Brechungsindex von etwa 1.92 bis 2.08 hat.
  8. Halbleiterbauelement nach Anspruch 1, worin die elektrisch halbisolierende Passivierungsschicht eine Niederfrequenzleistung von etwa 450 bis 650 W bei etwa 225 bis 450 kHz hat.
  9. Halbleiterbauelement, umfassend: eine Halbleiterstruktur, die als schnellerholende Diodenstruktur konfiguriert ist, umfassend: ein dotiertes Halbleitersubstrat mit N-Leitfähigkeit, das einen oberen Flächenabschnitt aufweist, und einen unteren Flächenabschnitt, der sich an der gegenüberliegenden Seite des oberen Flächenabschnitts befindet, wobei das dotierte Halbleitersubstrat Folgendes umfasst: einen zentralen, mit P+ dotierten, N-leitfähigen Bereich, der sich zu dem oberen, eine Hauptanode eingrenzenden Flächenabschnitt erstreckt; einen mit N+ dotierten Abschlussbereich, der den oberen Flächenabschnitt umgibt und einen Kanalstopper eingrenzt; mindestens einen mit P+ dotierten, P-leitfähigen Zwischenbereich, eingefügt in den oberen Flächenabschnitt und räumlich von der Hauptanode und dem Kanalstopper entfernt, der mindestens einen Schutzring bildet; und einen unteren, mit N+ dotierten und N-leitfähigen Bereich, gebildet in dem unteren Flächenabschnitt des dotierten Halbleiterbereichs; einen ersten Anoden-Metallkontakt, der elektrisch mit der Hauptanode gekoppelt ist; eine zweite Metallstruktur, die elektrisch mit der Hauptanode gekoppelt ist; mindestens eine Oxidschicht, die das dotierte Halbleitersubstrat zwischen dem ersten Anoden-Metallkontakt und der zweiten Metallstruktur überlagert; mindestens eine Metall-Feldplatte, eingefügt zwischen den ersten Anoden-Metallkontakt und der zweiten Metallstruktur und räumlich von diesen beiden getrennt, die mindestens eine Oxidschicht überlagert; und eine elektrisch halbisolierende Passivierungsschicht, bestehend aus einem ersten Siliziumintrid-Material, die mindestens eine Oxidschicht überlagert, wobei das erste Siliziumintrid-Material einen ersten spezifischen Widerstand von etwa 7,5 × 108 bis 2,5 × 109 Ohm·cm aufweist; und eine elektrisch substanziell vollisolierende Passivierungsschicht, bestehend aus einem zweiten Siliziumintrid-Material, die die elektrisch halbisolierende Passivierungsschicht überlagert, wobei das zweite Siliziumintrid-Material einen zweiten spezifischen Widerstand von etwa 1 × 1015 bis 1 × 1016 Ohm·cm aufweist.
  10. Verfahren zur Herstellung eines Halbleiterbauelements, die folgende Schritte umfasst: Bildung einer elektrisch halbisolierenden Passivierungsschicht, die eine Halbleiterstruktur überlagert; und Bildung einer elektrisch substanziell vollisolierenden Passivierungsschicht, die die elektrisch halbisolierende Passivierungsschicht überlagert.
DE102016209024.0A 2015-06-01 2016-05-24 Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben Pending DE102016209024A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/726,999 US9576791B2 (en) 2015-06-01 2015-06-01 Semiconductor devices including semiconductor structures and methods of fabricating the same
US14/726,999 2015-06-01

Publications (1)

Publication Number Publication Date
DE102016209024A1 true DE102016209024A1 (de) 2016-12-01

Family

ID=57282076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016209024.0A Pending DE102016209024A1 (de) 2015-06-01 2016-05-24 Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben

Country Status (3)

Country Link
US (1) US9576791B2 (de)
CN (1) CN106206753B (de)
DE (1) DE102016209024A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6519455B2 (ja) * 2015-11-26 2019-05-29 三菱電機株式会社 半導体装置
JP2019145616A (ja) * 2018-02-19 2019-08-29 株式会社東芝 半導体装置
JP7052476B2 (ja) * 2018-03-27 2022-04-12 三菱電機株式会社 半導体装置
JP7345354B2 (ja) * 2019-10-25 2023-09-15 三菱電機株式会社 半導体装置
CN110854072B (zh) * 2020-01-07 2022-11-04 四川立泰电子有限公司 低电磁干扰功率器件终端结构的制造工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128128A (ja) * 1985-11-29 1987-06-10 Nec Corp 半導体装置
USH665H (en) * 1987-10-19 1989-08-01 Bell Telephone Laboratories, Incorporated Resistive field shields for high voltage devices
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
JPH05335345A (ja) * 1992-05-29 1993-12-17 Sharp Corp 半導体素子の表面保護膜
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
JP2682403B2 (ja) * 1993-10-29 1997-11-26 日本電気株式会社 半導体装置の製造方法
KR100297703B1 (ko) * 1998-02-24 2001-08-07 김덕중 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법
WO2001003205A1 (en) * 1999-07-02 2001-01-11 Digirad Corporation Indirect back surface contact to semiconductor devices
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
JP6332032B2 (ja) * 2012-11-16 2018-05-30 コニカミノルタ株式会社 透光性電極、及び、電子デバイス

Also Published As

Publication number Publication date
US20160351384A1 (en) 2016-12-01
CN106206753A (zh) 2016-12-07
CN106206753B (zh) 2019-05-10
US9576791B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE112011102011B4 (de) Verfahren zum Herstellen eines Tunnel-FET mit vertikalem Heteroübergang und Feldeffekttransistor-Einheit
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102011088717B4 (de) FINFET mit erhöhter Effizienz und Herstellverfahren
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112010005626B4 (de) Halbleitervorrichtung
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102016209024A1 (de) Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112018003362T5 (de) Oxid-halbleitereinheit und verfahren zur herstellung einer oxid-halbleitereinheit
DE112011102926T5 (de) Halbleiterbauteil
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE112017004237B4 (de) Halbleitereinheit
DE112014005661B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102016219094A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112014001208T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013007510B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112014000565T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112012001612T5 (de) Bipolartransistor in Siliziumkarbid mit verbesserter Durchbruchsspannung
DE112010003383T5 (de) Transistoren mit einer dielektrischen Kanalsperrschicht und die zugehörigen Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: SCHWEIGER PARTNERSCHAFT PATENTANWALT UND RECHT, DE

Representative=s name: SCHWEIGER & PARTNERS, DE

R016 Response to examination communication
R082 Change of representative

Representative=s name: SCHWEIGER, MARTIN, DIPL.-ING. UNIV., DE