CN104810276A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN104810276A
CN104810276A CN201510043506.5A CN201510043506A CN104810276A CN 104810276 A CN104810276 A CN 104810276A CN 201510043506 A CN201510043506 A CN 201510043506A CN 104810276 A CN104810276 A CN 104810276A
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrates
semiconductor device
film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510043506.5A
Other languages
English (en)
Inventor
滨正树
笼利康明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104810276A publication Critical patent/CN104810276A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种制造半导体器件的方法。为了在碳化硅衬底上方形成MOSFET，当执行伴随有氮化的热处理以降低栅绝缘膜和碳化硅衬底之间边界的附近的界面态密度时，由于MOSFET的电容和栅电压之间关系而发生CV滞后，由此降低了半导体器件的可靠性。为了解决上述问题，对碳化硅衬底上方形成的绝缘膜执行伴随有氮化的热处理(步骤S7)。然后，在惰性气体气氛中加热绝缘膜(步骤S9)。此后，具有由绝缘膜构成的栅绝缘膜的场效应晶体管形成在碳化硅衬底上方。

Description

制造半导体器件的方法
相关申请交叉引用
通过引用将2014年1月29日提交的日本专利申请No.2014-014508的包括说明书，附图以及摘要的公开内容整体并入本文。
技术领域
本发明涉及一种制造半导体器件的方法，并且特别涉及一种应用于包括碳化硅半导体衬底的半导体器件的有效技术。
背景技术
因为碳化硅(SiC)比硅(Si)具有更大的带隙和近似大一位的击穿场，因此其有希望作为功率器件中采用的材料。
作为将要形成在碳化硅衬底上方的器件结构，与具有平面结构的MOSFET相比，能够对具有沟槽栅结构的MOSFET(金属氧化物半导体场效应晶体管)进行微制造并且能够具有低导通电阻。因此，希望进行实际应用。众所周知，为了形成用于MOSFET的栅绝缘膜，热氧化半导体衬底以形成用作栅绝缘膜的热氧化膜。
专利文献1(日本未审专利申请公开No.2005-116893)教导了通过在绝缘膜借助热氧化而形成在碳化硅半导体衬底上之后，在伴随有氮化的气体气氛中执行热处理，来改善包括场效应晶体管的栅绝缘膜的绝缘膜和碳化硅半导体衬底之间的边界的界面的质量。
[现有技术文献]
[专利文献]
[专利文献1]
日本未审专利申请公开No.2005-116893
发明内容
与包括Si(硅)半导体衬底的半导体器件相比，碳化硅(SiC)半导体衬底上方的场效应晶体管具有的问题在于电子的迁移率由于栅绝缘膜的高界面态密度而降低。为了解决这个问题，众所周知的是通过优化形成栅氧化膜的步骤以及气体退火条件来降低界面态密度的技术。
更具体地，气体退火条件的优化是在伴随有氮化的气体气氛中退火将变成栅绝缘膜的绝缘膜。即，在形成将要变成栅绝缘膜的氧化膜时的退火或在氧化膜形成之后的退火在气体(例如N2O(一氧化二氮)气体)气氛中执行使得氮进入氧化膜。由此，可降低栅绝缘膜和半导体衬底之间界面处的界面态密度。
但是，当在伴随有氮化的气体气氛中退火该栅绝缘膜时，会发生CV滞后，由此降低半导体器件的可靠性。
当通过热氧化方法形成具有沟槽栅结构的MOSFET的栅绝缘膜时，因为热氧化膜取决于半导体衬底的面取向而形成，因此将要形成在沟槽的内部侧壁上方的热氧化膜与将要形成在半导体衬底的主表面上方的热氧化膜相比具有较低的薄膜成形性。
说明书和附图的说明将使其他目的和新颖特征变得显而易见。
以下给出本说明书中公开的实施例中的一个典型实施例的简要说明。
一种制造根据本发明的一个实施例的半导体器件的方法，包括以下步骤：
对形成在碳化硅衬底上方的绝缘膜执行伴随有氮化的热处理；
在惰性气体气氛中加热绝缘膜；以及
在碳化硅衬底上方形成具有作为栅绝缘膜的绝缘膜的场效应晶体管。
根据本说明书中公开的一个实施例，能够改善半导体器件的可靠性。特别地，能够降低MOSFET中的栅绝缘膜的界面态密度并且能够防止CV滞后的发生。
附图说明
图1示出根据本发明第一实施例的半导体器件的制造工艺流程；
图2是根据本发明的第一实施例的制造半导体器件的方法的截面图；
图3是续接图2示出制造半导体器件的方法的截面图；
图4是续接图3示出制造半导体器件的方法的截面图；
图5是续接图4示出制造半导体器件的方法的截面图；
图6是续接图5示出制造半导体器件的方法的截面图；
图7是示出根据本发明的第一实施例的MOSFET的电容和栅电压之间关系的曲线图；
图8是示出根据本发明的第一实施例的MOSFET的电容和栅电压之间关系的曲线图；
图9是用于比较比较实例的半导体器件中的滞后量以及本实施例的半导体器件中的滞后量的曲线图；
图10是示出氮浓度以及距离栅绝缘膜的顶表面的深度之间关系的曲线图；
图11是示出氢浓度以及距离栅绝缘膜的顶表面的深度之间关系的曲线图；
图12示出根据本发明的第一实施例的制造半导体器件的方法的一个变型例中的制造工艺流程；
图13是用于说明根据本发明的第一实施例的制造半导体器件的方法的一个变型例中的制造工艺流程的截面图；
图14示出根据本发明的第二实施例的半导体器件的制造工艺流程；
图15是示出根据本发明的第二实施例的制造半导体器件的方法的截面图；
图16是续接图15示出制造半导体器件的方法的截面图；
图17是续接图16示出制造半导体器件的方法的截面图；
图18是续接图17示出制造半导体器件的方法的截面图；
图19是续接图18示出制造半导体器件的方法的截面图；
图20是续接图19示出制造半导体器件的方法的截面图；
图21是示出比较实例的MOSFET的电容和栅电压之间关系的曲线图；
图22是示出比较实例的MOSFET的电容和栅电压之间关系的曲线图；以及
图23是比较实例的半导体器件的截面图。
具体实施方式
以下给出本发明的实施例的详细说明。在用于解释实施例的所有附图中，具有相同功能的构件由相同参考符号指定，并且省略其重复说明。在以下实施例中，作为原则上的通用规则，除非特别必要，否则不再赘述相同或相似部分的说明。
第一实施例
本实施例的半导体器件是将要形成在碳化硅半导体衬底上方的MOSFET。以下参考图2至6以及图1中所示的制造工艺流程说明本实施例的制造半导体器件的方法。图1示出本实施例的半导体器件的制造工艺流程。图2至6是用于说明本实施例的制造半导体器件的方法的截面图。
首先，如图2中所示，制备其上方具有外延层EP的半导体衬底SB(图1中的步骤S1)。半导体衬底SB和外延层EP都由碳化硅(SiC)制成，并且诸如N(氮)，磷(P)或砷(As)的n型杂质被引入其中。更具体地，半导体衬底SB是4H-SiC衬底。
外延层EP是通过采用外延生长方法而形成在半导体衬底SB的顶表面上方的半导体层，并且半导体衬底中包含的n型杂质的浓度高于外延层EP中包含的n型杂质的浓度。包括半导体衬底SB以及形成在半导体衬底SB上方的外延层EP的衬底在本文中被称为“碳化硅衬底(碳化硅半导体衬底)CS”。
外延层EP的顶表面即碳化硅衬底CS的主表面的面取向是(0001)面。没有接触外延层EP的半导体衬底SB的下表面是碳化硅衬底CS的主表面的相反表面，即碳化硅衬底CS的背表面。
随后，通过采用离子注入方法，以相对低的浓度，将p型杂质注入到碳化硅衬底CS的顶表面中，以形成p型阱PW。P型杂质例如是Al(铝)或B(硼)。p型阱PW的形成深度比外延层EP和半导体衬底SB之间的界面浅。
随后，扩散层DF形成在碳化硅衬底CS的顶表面上方(图1中的步骤S2)。通过采用抗蚀剂图案(未示出)作为掩膜，从碳化硅衬底CS上方进行n型杂质的离子注入，来形成扩散层DF。n型杂质例如是N(氮)，P(磷)或As(砷)。在平面图中，扩散层DF布置为夹着将在后续步骤中形成的栅电极GE(参见图4)。一对扩散层DF包括将在后续步骤中形成的MOSFET Q1的源/漏区(参见图4)。
随后，以相对高的浓度将上述p型杂质引入到碳化硅衬底CS的顶表面中的未示出的区域中，以形成p型半导体层。
此后，执行热处理以活化上述步骤中引入到碳化硅衬底CS中的n型杂质和p型杂质。当采用碳化硅衬底CS时，在比采用常规硅衬底时更高的温度下，例如1,600℃或更高的温度下，执行该热处理。当没有执行用于阱PW和扩散层DF的活化处理而是在将在下文说明的栅绝缘膜的形成之后执行用于活化的热处理时，会发生栅绝缘膜的膜厚改变的麻烦。因此，在本实施例中，在栅绝缘膜的形成之前执行用于阱PW和扩散层DF的活化处理。
接下来，执行用于去除碳化硅衬底CS的表面上方的有机物质或氧化硅膜的清洗步骤(图1中的步骤S3)。接着，通过加热碳化硅衬底CS来在碳化硅衬底CS的顶表面上方形成热氧化膜，即氧化硅膜(图1中的步骤S4)。此后，通过采用例如HF(氢氟酸)来去除形成在碳化硅衬底CS的顶表面上方的上述热氧化膜(图1中的步骤S5)。因此，改善了碳化硅衬底CS的表面状态。
此后，如图3中所示，作为绝缘膜的氧化硅膜IF1形成在碳化硅衬底CS上方(图1中的步骤S6)。通过采用TDMAS(三二甲基氨基硅烷)和O3(臭氧)的ALD(原子层沉积)方法，在400℃或更高的温度下，在碳化硅衬底CS上方沉积氧化膜，来形成氧化硅膜IF1。氧化硅膜IF1例如由二氧化硅(SiO2)制成。氧化硅膜IF1的厚度例如约为50nm。除ALD方法之外，氧化硅膜IF1可通过CVD(化学气相沉积)方法形成为约50nm的厚度。
本文已经说明了通过采用ALD或CVD方法将氧化硅膜IF1形成为沉积氧化膜。氧化硅膜IF1可通过热氧化方法形成。当采用热氧化方法时，在氧化气体气氛中，在1,000℃或更高的温度下加热暴露顶部的碳化硅衬底CS，以在碳化硅衬底CS上方形成具有约40nm的厚度的氧化硅膜IF1。上述氧化气体例如包含O2(氧)或H2O(水)。即，借助热氧化方法的膜形成能够在氧气气氛或水蒸气气氛中执行。氧化气体可包含惰性气体。
随后，在伴随有氮化的气体(例如N2O(一氧化二氮)气体)气氛中，在1,050℃或更高的温度下加热碳化硅衬底CS和氧化硅膜IF1(图1中的步骤S7)。以下，该热处理可被称为“第一热处理”。如果在上述气体气氛中对Si(硅)执行热处理时伴随有氮化，则该第一热处理中采用的气体可以是除N2O气体之外的气体。即，可采用NO(一氧化氮)气体或NH3(氨)气替代N2O气体。在本申请中，在伴随有氮化的气体气氛中的热处理被称为“氮化退火”。
通过在例如上述N2O气体气氛中执行第一热处理以氮化部分氧化硅膜IF1，能够降低氧化硅膜IF1和碳化硅衬底CS之间的边界处的界面态密度。与包括Si(硅)半导体衬底的半导体器件相比，可想到电子迁移率由于形成在由碳化硅(SiC)制成的半导体衬底上方的场效应晶体管中的栅绝缘膜的高界面态密度而降低。但是，通过执行上述氮化退火来降低界面态密度，由此能改善半导体器件的性能。
在碳化硅衬底CS的温度降至700℃或更低之后，将碳化硅衬底CS暴露于大气(图1中的步骤S8)。即，在降低具有氧化硅膜IF1的碳化硅衬底CS的温度时，从包括热处理装置的处理设备中取出碳化硅衬底CS，以将碳化硅衬底CS和氧化硅膜IF1的表面暴露于大气。
在碳化硅衬底CS引入到热处理装置之后，在惰性气体(例如N2(氮)气)气氛中，在850℃或更高的温度下加热碳化硅衬底CS以及形成在衬底上的氧化硅膜IF1(图1中的步骤S9)。以下，该热处理被称为“第二热处理”。
如将在下文所述，采用惰性气体的第二热处理步骤是为了防止在形成在碳化硅衬底CS上方的MOSFET中出现滞后特性而执行的步骤。作为第二热处理中采用的惰性气体，可采用Ar(氩)气或He(氦)气替代N2气。
在图1中，第一热处理表示为“氮化退火”，而第二热处理表示为“氮退火”。可通过采用除上述氮气之外的气体执行第二热处理。
这里，在第二热处理之前可执行另一热处理步骤。即，在第二热处理之前并且在第一热处理之前或之后，可在伴随有氮化的气体例如N2O(一氧化二氮)气体，NO(一氧化氮)气体或NH3(氨)气的气氛中加热碳化硅衬底CS。在第二热处理之后，不执行在伴随有氮化的气体气氛中的热处理直至形成将在下文说明的栅电极GE。这是因为要防止氧化硅膜IF1的氮化。
如图4中所示，随后在氧化硅膜IF1上方形成由多晶硅或金属制成的导电膜。例如通过CVD或溅射方法能够形成导电膜。此后，采用光刻和干蚀刻将上述导电膜和氧化硅膜IF1加工成预定图案。由此，形成了由上述导电膜构成的栅电极GE并且形成了由氧化硅膜IF1构成的栅绝缘膜GF(图1中的步骤S10)。通过上述步骤，形成了包括栅电极GE、栅绝缘膜GF以及源/漏区的MOSFETQ1。
接着，如图5中所示，由层间绝缘膜CL覆盖MOSFETQ1。通过采用CVD方法，形成例如由氧化硅膜构成的层间绝缘膜CL。
随后，如图6中所示，通过采用光刻和干蚀刻，来在层间绝缘膜CL中形成多个接触孔。接着，通过采用公知技术，在栅电极GE以及位于接触孔的底部的作为源/漏区的扩散层DF的顶表面上方形成硅化物层SC。硅化物层SC例如由NiSi(硅化镍)或TiSi(硅化钛)制成。在将变成接触栓塞CP的金属膜形成之前，形成硅化物层作为阻挡金属，并且随后被加热以与衬底反应。
接下来，例如通过溅射方法在碳化硅衬底CB上方形成金属膜以填充所有接触孔。接着，通过采用光刻和蚀刻图案化金属膜。由此，形成了由填入接触孔中的金属膜构成的接触栓塞CP以及由暴露在层间绝缘膜CL上的金属膜构成的焊盘PD。
焊盘PD通过接触栓塞CP以及硅化物层SC电耦合至栅电极GE或扩散层DF。完成包括MOSFETQ1的本实施例的半导体器件。
接着，参考图7至11、图21和图22给出本实施例的制造半导体器件的方法的效果。图7和8是示出本实施例的半导体器件的CV(电容-电压)特性的曲线图。图9是用于比较多个半导体器件中的滞后的大小的曲线图。图10是示出距离栅绝缘膜的顶表面的深度以及N(氮)的分布之间关系的曲线图。图11是示出距离栅绝缘膜的顶表面的深度以及H(氢)的分布之间关系的曲线图。图21和22是示出作为比较实例的半导体器件的CV特性的曲线图。
在包括碳化硅半导体衬底的半导体器件中，可以想到的是，在碳化硅衬底上方形成沉积的氧化膜或热氧化膜作为包括碳化硅衬底上方的MOSFET的栅绝缘膜的膜之后，在伴随有氮化的气体气氛中加热氧化膜。这与图1中的步骤7相同。
当通过加工已经如上所述经受氮化退火的氧化膜来形成栅绝缘膜时，能够降低栅绝缘膜和碳化硅衬底之间的边界处的界面态密度。这是因为能够通过上述氮化退火终止上述氧化膜的表面上方的悬挂键，来降低界面态。
但是，如图21和图22中所示，在氧化膜经受上述氮化退火之后没有借助诸如氮气的惰性气体加热的情况下，当氧化膜用作栅绝缘膜时，具有该栅绝缘膜的MOSFET的CV特性会发生很大滞后。图21和图22是示出作为比较实例的半导体器件的固有特性的曲线图，其中在纵轴上绘制MOSFET的栅电极和半导体衬底之间每单位面积的电容并且在横轴上绘制施加至栅电极的电压。即，图21和图22是示出作为比较实例的半导体器件的CV(电容-电压)特性的曲线图。
图21示出当包括栅绝缘膜的氧化膜由热氧化方法形成，经受氮化退火，并且在没有执行在惰性气体气氛中的热处理的情况下被加工形成栅绝缘膜时的MOSFET的CV特性。图22示出当包括栅绝缘膜的氧化膜由诸如ALD的沉积方法形成，经受氮化退火，并且在没有执行在惰性气体气氛中的热处理的情况下被加工形成栅绝缘膜时的MOSFET的CV特性。在图21和图22的曲线图中，栅电压从负侧改变至正侧即在正向方向上的情况通过实线示出，并且栅电压从正侧改变至负侧即在反向方向上的情况通过虚线示出。
如图21和图22中所示，在比较实例的半导体器件中施加预定范围电压时，会发生当电压以正向施加时以及电压以反向施加时之间的电容值不同的现象，即滞后，其中，该比较实例在对包括栅绝缘膜的氧化膜执行氮化退火之后，没有在惰性气体气氛中被加热。在本申请中，这种滞后被称为“CV滞后”。
认为发生CV滞后的一个原因是，在氮化退火时，C(碳)残留在氧化膜中，即碳化硅衬底上方的栅绝缘膜中，并且C(碳)或H(氢)残留在氧化膜和碳化硅衬底之间的界面处，由此导致陷阱。在基本由Si(硅)制成的半导体衬底上方形成的MOSFET中没有观察到CV滞后，并且很少产生易于发生在碳化硅半导体衬底上方形成的MOSFET中的问题。
当发生CV滞后时，MOSFET的固有特性变得不稳定，由此降低半导体器件的可靠性。因为用于捕获电子的陷阱产生在栅绝缘膜中，泄漏电流易于通过栅绝缘膜在栅电极和半导体衬底之间流动，由此击穿易于发生在栅绝缘膜中。
当对作为形成在碳化硅衬底上方的绝缘膜并且此后变成栅绝缘膜的氧化膜执行氮化退火，并且随后通过在没有执行在惰性气体气氛中的热处理的情况下加工氧化膜来形成栅绝缘膜以形成MOSFET时，会发生半导体器件的可靠性由于栅绝缘膜中发生CV滞后以及陷阱而降低的问题。
为了解决这个问题，本发明的发明人发现在氮化退火之后在采用诸如N2(氮)气的惰性气体执行热处理，能够同时降低界面态密度并且改善CV滞后的特性。包括本实施例的半导体器件的MOSFET的CV特性在图7和图8中示出。与图21和图22分别相同，图7和图8是示出MOSFET的电容和栅电压之间关系的曲线图。
图7示出当包括栅绝缘膜的氧化膜通过热氧化方法形成，经受氮化退火，在惰性气体气氛中加热并且随后被加工形成栅绝缘膜时的MOSFET的CV特性。图8示出当包括栅绝缘膜的氧化膜通过诸如ALD的沉积方法形成，经受氮化退火，在惰性气体气氛中加热并且随后被加工形成栅绝缘膜时的MOSFET的CV特性。在图7和图8的曲线图中，以正向施加电压的情况由实线示出，并且以反向施加电压的情况由虚线示出。
如图7和图8中所示，在本实施例的MOSFET中，当以正向施加电压时的曲线图以及当以反向施加电压时的曲线图几乎彼此重叠，并且几乎不发生滞后。对于图21和图22中所示的比较实例的CV特性，应当理解会发生很大滞后，因为当以正向施加电压时的曲线图以及当以反向施加电压时的曲线图所围绕的范围大，因此正向特性和反向特性之间存在巨大差异。与此相反，图7和图8中抑制了滞后的发生。
图9是用于比较比较实例的半导体器件中的滞后量以及本实施例的半导体器件中的滞后量的曲线图。图9中的纵轴示出了作为栅电压的平带电压中的正向电压和反向电压之间的差的ΔVfb。该附图示出了当比较实例的半导体器件中的平带电压的差ΔVfb是1时，本实施例的半导体器件中的平带电压的差ΔVfb的相对值。图9中的纵轴，即由平带电压的差ΔVfb表示的“Vfb反向-Vfb正向”与CV滞后的大小成比例。
图9从左侧示出柱状图1A至1F。柱状图1A至1C示出当栅绝缘膜通过热氧化方法形成时的测量结果，并且柱状图1D至1F示出当栅绝缘膜通过诸如ALD的沉积方法形成时的测量结果。柱状图1A和1D示出其中比较实例的半导体器件中氧化膜用作栅绝缘膜，即当包括栅绝缘膜的氧化膜经受氮化退火但此后没有在惰性气体气氛中加热时的MOSFET中的平带电压的差。
柱状图1B，1C，1E以及1F示出其中本实施例的半导体器件中氧化膜用作栅绝缘膜，即包括栅绝缘膜的氧化膜经受氮化退火并且随后在惰性气体气氛中加热时的MOSFET中的平带电压的差。柱状图1B和1E示出当在850℃下在惰性气体气氛中执行热处理(第二热处理)时的测量结果，并且柱状图1C和1F示出当在1,000℃下在惰性气体气氛中执行热处理(第二热处理)时的测量结果。
如图9中所示，应当理解，当比较实例的MOSFET中的正向的栅电压和反向的栅电压之间的差为1时，在本实施例的MOSFET中，上述差值变成小于0.15，由此大幅降低柱状图1B,1C,1E和1F中的CV滞后量。特别在柱状图1B和1E与柱状图1C和1F比较时，当在1,000℃下执行在惰性气体气氛中的热处理时比当在850℃下执行时，改善CV滞后的效果更大。
因此，在惰性气体气氛中的第二热处理的温度变低时，改善CV滞后的效果变小，并且在上述温度变高时，效果变大。根据通过本发明的发明人获得的实验结果，发现当第二热处理的温度低于850℃时，改善CV滞后的效果变小，并且CV滞后的发生变成一个问题。当温度为1,000℃或更高时，CV滞后量能够被大大降低。因此，为了避免CV滞后的发生，第二热处理的温度优选为850℃或更高，更优选1,000℃或更高。
在本实施例的制造半导体器件的方法中能够抑制滞后发生的原因被认为是在包括栅绝缘膜的绝缘膜的氮化退火之后，通过采用诸如N2(氮)气的惰性气体执行热处理，由此在不氮化绝缘膜的情况下，从绝缘膜内部以及绝缘膜和碳化硅衬底之间的界面附近消除了氢。图10和图11分别示出通过SIMS(二次离子质谱法)测量的栅绝缘膜和碳化硅衬底之间的界面的附近的氮和氢的浓度。
图10是示出作为纵轴的N(氮)浓度以及作为横轴的从包括栅绝缘膜的氧化膜的顶表面的向下方向的深度的曲线图。图11是示出作为纵轴的H(氢)浓度以及作为横轴的从包括栅绝缘膜的氧化膜的顶表面的向下方向的深度的曲线图。即，图10是示出氮浓度和距离栅绝缘膜的顶表面的深度之间关系的曲线图，并且图11是示出氢浓度和距离栅绝缘膜的顶表面的深度之间关系的曲线图。因为包括栅绝缘膜的氧化膜的厚度约为35nm，因此在图10和图11中，栅绝缘膜和碳化硅衬底之间的界面存在于作为纵轴的深度约为35nm的位置处。因此，比约35nm的深度浅的区域是氧化膜的内部，并且比约35nm的深度深的区域是碳化硅衬底的内部。
在图10和图11中，当在将变成栅绝缘膜的热氧化膜经受氮化退火之后没有执行在惰性气体气氛中的第二热处理时的曲线图，即比较实例的曲线图，由互连的黑色菱形块示出。在图10和图11中，当在将变成栅绝缘膜的热氧化膜经受氮化退火之后执行了在惰性气体气氛中的第二热处理时的曲线图，即本实施例的曲线图，由互连的白色圆形块示出。
如图10中所示，氮局部存在于比较实例以及本实施例的栅绝缘膜和碳化硅衬底之间的界面附近。因此，终止了界面附近的悬挂键，由此降低界面附近的界面态密度。比较实例以及本实施例中的氮分布图几乎相同。即，即使在例如通过采用N2(氮)执行第二热处理时，也不会氮化氧化膜。
与此相反，如图11中所示，在比较实例的半导体器件中，栅绝缘膜和碳化硅衬底之间的界面附近的氢浓度高于本实施例的半导体器件。即，在约32nm深度的区域中即在上述界面附近，当没有执行第二热处理时的氢浓度高于当执行第二热处理时的氢浓度。因为氢易于扩散并且在上述界面处展现不稳定的特性，因此当以正向或反向施加电压时，氢键合或吸附至界面附近的氧化膜和衬底或从界面附近的氧化膜和衬底脱附。因此，认为由于氢的这种特性而发生CV滞后。
因此，在除了第一热处理之外还执行第二热处理的本实施例的制造半导体器件的方法中，能够改善CV滞后的原因被认为是通过执行第二热处理来抑制栅绝缘膜和碳化硅衬底之间的界面附近的氮化的同时，脱附和去除氢。
在本实施例的制造半导体器件的方法中，能够通过在伴随有氮化的气体气氛中对在碳化硅衬底上方形成的氧化膜执行第一热处理之后(图1中的步骤S7)在惰性气体气氛中执行第二热处理(图1中的步骤S9)，形成氧化膜用作栅绝缘膜的MOSFET，来避免MOSFET中的CV滞后的发生。通过抑制栅绝缘膜中的陷阱，能够避免MOSFET的固有性质变得不稳定，并且避免泄漏电流和击穿的发生，由此能改善半导体器件的可靠性。
不执行伴随有氮化的热处理，直至在第二热处理之后形成图4中所示的栅电极GE。这是因为改善CV滞后的效果很少能在氮化氧化硅膜IF1(参见图3)时获得。即，虽然可以想到，能够在从在碳化硅衬底CS上方形成将要变成栅绝缘膜GF的氧化硅膜IF1的步骤(图1中的步骤S6)至形成栅电极GE的步骤(图1中的步骤S10)的时段期间执行多个热处理，但是执行惰性气体气氛中的第二热处理作为最后的热处理。由此，能够获得上述实施例的效果。
此外，本发明的发明人发现通过在图1中的步骤S8中将氧化膜和碳化硅衬底暴露于大气，能够有效降低CV滞后。因此，优选第一热处理和第二热处理不应连续执行，并且在将碳化硅衬底的温度降至700℃或更低之后将碳化硅衬底暴露于大气的步骤应在恰好第二热处理之前提供。碳化硅衬底的温度在暴露于大气之前被降低的原因是防止当具有高温的碳化硅衬底暴露于大气时由于碳化硅衬底的温度降低而造成的水等的附着。
以下参考图12和图13给出本实施例的制造半导体器件的方法的一个变型例的说明。图12示出作为本实施例的制造半导体器件的方法的一个变型例的制造工艺流程。图13是用于说明作为本实施例的制造半导体器件的方法的一个变型例的制造工艺的截面图。
在本变型例中，栅绝缘膜由通过热氧化方法的氧化膜以及形成在氧化膜上方的沉积膜形成。如图12中所示，制造工艺中的步骤S1至S5以及S8至S10与已经参考图1进行说明的制造工艺相同。
在本方法中，在步骤S1至S5之后，如图13中所示，首先，在1,000℃或更高的温度下通过热氧化方法在碳化硅衬底CS的暴露的顶表面上方形成氧化硅膜IF2(图12中的步骤S6a)。与上述第一热处理相同，这种热氧化可在伴随有氮化的气体气氛中执行。此后，与上述第一热处理相同，在伴随有氮化的气体气氛中执行热处理(图12中的步骤S7a)。该热处理在1,050℃或更高的温度下执行。
随后，通过ALD或CVD方法在氧化硅膜IF2上方沉积氧化硅膜IF3(图12中的步骤S6b)。由此，形成了包括已经顺序形成在碳化硅衬底CS上方的氧化硅膜IF2和IF3的氧化硅膜IF4。此后，与上述第一热处理相同，在伴随有氮化的气体气氛中加热氧化硅膜IF4和碳化硅衬底CS(图12中的步骤S7b)。在1,050℃或更高的温度下执行该热处理。
此后，与图1中所示的工艺相同，在碳化硅衬底CS暴露于大气(图12中的步骤S8)并且在惰性气体气氛中加热(图12中的步骤S9)之后，执行步骤S10以及图1中的后续步骤以形成MOSFET。本变型例的完成的MOSFET与图6中所示的MOSFETQ1之间的差别在于本变型例的栅绝缘膜具有包括热氧化膜以及沉积膜的层叠结构。
在图12中所示的工艺中，在已经形成热氧化膜的步骤S6a之后，执行氮化退火(图12中的步骤S7a)。但是，可在不执行该氮化退火的情况下形成热氧化膜之后执行如步骤S6b所示的沉积膜形成步骤。这是因为即使在形成图13中所示的氧化硅膜IF2和IF3之后执行氮化退火时，氧化硅膜IF2以及碳化硅衬底CS之间的界面处的界面态密度也能够通过氮化氧化硅膜IF2来降低。为了在这里获得上述实施例的效果，必须对已经经受氮化退火(图12中的步骤S7b)的层叠氧化膜执行惰性气体气氛中的热处理步骤(图12中的步骤S9)。
除图12中所示的步骤之外，可在步骤S7a和步骤S6b之间执行与暴露至大气以及在惰性气体气氛中加热的步骤(图12中的步骤S8以及步骤S9)相同的步骤。即，在暴露至大气的步骤以及在惰性气体气氛中执行热处理的步骤在形成热氧化膜的步骤(步骤S6a)之后执行之后，执行形成沉积膜的步骤(步骤S6b)，并且随后可顺序执行氮化退火(步骤S7b)，暴露至大气(步骤S8)以及在惰性气体气氛中的热处理(步骤S9)。由此，大量氢能够从氧化硅膜IF4脱附，由此能抑制滞后的发生。
如上所述，即使在通过将由热氧化方法形成的氧化硅膜IF2以及由沉积方法形成的氧化硅膜IF3层叠在一起来形成栅绝缘膜时，也能够采用本实施例的制造半导体器件的方法。虽然在这里除图12中所示的步骤S7b中的氮化退火之外还可提供氮化退火步骤，但是需要在多个氮化退火步骤之后在最后执行在惰性气体气氛中加热的步骤(图12中的步骤S9)，以便防止氧化硅膜IF4的氮化并且去除氧化硅膜IF4和碳化硅衬底CS之间的界面附近的氢。
当热氧化膜(氧化硅膜IF2)和碳化硅衬底CS之间界面处的界面态密度能够通过图12中所示的步骤S7a的氮化退火被充分降低时，不需要执行步骤S7b的氮化退火。
第二实施例
与上述第一实施例不同，本实施例的制造半导体器件的方法是制造具有沟槽型栅结构的MOSFET的方法。参考图15至20以及图14中所示的制造工艺流程顺序给出本实施例的制造半导体器件的方法的说明。图14示出本实施例的半导体器件的制造工艺流程。图15至20是用于说明本实施例的制造半导体器件的方法的截面图。
如图15中所示，首先制备碳化硅衬底CS(图14中的步骤S1)。接着，清洗碳化硅衬底CS的顶表面(图14中的步骤S2)。碳化硅衬底CS的顶表面的面取向为(0001)面。
随后，以与已经参考图2说明的步骤相同的方式形成p型阱PW。此后，通过利用光刻的离子注入方法在碳化硅衬底CS的顶表面的预定区域中形成扩散层DN和DP(图14中的步骤S3)。扩散层DN是通过以相对高的浓度将n型杂质(例如N(氮)，P(磷)或As(砷))引入到碳化硅衬底CS的顶表面中而形成的n型半导体层。扩散层DP是通过以相对高的浓度将p型杂质(例如Al(铝)或B(硼))引入到碳化硅衬底CS的顶表面中而形成的p型半导体层。扩散层DN和DP在不同的步骤中通过采用不同的抗蚀剂图案作为掩膜来形成。
如图15中所示，扩散层DN形成在碳化硅衬底CS的暴露的顶表面上方，即有源区的整个表面上。一对扩散层DP形成为夹着其中将要在后续步骤中形成栅电极的区域。扩散层DP的形成深度比扩散层DN的形成深度深，并且扩散层DN和DP的形成深度比p型阱PW的形成深度浅。
随后，如图16中所示，通过采用光刻以及干蚀刻，在碳化硅衬底CS的顶表面中形成栅凹槽GT(图14中的步骤S4)。栅凹槽GT形成在该对扩散层DP之间夹着的区域中的离开扩散层DP的位置处。即，扩散层DN形成在邻近栅凹槽GT内部侧壁的碳化硅衬底CS的顶表面上方，而扩散层DP没有这样形成。扩散层DN形成在暴露于栅凹槽GT的内部侧壁的碳化硅衬底CS的侧壁上方。
栅凹槽的深度比p型阱PW的形成深度深，并且比外延层EP和半导体衬底SB之间的界面浅。即，栅凹槽GT的底表面到达外延层EP的中途深度。因为栅凹槽GT的底表面平行于碳化硅衬底CS的主表面，因此底表面的面取向为(0001)面。与此相反，作为栅凹槽GT的内部侧壁的碳化硅衬底CS的侧壁的面取向为(11-20)面。栅凹槽GT例如通过采用形成在碳化硅衬底CS上方的硬掩膜图案(未示出)作为掩膜的干蚀刻形成。
随后，如图17中所示，通过采用ALD或CVD方法，在碳化硅衬底CS上方形成作为沉积膜的氧化硅膜IF5(图14中的步骤S5)。形成氧化硅膜IF5以接触都为(0001)面的碳化硅衬底CS的主表面以及栅凹槽GT的底表面，并且接触为(11-20)面的作为栅凹槽GT的内部侧壁的碳化硅衬底CS的侧壁。
随后，与图1中的步骤S7至S9相同，对碳化硅衬底CS以及氧化硅膜IF5顺序执行作为第一热处理的氮化退火(图14中的步骤S6)，空气暴露(图14中的步骤S7)以及作为第二热处理的惰性气体气氛中的热处理(图14中的步骤S8)。由此，获得图17中所示的结构。
随后，如图18中所示，与图1中的步骤S10相同，形成栅电极GE以及栅绝缘膜GF(图14中的步骤S9)。栅电极GE由通过CVD方法沉积在氧化硅膜IF5上方的诸如多晶硅膜的导电膜构成(参见图17)。导电膜形成为填充栅凹槽GT。随后，图案化导电膜以及氧化硅膜IF5以形成由导电膜构成的栅电极GE以及由氧化硅膜IF5构成的栅绝缘膜GF。
栅电极GE和栅绝缘膜GF具有暴露该对扩散层DP这样的图案形状。因此，扩散层DP以及相邻于扩散层DP的扩散层DN从栅电极GE和栅绝缘膜GF暴露出来。换言之，栅电极GE和栅绝缘膜GF覆盖栅凹槽GT和扩散层DP之间的扩散层DN的相邻于栅凹槽GT的部分。栅电极GE是所谓的“沟槽栅电极”，其掩埋在碳化硅衬底CS的顶表面中形成的栅凹槽GT中。
如将在下文说明的，本实施例中制造的半导体器件是在碳化硅衬底CS的背面具有电极的垂直n沟道MOSFET，即沟槽型MOSFET。即，扩散层DN以及半导体衬底SB中的n型层包括MOSFET的源/漏区。通过上述步骤，形成具有栅电极GE，栅凹槽GT以及由扩散层DN以及半导体衬底SB中的n型层构成的源/漏区的MOSFETQ2。扩散层DP是用于将下文说明的一些接触栓塞电耦合至碳化硅衬底CS并将它们接地的半导体层。
随后，如图19中所示，通过采用CVD方法在碳化硅衬底CS以及栅电极GE上方形成层间绝缘膜CL。随后，通过采用光刻和干蚀刻形成贯穿层间绝缘膜CL的多个接触孔。一个接触孔暴露栅电极GE的顶表面，并且其他的接触孔暴露各成对的扩散层DP以及相邻于这些扩散层DP的扩散层DN。一个扩散层DP的顶表面以及相邻于该扩散层DP的扩散层DN的顶表面暴露于其他的接触孔中每一个的底部。
这里并未示出，可用作蚀刻停止膜的衬层绝缘膜可形成在碳化硅衬底CS和层间绝缘膜CL之间以及栅电极GE和层间绝缘膜CL之间。
随后，如图20中所示，上电极UE形成在从接触孔暴露出的栅电极GE以及扩散层DP和DN的顶表面上方。即，上电极UE形成在接触孔的底部。上电极UE例如由硅化物层构成。形成在栅电极GE两侧的接触栓塞CP通过在底部的上电极UE电耦合到扩散层DN以及扩散层DP。
随后，如已经参考图6说明的步骤，形成将填充接触孔的接触栓塞CP以及接触栓塞CP上方的焊盘PD。此后，由导电膜构成的下电极LE形成在碳化硅衬底CS的背面上。下电极LE例如由硅化物层或金属层构成。至此完成本实施例的半导体器件。
以下参考图23给出本实施例的制造半导体器件的方法的效果。图23是作为比较实例的半导体器件的垂直MOSFET的截面图。图20中所示的本实施例的半导体器件中，栅绝缘膜GF由沉积膜构成，而本比较实例的半导体器件中，栅绝缘膜GFS仅由热氧化膜构成。
在本实施例的制造半导体器件的方法中，通过在碳化硅衬底上方形成的氧化硅膜经受与图1中所示的步骤S7至S9相同的氮化退火(第一热处理)之后在惰性气体气氛中执行热处理(第二热处理)，能够获得与上述第一实施例相同的效果。即，通过执行第一热处理能够降低界面态密度，并且通过执行第二热处理能够防止CV滞后的发生。
虽然在本实施例中，通过沉积方法，包括栅绝缘膜的氧化硅膜IF5(参见图17)被形成为沉积膜，但是即使在通过热氧化方法形成氧化硅膜IF5时也能获得上述效果。与已经参考图12和图13进行说明的第一实施例的上述变型例相同，氧化硅膜IF5可由包括热氧化膜以及沉积膜的层叠膜构成。
当在凹槽形成在碳化硅衬底的顶表面中并且沟槽栅电极形成在凹槽中的垂直MOSFET中，通过热氧化方法形成栅绝缘膜时，栅绝缘膜取决于碳化硅衬底的表面的面取向生长。因此，存在凹槽中的栅绝缘膜的覆盖度变差的问题。图23示出具有由热氧化膜构成的栅绝缘膜GFS的垂直MOSFETQ3。
由热氧化方法形成的栅绝缘膜GFS的厚度取决于与包括栅绝缘膜GFS的热氧化膜接触的碳化硅衬底CS的面取向。如图23中所示，和栅绝缘膜GFS的与都为(0001)面的碳化硅衬底CS的主表面以及栅凹槽GT的底表面相接触地形成的部分相比，与作为为(11-20)面的栅凹槽GT的内部侧壁的碳化硅衬底CS的侧壁相接触地形成的栅绝缘膜GFS通过热氧化方法迅速生长为热氧化膜。因此，栅绝缘膜GFS的与作为栅凹槽GT的内部侧壁的碳化硅衬底CS的侧壁相接触地形成的部分比栅绝缘膜GFS的与碳化硅衬底CS的主表面以及栅凹槽GT的底表面的相接触地形成的部分厚。
当取决于面取向形成氧化膜时，如图23中所示，栅绝缘膜GFS的厚度在栅凹槽GT的侧壁以及底部之间的边界附近变得非常小。在具有厚度不均匀的栅绝缘膜GFS的垂直MOSFET中，碳化硅衬底CS和栅电极GE的耐压性降低，由此降低半导体器件的可靠性。
因为通过诸如ALD或CVD的沉积方法形成的氧化硅膜不依赖于半导体衬底的面取向，因此其能以更均匀的厚度覆盖栅凹槽内部和外部的碳化硅衬底的表面。但是，因为沉积氧化膜具有比热氧化膜低的密度，因此可以想象当其用作栅绝缘膜时，从避免诸如泄漏电流或击穿的问题的观点来看，其可靠性会下降。
与此相反，因为本在实施例中能够降低图20中所示的栅绝缘膜GF和碳化硅衬底CS之间的界面附近的界面态密度，并且能够防止CV滞后的发生，因此能够加强通过沉积方法形成的栅绝缘膜的可靠性。由此，在不依赖于衬底的面取向的情况下，能够增强能够被形成为均匀厚度的沉积氧化膜的可靠性，由此能提高半导体器件的可靠性。
虽然已经在上文说明了由本发明的发明人提出的本发明的优选实施例，但是毋容质疑的是本发明不限于此且可在不脱离本发明精神或范围的情况下进行改变和变型。

Claims (12)

1.一种制造半导体器件的方法，包括以下步骤：
(a1)制备碳化硅衬底；
(b1)在所述碳化硅衬底中形成源/漏区；
(c1)在所述碳化硅衬底的顶表面上方形成第一绝缘膜；
(d1)在第一气体气氛中对所述第一绝缘膜和所述碳化硅衬底执行伴随有氮化的第一热处理；
(e1)在步骤(d1)之后，在第二气体气氛中对所述第一绝缘膜和所述碳化硅衬底执行第二热处理，所述第二气体气氛是惰性气体，以及
(f1)在步骤(e1)之后，在所述碳化硅衬底上方经由所述第一绝缘膜形成栅电极，其中，所述栅电极、所述第一绝缘膜和所述源/漏区形成场效应晶体管。
2.根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：
(e2)在步骤(e1)之后并且在步骤(f1)之前，将所述第一绝缘膜和所述碳化硅衬底暴露于大气。
3.根据权利要求1所述的制造半导体器件的方法，
其中，在步骤(c1)中，对所述碳化硅衬底执行第三热处理，以在所述碳化硅衬底的顶表面上方形成所述第一绝缘膜。
4.根据权利要求3所述的制造半导体器件的方法，
其中，所述第三热处理是在包含选自氧气和水蒸气中的至少一种的气氛中执行的。
5.根据权利要求1所述的制造半导体器件的方法，
其中在步骤(c1)中，所述第一绝缘膜是通过采用ALD或CVD方法形成的。
6.根据权利要求1所述的制造半导体器件的方法，其中步骤(c1)具有以下子步骤：
(c2)对所述碳化硅衬底执行第四热处理，以在所述碳化硅衬底的顶表面上方形成第二绝缘膜，以及
(c3)通过采用ALD或CVD方法在所述第二绝缘膜上方形成第三绝缘膜，以形成包括所述第二绝缘膜和所述第三绝缘膜的所述第一绝缘膜。
7.根据权利要求6所述的制造半导体器件的方法，还包括以下步骤：
(c4)在步骤(c2)之后并且在步骤(c3)之前，在第三气体气氛中对所述第二绝缘膜和所述碳化硅衬底执行伴随有氮化的第五热处理。
8.根据权利要求1所述的制造半导体器件的方法，
其中，所述第一气体包含选自一氧化二氮，一氧化氮以及氨气中的至少一种。
9.根据权利要求2所述的制造半导体器件的方法，
其中，在步骤(e2)中，具有700℃或更低的温度的所述第一绝缘膜和所述碳化硅衬底被暴露于大气。
10.根据权利要求1所述的制造半导体器件的方法，
其中，所述第二气体包含选自氮气、氩气和氦气中的至少一种。
11.根据权利要求1所述的制造半导体器件的方法，
其中，所述第二热处理在850℃或更高的温度下执行。
12.根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：
(a2)在步骤(a1)之后并且步骤(b1)之前，在所述碳化硅衬底的主表面中形成凹槽，
其中，所述栅电极在步骤(f1)中形成在所述凹槽中。
CN201510043506.5A 2014-01-29 2015-01-28 制造半导体器件的方法 Pending CN104810276A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-014508 2014-01-29
JP2014014508A JP2015142034A (ja) 2014-01-29 2014-01-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104810276A true CN104810276A (zh) 2015-07-29

Family

ID=53679679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510043506.5A Pending CN104810276A (zh) 2014-01-29 2015-01-28 制造半导体器件的方法

Country Status (5)

Country Link
US (2) US9646824B2 (zh)
JP (1) JP2015142034A (zh)
KR (1) KR20150090848A (zh)
CN (1) CN104810276A (zh)
TW (1) TWI642108B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016219475A (ja) * 2015-05-15 2016-12-22 トヨタ自動車株式会社 炭化珪素半導体装置の製造方法
JP6844176B2 (ja) * 2016-09-29 2021-03-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
JP7154772B2 (ja) * 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
JP7056232B2 (ja) * 2018-02-28 2022-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE102018107966B4 (de) * 2018-04-04 2022-02-17 Infineon Technologies Ag Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
US10825950B2 (en) * 2018-06-01 2020-11-03 Massachusetts Institute Of Technology Semiconductor surface passivation
CN109461646B (zh) * 2018-10-31 2020-11-17 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法
JP7076500B2 (ja) * 2020-06-26 2022-05-27 ルネサスエレクトロニクス株式会社 半導体装置
US20230261084A1 (en) * 2022-02-15 2023-08-17 Panjit International Inc. Fabrication method of forming silicon carbide mosfet

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199497A (ja) * 1996-01-22 1997-07-31 Nippon Steel Corp ＳｉＣの熱酸化膜の改善方法
JP2002222945A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体装置のゲート酸化膜の製造方法
CN1795539A (zh) * 2003-05-28 2006-06-28 应用材料有限公司 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
CN101263586A (zh) * 2005-09-16 2008-09-10 克里公司 使用原子氧在碳化硅层上制造氧化层的方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219773A (en) * 1990-06-26 1993-06-15 Massachusetts Institute Of Technology Method of making reoxidized nitrided oxide MOSFETs
US7906441B2 (en) * 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
US6921703B2 (en) * 2003-05-13 2005-07-26 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
JP4016928B2 (ja) 2003-10-09 2007-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US20070161214A1 (en) * 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
US7456450B2 (en) * 2006-02-09 2008-11-25 International Business Machines Corporation CMOS devices with hybrid channel orientations and method for fabricating the same
US8871595B2 (en) * 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8361895B2 (en) * 2008-09-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junctions using atomic-layer doping
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5639926B2 (ja) * 2011-02-28 2014-12-10 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
KR20140072434A (ko) * 2012-12-04 2014-06-13 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199497A (ja) * 1996-01-22 1997-07-31 Nippon Steel Corp ＳｉＣの熱酸化膜の改善方法
JP2002222945A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体装置のゲート酸化膜の製造方法
CN1795539A (zh) * 2003-05-28 2006-06-28 应用材料有限公司 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
CN101263586A (zh) * 2005-09-16 2008-09-10 克里公司 使用原子氧在碳化硅层上制造氧化层的方法
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置

Also Published As

Publication number Publication date
US20150214047A1 (en) 2015-07-30
JP2015142034A (ja) 2015-08-03
TWI642108B (zh) 2018-11-21
US10199481B2 (en) 2019-02-05
TW201535525A (zh) 2015-09-16
KR20150090848A (ko) 2015-08-06
US20170229557A1 (en) 2017-08-10
US9646824B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN104810276A (zh) 制造半导体器件的方法
US7888747B2 (en) Semiconductor device and method of fabricating the same
JP5072837B2 (ja) プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法
JP5524103B2 (ja) 半導体装置
US20040104442A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
JP3784393B2 (ja) 半導体装置及びその製造方法
JPH10135207A (ja) Ｎ２ｏガスを用いた薄膜形成方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
US20130137254A1 (en) Method for manufacturing semiconductor device
KR100603588B1 (ko) 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
CN1610115A (zh) 具有hmp金属栅的半导体器件
US9960040B2 (en) Manufacturing method of silicon carbide semiconductor device
CN105280503B (zh) 提高横向导电结构 SiC MOSFET 沟道迁移率的方法
JP2024526521A (ja) Ｍｏｓｆｅｔデバイス及びその製造方法
US20050098818A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
KR20100089023A (ko) 플라즈마 탈수소화를 이용한 반도체 장치의 제조 방법 및 이에 의해 형성된 장치
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
KR101283574B1 (ko) 질소를 함유하는 절연막 형성 방법 및 그것을 포함하는플래시 메모리 소자의 제조 방법
KR20050000059A (ko) 반도체 소자의 제조방법
JP2006245306A (ja) 半導体装置の製造方法
CN216389378U (zh) 一种沟槽型功率器件
US20240313083A1 (en) Semiconductor device manufacturing method
KR100605585B1 (ko) 이중층 고상에피택시실리콘을 패드플러그로서 갖는 반도체소자 및 제조방법
JP7389239B2 (ja) トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法
US6713387B2 (en) Method for forming contact plug in semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20200811